JPH08125339A - Manufacture of multilayer circuit board - Google Patents

Manufacture of multilayer circuit board

Info

Publication number
JPH08125339A
JPH08125339A JP25655594A JP25655594A JPH08125339A JP H08125339 A JPH08125339 A JP H08125339A JP 25655594 A JP25655594 A JP 25655594A JP 25655594 A JP25655594 A JP 25655594A JP H08125339 A JPH08125339 A JP H08125339A
Authority
JP
Japan
Prior art keywords
conductive paste
green sheet
filled
holes
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25655594A
Other languages
Japanese (ja)
Inventor
Takashi Okunosono
隆志 奥ノ薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25655594A priority Critical patent/JPH08125339A/en
Publication of JPH08125339A publication Critical patent/JPH08125339A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a method for manufacturing a multilayer circuit board in which an electronic component such as a semiconductor element, a capacitor, a resistor can be accurately and rigidly placed to be connected by flattening the outer surface. CONSTITUTION: A method for manufacturing a multilayer circuit board comprises the steps of laminating a plurality of green sheets 10a, 10b, 10c having a wiring conductor pattern 20 on the surface and filled with conductive paste 21 in a through hole (a), and baking it at a high temperature whereby the paste 21 to be filled in the hole (a) is formed by adding 90.0 to 99.0wt.% of copper powder, 1.0 50 10.0wt.% of silicon oxide powder, organic solvent and solvent.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体素子収納用パッケ
ージや混成集積回路基板等に使用される多層配線基板の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board used for a package for housing semiconductor elements, a hybrid integrated circuit board and the like.

【0002】[0002]

【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に使用される多層配線基板は酸化アル
ミニウム質焼結体から成る絶縁基体の内部及び表面にタ
ングステン、モリブデン、マンガン等の高融点金属粉末
から成る配線導体が被着されて形成されており、かかる
従来の多層配線基板は一般に以下に述べるセラミックス
の積層技術及びスクリーン印刷法等の厚膜形成技術を採
用することによって製作されている。
2. Description of the Related Art Conventionally, a multilayer wiring board used for a package for housing a semiconductor device, a hybrid integrated circuit board, etc. has a high melting point of tungsten, molybdenum, manganese, etc. in and on an insulating substrate made of an aluminum oxide sintered body. A wiring conductor made of metal powder is deposited and formed, and such a conventional multilayer wiring board is generally manufactured by employing a thick film forming technique such as a ceramics laminating technique and a screen printing method described below. .

【0003】即ち、 (1) まず、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カ
ルシア(CaO) 、マグネシア(MgO) 等のセラミック原料粉
末に有機溶剤、溶媒を添加混合して複数枚のセラミック
グリーンシートを得るとともに該各セラミックグリーン
シートの所定位置にスルーホールを形成する。
That is, (1) First, an organic solvent and a solvent are added to and mixed with a ceramic raw material powder such as alumina (Al 2 O 3 ), silica (SiO 2 ), calcia (CaO), and magnesia (MgO) to prepare a plurality of sheets. And a through hole is formed at a predetermined position of each ceramic green sheet.

【0004】(2) 次に前記各セラミックグリーンシート
の表面に、タングステン、モリブデン、マンガン等の高
融点金属粉末に有機溶剤、溶媒を添加混合して得た導電
ペーストを従来周知のスクリーン印刷法等の厚膜形成技
術を採用することによって所定パターンに印刷塗布し、
配線導体パターンを形成するとともに各セラミックグリ
ーンシートに設けたスルーホール内に導電ペーストを充
填する。
(2) Next, a conductive paste obtained by adding and mixing an organic solvent and a solvent to a refractory metal powder of tungsten, molybdenum, manganese or the like is mixed on the surface of each of the ceramic green sheets with a conventionally known screen printing method or the like. By applying the thick film forming technology of
A wiring conductor pattern is formed and a conductive paste is filled in the through holes provided in each ceramic green sheet.

【0005】(3) 最後に前記各セラミックグリーンシー
トを上下の配線導体パターンがスルーホールに充填した
導電ペーストで電気的に接続されるように積層するとと
もにこれを還元雰囲気中、約1500℃の温度で焼成し、こ
れによって酸化アルミニウム質焼結体から成る絶縁基体
の内部及び表面にタングステン、モリブデン、マンガン
等から成る配線導体を被着させた多層配線基板となる。
(3) Finally, the respective ceramic green sheets are laminated so that the upper and lower wiring conductor patterns are electrically connected by the conductive paste filled in the through holes, and these are laminated in a reducing atmosphere at a temperature of about 1500 ° C. And a wiring conductor made of tungsten, molybdenum, manganese, or the like is attached to the inside and the surface of the insulating base made of an aluminum oxide sintered body to form a multilayer wiring board.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、この従
来の多層配線基板においては、 配線導体を形成するタングステン、モリブデン等の電
気抵抗値が高いため配線導体を伝わる電気信号の電圧降
下が大きく、そのため配線導体を微細とし配線基板を小
型高密度化することができない。
However, in this conventional multilayer wiring board, the electrical resistance value of tungsten, molybdenum, etc. forming the wiring conductor is high, so that the voltage drop of the electric signal transmitted through the wiring conductor is large, and therefore the wiring is The conductor cannot be made fine and the wiring board cannot be made compact and high-density.

【0007】絶縁基体を構成する酸化アルミニウム質
焼結体の比誘電率が9 〜10( 室温1MHz) と高いため絶縁
基体に設けた配線導体を伝わる電気信号の伝搬速度が遅
く、そのため電気信号の高速伝搬を要求する半導体素子
等はその収容、搭載が不可となる。等の欠点を有してい
た。
Since the relative permittivity of the aluminum oxide sintered body forming the insulating base is as high as 9 to 10 (room temperature 1 MHz), the propagation speed of the electric signal transmitted through the wiring conductor provided on the insulating base is low, and therefore the electric signal A semiconductor element or the like that requires high-speed propagation cannot be accommodated or mounted. It had a defect such as.

【0008】そこで上記欠点を解消するために、絶縁基
体を比誘電率が低いガラスセラミックス焼結体で形成
し、且つ配線導体を電気抵抗値が低い銅で形成した多層
配線基板が提案されている。
In order to solve the above-mentioned drawbacks, therefore, there has been proposed a multilayer wiring board in which the insulating substrate is made of a glass ceramic sintered body having a low relative dielectric constant and the wiring conductor is made of copper having a low electric resistance value. .

【0009】かかるガラスセラミックス焼結体を絶縁基
体とした多層配線基板は、前述の酸化アルミニウム質焼
結体から成る絶縁基体の内部及び表面にタングステンや
モリブデン等から成る配線導体を被着させた多層配線基
板と実質的に同じ方法、即ち、ガラスに無機物フィラー
を添加したガラスセラミックス粉末に有機溶剤、溶媒を
添加混合して複数枚のグリーンシートを得るとともに該
各グリーンシートの所定位置にスルーホールを形成し、
次に前記各グリーンシートの上面に、銅粉末にエチルセ
ルロース或いはアクリル樹脂とアルファーテルピネオー
ル等の溶剤とを添加混合して得た銅ペーストをスクリー
ン印刷法により所定パターンに印刷塗布し、配線導体パ
ターンを形成するとともに各グリーンシートに設けたス
ルーホール内に前記配線導体パターンを形成する際に使
用した銅ペーストを充填させ、しかる後、前記各グリー
ンシートを上下の配線導体パターンがスルーホールに充
填した銅ペーストで電気的に接続されるように積層する
とともにこれを還元雰囲気中、約900 ℃の温度で焼成す
ることによって製作される。
A multilayer wiring board using such a glass-ceramics sintered body as an insulating base is a multilayer wiring board in which a wiring conductor made of tungsten, molybdenum, or the like is attached to the inside and the surface of the insulating base made of the aluminum oxide sintered body. Substantially the same method as a wiring board, that is, an organic solvent and a solvent are added to and mixed with glass ceramic powder obtained by adding an inorganic filler to glass to obtain a plurality of green sheets, and through holes are formed at predetermined positions of each green sheet. Formed,
Next, on the upper surface of each green sheet, a copper paste obtained by adding and mixing ethyl cellulose or acrylic resin and a solvent such as alpha terpineol to copper powder is printed and applied in a predetermined pattern by a screen printing method to form a wiring conductor pattern. In addition, the copper paste used when forming the wiring conductor pattern is filled in the through holes provided in each green sheet, and thereafter, the copper paste in which the wiring conductor patterns above and below each green sheet are filled in the through holes It is manufactured by stacking so as to be electrically connected with each other and firing it at a temperature of about 900 ° C. in a reducing atmosphere.

【0010】しかしながら、このガラスセラミックス焼
結体から成る絶縁基体の内部及び表面に銅から成る配線
導体を多層に被着させた多層配線基板は、ガラスセラミ
ックスから成るグリーンシートの熱収縮率が銅ペースト
の熱収縮率に対して大きいことからスルーホール内に銅
ペーストを充填したグリーンシートを複数枚積層し焼成
した場合、スルーホール内に充填された銅ペーストがグ
リーンシートの収縮に伴ってスルーホールの軸方向に押
し出され、その結果、多層配線基板の外表面に大きな凹
凸が形成され、大きく変形して半導体素子やコンデン
サ、抵抗等の搭載接続が困難となる欠点を誘発した。
However, a multilayer wiring board in which a wiring conductor made of copper is laminated in multiple layers inside and on the surface of an insulating substrate made of this glass-ceramics sintered body has a thermal contraction rate of a copper sheet of a green sheet made of glass-ceramics. Because of the large thermal shrinkage of the copper paste in the through-holes, when the green sheets are stacked and fired, the copper paste filled in the through-holes shrinks as the green sheet shrinks. It is pushed out in the axial direction, and as a result, large irregularities are formed on the outer surface of the multilayer wiring board, which is greatly deformed, which causes a drawback that mounting and connection of semiconductor elements, capacitors, resistors, etc. becomes difficult.

【0011】[0011]

【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外表面を平坦として半導体素子やコンデ
ンサ、抵抗等の電子部品を正確、且つ強固に搭載接続さ
せることができる多層配線基板の製造方法を提供するこ
とにある。
SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and its object is to provide a multilayered structure in which electronic components such as semiconductor elements, capacitors and resistors can be mounted accurately and firmly by connecting the outer surface to a flat surface. It is to provide a method for manufacturing a wiring board.

【0012】[0012]

【課題を解決するための手段】本発明の多層配線基板の
製造方法は、ホウ珪酸ガラスに無機物フィラーを添加し
て成るガラスセラミックス粉末に有機溶剤、溶媒を添加
混合し、シート状に成形したグリーンシートを準備する
とともに該グリーンシートにスルーホールを形成する工
程と、前記グリーンシートの表面に配線導体パターンを
被着形成するとともにスルーホール内に導電ペーストを
充填する工程と、前記グリーンシートを複数枚積層し、
各グリーンシート表面の配線導体パターンを各グリーン
シートのスルーホール内に充填した導電ペーストで電気
的に接続するとともに高温で焼成する多層配線基板の製
造方法であって、前記グリーンシートのスルーホール内
に充填される導電ペーストを銅粉末90.0乃至99.0重量
%、酸化珪素粉末1.0 乃至10.0重量%に有機溶剤、溶媒
を添加して形成したことを特徴とするものである。
Means for Solving the Problems A method for manufacturing a multilayer wiring board according to the present invention is a green formed into a sheet by adding an organic solvent and a solvent to a glass ceramic powder formed by adding an inorganic filler to borosilicate glass. A step of preparing a sheet and forming a through hole in the green sheet; a step of forming a wiring conductor pattern on the surface of the green sheet and filling a conductive paste in the through hole; and a plurality of the green sheets Stacked
A method for manufacturing a multilayer wiring board in which the wiring conductor pattern on the surface of each green sheet is electrically connected with a conductive paste filled in the through hole of each green sheet and is baked at a high temperature. The conductive paste to be filled is formed by adding an organic solvent and a solvent to 90.0 to 99.0% by weight of copper powder and 1.0 to 10.0% by weight of silicon oxide powder.

【0013】また本発明は前記導電ペーストに更に酸化
アルミニウム粉末を、酸化珪素粉末と酸化アルミニウム
粉末の合量が1.5 乃至10.0重量%となるようにして外添
加で6.0 重量%以下添加することを特徴とするものであ
る。
Further, the present invention is characterized in that aluminum oxide powder is further added to the conductive paste so that the total amount of the silicon oxide powder and the aluminum oxide powder is 1.5 to 10.0% by weight and 6.0% by weight or less by external addition. It is what

【0014】[0014]

【作用】本発明の多層配線基板の製造方法によれば、導
電ペーストを銅粉末90.0乃至99.0重量%、酸化珪素粉末
1.0 乃至10.0重量%に有機溶剤、溶媒を添加して形成
し、その熱収縮率をホウ珪酸ガラスに無機物フィラーを
添加したガラスセラミックス粉末から成るグリーンシー
トの熱収縮率と実質的に同じに調整したことからグリー
ンシートのスルーホールに導電ペーストを充填するとと
もにこれを複数枚積層し焼成した場合、グリーンシート
と導電ペーストの熱収縮率が実質的に同じであることか
らスルーホールに充填された導電ペーストはグリーンシ
ートの収縮に伴ってスルーホールの軸方向に大きく押し
出されることはなく、その結果、多層配線基板の外表面
に大きな凹凸が形成されることは皆無で常に平坦とな
り、表面に半導体素子やコンデンサ、抵抗等の電子部品
を正確、且つ強固に搭載接続することが可能となる。
According to the method for manufacturing a multilayer wiring board of the present invention, the conductive paste is made of copper powder 90.0 to 99.0% by weight and silicon oxide powder.
It was formed by adding an organic solvent and a solvent to 1.0 to 10.0% by weight, and its heat shrinkage was adjusted to be substantially the same as the heat shrinkage of a green sheet made of glass ceramic powder obtained by adding an inorganic filler to borosilicate glass. Therefore, when the conductive paste is filled in the through holes of the green sheet and a plurality of these are stacked and fired, the thermal contraction rates of the green sheet and the conductive paste are substantially the same, so the conductive paste filled in the through holes Is not extruded significantly in the axial direction of the through hole due to the shrinkage of the green sheet, and as a result, there is no large unevenness formed on the outer surface of the multilayer wiring board, and the surface is always flat. Electronic components such as capacitors and resistors can be mounted accurately and firmly and connected.

【0015】[0015]

【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1は本発明の製造方法により製作された多層配線
基板の一実施例を示し、1は絶縁基体、2は配線導体で
ある。
The present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of a multilayer wiring board manufactured by the manufacturing method of the present invention, where 1 is an insulating substrate and 2 is a wiring conductor.

【0016】前記絶縁基体1はガラスセラミックス焼結
体から成り、例えば、72.0〜76.0重量%の酸化珪素、1
5.0〜17.0重量%の酸化ホウ素、1.5 重量%以下の酸化
マンガン、1.1 〜1.4 重量%の酸化ジルコニウム、合量
が2.0 〜3.0 重量%の酸化リチウム、酸化カリウム、酸
化ナトリウムから成るホウ珪酸ガラスに無機物フィラー
として18.0〜24.0重量%のアルミナ、8.0 〜17.0重量%
の酸化珪素、13.0〜25.0重量%のコージェライトを添加
したもので形成されている。
The insulating substrate 1 is made of a glass ceramics sintered body, for example, 72.0 to 76.0% by weight of silicon oxide, 1
Borosilicate glass consisting of 5.0-17.0% by weight of boron oxide, 1.5% by weight or less of manganese oxide, 1.1-1.4% by weight of zirconium oxide and total amount of 2.0-3.0% by weight of lithium oxide, potassium oxide and sodium oxide. 18.0 ~ 24.0wt% alumina as filler, 8.0 ~ 17.0wt%
Silicon oxide of 13.0 to 25.0% by weight of cordierite is added.

【0017】前記絶縁基体1 はその内部及び表面に配線
導体2が多層に被着されており、該絶縁基体1は配線導
体2を支持する支持部材として作用する。
Wiring conductors 2 are multi-layered on the inside and the surface of the insulating base 1, and the insulating base 1 functions as a supporting member for supporting the wiring conductor 2.

【0018】また前記絶縁基体1はそれを構成するガラ
スセラミックス焼結体の比誘電率が6.5(室温1MHz) であ
り、低いことから絶縁基体1の内部及び表面に被着させ
た配線導体2を伝わる電気信号の伝搬速度は速いものと
なり,その結果、絶縁基体1に電気信号の高速伝搬を要
求する半導体素子の収容、搭載が可能となる。
Since the insulating base 1 has a low relative dielectric constant of 6.5 (room temperature 1 MHz) in the glass-ceramic sintered body constituting the insulating base 1, the wiring conductor 2 adhered to the inside and the surface of the insulating base 1 is low. The propagation speed of the electric signal transmitted is high, and as a result, it is possible to accommodate and mount the semiconductor element that requires high-speed propagation of the electric signal in the insulating base 1.

【0019】更に前記ガラスセラミックス焼結体から成
る絶縁基体1はその熱膨張係数が3.5 ×10-6/ ℃〜5.0
×10-6/ ℃であり、半導体素子を構成するシリコンの熱
膨張係数(3.0×10-6/ ℃〜3.5 ×10-6/ ℃) と近似する
ことから絶縁基体1上に半導体素子を搭載した後、絶縁
基体1と半導体素子の両者に半導体素子が作動時に発す
る熱等が印加されても両者間には大きな熱応力が発生す
ることはなく、その結果、前記熱応力によって半導体素
子が破損したり、半導体素子が絶縁基体1より剥離した
りすることもない。
Further, the insulating substrate 1 made of the glass-ceramics sintered body has a coefficient of thermal expansion of 3.5 × 10 −6 / ° C. to 5.0.
× 10 -6 / ℃, which is close to the thermal expansion coefficient of silicon (3.0 × 10 -6 / ℃ ~ 3.5 × 10 -6 / ℃) that composes the semiconductor element, so the semiconductor element is mounted on the insulating substrate 1. After that, even if heat generated during the operation of the semiconductor element is applied to both the insulating substrate 1 and the semiconductor element, a large thermal stress does not occur between them, and as a result, the semiconductor element is damaged by the thermal stress. And the semiconductor element is not peeled off from the insulating substrate 1.

【0020】前記ガラスセラミックス焼結体から成る絶
縁基体1はまたその内部及び表面に銅から成る配線導体
2が多層に被着されており、該配線導体2は絶縁基体1
の表面に搭載される半導体素子やコンデンサ、抵抗等の
電子部品3を相互に電気的に接続する作用を為すととも
に電子部品3を外部電気回路に接続する際の導電路とし
て作用する。
The insulating base 1 made of the above-mentioned glass-ceramics sintered body has a plurality of wiring conductors 2 made of copper deposited on the inside and the surface thereof, and the wiring conductors 2 are made of the insulating base 1.
The electronic components 3 such as semiconductor elements, capacitors, and resistors mounted on the surface of the electronic components are electrically connected to each other, and also serve as conductive paths when the electronic components 3 are connected to an external electric circuit.

【0021】前記銅から成る配線導体2は銅の電気抵抗
値が低いことから配線導体2を伝わる電気信号の電圧降
下を極めて小さいものとなし、配線導体2を微細化して
配線基板の小型化高密度化にも十分対応し得る。
Since the wiring conductor 2 made of copper has a low electric resistance value of copper, the voltage drop of the electric signal transmitted through the wiring conductor 2 is made extremely small, and the wiring conductor 2 is miniaturized to reduce the size of the wiring board. It can sufficiently deal with densification.

【0022】次に上述の多層配線基板の製造方法につい
て図2(a)乃至(c)に基づき説明する。
Next, a method of manufacturing the above-mentioned multilayer wiring board will be described with reference to FIGS. 2 (a) to 2 (c).

【0023】先ず、図2(a)に示す如く、3枚のグリ
ーンシート10a 、10b 、10c を準備するとともにグリー
ンシート10a 、10b の所定位置にスルーホールaを形成
する。
First, as shown in FIG. 2A, three green sheets 10a, 10b and 10c are prepared and through holes a are formed at predetermined positions of the green sheets 10a and 10b.

【0024】前記グリーンシート10a 、10b 、10c は例
えば、72.0〜76.0重量%の酸化珪素、15.0〜17.0重量%
の酸化ホウ素、1.5 重量%以下の酸化マンガン、1.1 〜
1.4重量%の酸化ジルコニウム、合量が2.0 〜3.0 重量
%の酸化リチウム、酸化カリウム、酸化ナトリウムから
成るホウ珪酸ガラスに無機物フィラーとして18.0〜24.0
重量%のアルミナ、8.0 〜17.0重量%の酸化珪素、13.0
〜25.0重量%のコージェライトを添加したガラスセラミ
ックス粉末に有機溶剤、溶媒を添加混合して泥漿状とな
すとともにこれを従来周知のドクターブレード法やカレ
ンダーロール法等によりシート状に成形することによっ
て形成される。
The green sheets 10a, 10b and 10c are, for example, 72.0 to 76.0% by weight of silicon oxide and 15.0 to 17.0% by weight.
Boron oxide, 1.5% by weight or less of manganese oxide, 1.1 ~
Borosilicate glass consisting of 1.4 wt% zirconium oxide and total amount of 2.0-3.0 wt% lithium oxide, potassium oxide, sodium oxide, 18.0-24.0 as an inorganic filler.
Wt% alumina, 8.0-17.0 wt% silicon oxide, 13.0
Formed by adding glass-ceramic powder containing ~ 25.0% by weight cordierite to an organic solvent and solvent to form a slurry and molding it into a sheet by the conventionally known doctor blade method or calender roll method. To be done.

【0025】また前記グリーンシート10a 、10b のスル
ーホールaはグリーンシート10a 、10b に従来周知のプ
レス孔開け加工法により所定径の貫通孔を開けることに
よって各グリーンシート10a 、10b の所定位置に形成さ
れる。
The through holes a of the green sheets 10a and 10b are formed at predetermined positions of the green sheets 10a and 10b by forming through holes having a predetermined diameter in the green sheets 10a and 10b by a conventionally known press punching method. To be done.

【0026】次に図2(b)に示す如く、前記各グリー
ンシート10a 、10b 、10c の各々の表面に配線導体パタ
ーン20を被着させ、同時にスルーホールa内に導電ペー
スト21を充填させる。
Next, as shown in FIG. 2B, the wiring conductor pattern 20 is applied to the surface of each of the green sheets 10a, 10b, 10c, and at the same time, the conductive paste 21 is filled in the through holes a.

【0027】前記配線導体パターン20は例えば、銅粉末
にエチルセルロース或いはアクリル樹脂とアルファーテ
ルピネオール等の溶剤とを添加混合して得た銅ペースト
を各グリーンシート10a 、10b 、10c の表面にスクリー
ン印刷法により所定パターンに印刷塗布することによっ
て各グリーンシート10a 、10b 、10c の表面に被着され
る。
The wiring conductor pattern 20 is formed by, for example, screen-printing a copper paste obtained by adding and mixing ethyl cellulose or acrylic resin and a solvent such as alpha-terpineol to copper powder to the surface of each green sheet 10a, 10b, 10c. The green sheets 10a, 10b, 10c are adhered to the surfaces of the green sheets 10a, 10b, 10c by printing and applying a predetermined pattern.

【0028】また前記グリーンシート10a 、10b のスル
ーホールa内に充填される導電ペースト21は銅粉末90.0
乃至99.0重量%、酸化珪素粉末1.0 乃至10.0重量%に、
セルロース系樹脂或いはアクリル系樹脂とジブチルフタ
レート、テルピネオール、ブチルカルビトールアセテー
ト等の溶剤とを添加混合して成り、従来周知のスクリー
ン印刷法等を採用することによってグリーンシート10a
、10b のスルーホールa内に充填される。
The conductive paste 21 filled in the through holes a of the green sheets 10a and 10b is copper powder 90.0.
To 99.0% by weight, silicon oxide powder 1.0 to 10.0% by weight,
The green sheet 10a is formed by adding and mixing a cellulose resin or an acrylic resin and a solvent such as dibutyl phthalate, terpineol, butyl carbitol acetate, etc., and adopting a conventionally known screen printing method or the like.
, 10b are filled in the through holes a.

【0029】尚、前記グリーンシート10a 、10b のスル
ーホールa内に充填される導電ペースト21はその銅粉末
と酸化珪素粉末の量を所定範囲となすことによって熱収
縮率が各グリーンシート10a 、10b 、10c の熱収縮率に
対し実質的に同一となるように調整されている。
The conductive paste 21 filled in the through holes a of the green sheets 10a and 10b has a heat shrinkage rate of each of the green sheets 10a and 10b by setting the amounts of the copper powder and the silicon oxide powder within a predetermined range. , 10c are adjusted to be substantially the same for the heat shrinkage.

【0030】また前記スルーホールa内に充填される導
電ペースト21は銅粉末及び酸化珪素粉末の量がそれぞれ
90.0乃至99.0重量%、1.0 乃至10.0重量%の範囲を外れ
ると導電ペースト21の熱収縮率が各グリーンシート10a
、10b 、10c の熱収縮率に対し相違したものとなり、
その結果、後述する各グリーンシート10a 、10b 、10c
を積層して焼成するとスルーホールa内に充填された導
電ペースト21が各グリーンシート10a 、10b 、10c の収
縮に伴ってスルーホールaの軸方向に押し出され、多層
配線基板の外表面に大きな凹凸を形成してしまう。従っ
て、前記スルーホールa内に充填される導電ペースト21
は銅粉末及び酸化珪素粉末の量がそれぞれ90.0乃至99.0
重量%、1.0 乃至10.0重量%の範囲に特定される。
The conductive paste 21 filled in the through-hole a contains copper powder and silicon oxide powder, respectively.
When it goes out of the range of 90.0 to 99.0% by weight and 1.0 to 10.0% by weight, the heat shrinkage rate of the conductive paste 21 is decreased in each green sheet 10a.
, 10b and 10c are different from each other,
As a result, each green sheet 10a, 10b, 10c described later
When laminated and fired, the conductive paste 21 filled in the through holes a is extruded in the axial direction of the through holes a as the green sheets 10a, 10b, 10c shrink, resulting in large irregularities on the outer surface of the multilayer wiring board. Will be formed. Therefore, the conductive paste 21 filled in the through hole a
The amounts of copper powder and silicon oxide powder are 90.0 to 99.0, respectively.
% By weight, specified in the range 1.0 to 10.0% by weight.

【0031】更に前記導電ペースト21はそれを構成する
銅粉末の平均粒径を1.0 乃至10.0μm の範囲、酸化珪素
粉末の平均粒径を1.0 乃至5.0 μm の範囲としておくと
各グリーンシート10a 、10b に設けたスルーホールa内
に導電ペーストを印刷法により充填する際、その充填性
が極めて良くなる。従って、前記導電ペースト21は銅粉
末の平均粒径を1.0 乃至10.0μm の範囲、酸化珪素粉末
の平均粒径を1.0 乃至5.0 μm の範囲としておくことが
好ましい。
Further, in the conductive paste 21, if the average particle size of the copper powder constituting the conductive paste 21 is set in the range of 1.0 to 10.0 μm and the average particle size of the silicon oxide powder is set in the range of 1.0 to 5.0 μm, the respective green sheets 10a, 10b. When the conductive paste is filled in the through hole a provided in the above by the printing method, the filling property becomes extremely good. Therefore, the conductive paste 21 preferably has an average particle size of copper powder in the range of 1.0 to 10.0 μm and an average particle size of silicon oxide powder in the range of 1.0 to 5.0 μm.

【0032】次に前記表面に配線導体パターン20が被着
され、スルーホールa内に導電ペースト21が充填された
各グリーンシート10a 、10b 、10c を図2(c)に示す
如く、各グリーンシート10a 、10b 、10c 表面に被着さ
せた配線導体パターン20がグリーンシート10a 、10b の
スルーホールa内に充填させた導電ペースト21で電気的
に接続されるようにして上下に積層し積層体Lを形成す
る。
Next, as shown in FIG. 2C, the green sheets 10a, 10b and 10c having the wiring conductor pattern 20 deposited on the surface and the conductive paste 21 filled in the through holes a are shown in FIG. The wiring conductor pattern 20 adhered to the surfaces of 10a, 10b, 10c is laminated up and down so as to be electrically connected by the conductive paste 21 filled in the through holes a of the green sheets 10a, 10b. To form.

【0033】そして最後に前記積層体Lを還元雰囲気
中、約900℃の温度で焼成し、各グリーンシート10a
、10b 、10c と配線導体パターン20とスルーホールa
内に充填した導電ペースト21とを焼結一体化することに
よって図1に示すガラスセラミックス焼結体から成る絶
縁基体1の内部及び表面に配線導体2が被着された製品
としての多層配線基板が完成する。この場合、グリーン
シート10a 、10b のスルーホールa内に充填した導電ペ
ースト21の熱収縮率を各グリーンシート10a 、10b、10c
の熱収縮率と実質的に同一となしてあることからスル
ーホールaに充填された導電ペースト21がグリーンシー
ト10a 、10b 、10c の収縮に伴ってスルーホールaの軸
方向に大きく押し出されることはなく、その結果、多層
配線基板の外表面に大きな凹凸が形成されることは皆無
で常に平坦となり、表面に半導体素子やコンデンサ、抵
抗等の電子部品を正確、且つ強固に搭載接続することが
可能となる。
Finally, the laminated body L is fired at a temperature of about 900 ° C. in a reducing atmosphere to obtain each green sheet 10a.
, 10b, 10c, wiring conductor pattern 20 and through hole a
By sintering and integrating the conductive paste 21 filled in the inside, the multilayer wiring board as a product in which the wiring conductor 2 is adhered to the inside and the surface of the insulating substrate 1 made of the glass ceramics sintered body shown in FIG. Complete. In this case, the thermal contraction rate of the conductive paste 21 filled in the through holes a of the green sheets 10a, 10b is set to the respective green sheets 10a, 10b, 10c.
Therefore, the conductive paste 21 filled in the through-hole a is substantially extruded in the axial direction of the through-hole a as the green sheets 10a, 10b, 10c shrink. As a result, no large irregularities are formed on the outer surface of the multilayer wiring board, and it is always flat, and electronic components such as semiconductor elements, capacitors, and resistors can be mounted accurately and firmly on the surface. Becomes

【0034】尚、本発明は上述の実施例に限定されるも
のではなく、例えば上述の実施例では各グリーンシート
10a 、10b 、10c の表面に被着させる配線導体パターン
20を各グリーンシート10a 、10b のスルーホール内に充
填される導電ペースト21とは異なる銅ペーストで形成し
たが、これをスルーホールa内に充填される導電ペース
ト21と同じもので形成してもよい。この場合、配線導体
パターン20がスルーホールa内に充填される導電ペース
ト21と同じもので形成されることから配線導体パターン
20を形成するためのペーストを別途準備しなくてすむ。
The present invention is not limited to the above-mentioned embodiments, and for example, in the above-mentioned embodiments, each green sheet is used.
Wiring conductor pattern to be attached to the surface of 10a, 10b, 10c
Although 20 is formed of a copper paste different from the conductive paste 21 filled in the through holes of each green sheet 10a, 10b, it may be formed of the same conductive paste 21 filled in the through holes a. Good. In this case, since the wiring conductor pattern 20 is formed of the same material as the conductive paste 21 filled in the through hole a, the wiring conductor pattern 20 is formed.
There is no need to separately prepare a paste for forming 20.

【0035】また前記実施例ではスルーホールa内に充
填される導電ペースト21を銅粉末90.0乃至99.0重量%、
酸化珪素粉末1.0 乃至10.0重量%に、セルロース系樹脂
或いはアクリル系樹脂とジブチルフタレート、テルピネ
オール、ブチルカルビトールアセテート等の溶剤とを添
加混合して形成したが、更にこれに酸化アルミニウム粉
末を、酸化珪素粉末と酸化アルミニウム粉末の合量が1.
5 乃至10.0重量%となるようにして外添加で6.0 重量%
以下添加しておくと、スルーホールa内に充填された導
電ペースト21と各グリーンシート10a 、10b との焼結一
体化が完全となり、両者の被着強度がより強固となる。
従って、前記スルーホールa内に充填される導電ペース
ト21は更に酸化アルミニウム粉末を、酸化珪素粉末と酸
化アルミニウム粉末の合量が1.5 乃至10.0重量%となる
ようにして外添加で6.0 重量%以下添加しておくことが
好ましい。
Further, in the above embodiment, the conductive paste 21 filled in the through hole a is made of copper powder 90.0 to 99.0% by weight,
It was formed by adding 1.0 to 10.0% by weight of silicon oxide powder to a cellulose resin or acrylic resin and a solvent such as dibutyl phthalate, terpineol, butyl carbitol acetate, etc., and further adding aluminum oxide powder to the silicon oxide powder. The total amount of powder and aluminum oxide powder is 1.
6.0 wt% by external addition to make it 5 to 10.0 wt%
If added below, the conductive paste 21 filled in the through hole a and the green sheets 10a and 10b will be completely sintered and integrated, and the adhesion strength between both will be stronger.
Therefore, the conductive paste 21 filled in the through hole a is further added with aluminum oxide powder such that the total amount of the silicon oxide powder and the aluminum oxide powder is 1.5 to 10.0% by weight and 6.0% by weight or less by external addition. Preferably.

【0036】更に前記実施例ではグリーンシートを3枚
積層して多層配線基板を製作したが、これを4枚以上の
グリーンシートを積層して、或いは2枚のグリーンシー
トを積層して製作してもよい。
Further, in the above-mentioned embodiment, three green sheets are laminated to manufacture a multilayer wiring board, but this is manufactured by laminating four or more green sheets or laminating two green sheets. Good.

【0037】[0037]

【発明の効果】本発明の多層配線基板の製造方法によれ
ば、導電ペーストを銅粉末90.0乃至99.0重量%、酸化珪
素粉末1.0 乃至10.0重量%に有機溶剤、溶媒を添加して
形成し、その熱収縮率をホウ珪酸ガラスに無機物フィラ
ーを添加したガラスセラミックス粉末から成るグリーン
シートの熱収縮率と実質的に同じに調整したことからグ
リーンシートのスルーホールに導電ペーストを充填する
とともにこれを複数枚積層し焼成した場合、グリーンシ
ートと導電ペーストの熱収縮率が実質的に同じであるこ
とからスルーホールに充填された導電ペーストはグリー
ンシートの収縮に伴ってスルーホールの軸方向に大きく
押し出されることはなく、その結果、多層配線基板の外
表面に大きな凹凸が形成されることは皆無で常に平坦と
なり、表面に半導体素子やコンデンサ、抵抗等の電子部
品を正確、且つ強固に搭載接続することが可能となる。
According to the method for manufacturing a multilayer wiring board of the present invention, a conductive paste is formed by adding 90.0 to 99.0% by weight of copper powder and 1.0 to 10.0% by weight of silicon oxide powder with an organic solvent and a solvent. The heat shrinkage was adjusted to be substantially the same as the heat shrinkage of the green sheet made of glass-ceramic powder obtained by adding inorganic filler to borosilicate glass. When laminated and fired, the thermal contraction rates of the green sheet and the conductive paste are substantially the same, so the conductive paste filled in the through-holes is greatly extruded in the axial direction of the through-holes as the green sheet shrinks. As a result, no large irregularities are formed on the outer surface of the multilayer wiring board and the surface is always flat. It becomes possible to mount electronic components such as capacitors, resistors, etc. accurately and firmly and connect them.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法によって製作される多層配線
基板の一実施例を示す断面図である。
FIG. 1 is a sectional view showing an example of a multilayer wiring board manufactured by a manufacturing method of the present invention.

【図2】(a)乃至(c)は図1に示す多層配線基板の
製造方法を説明するための各工程毎の断面図である。
2A to 2C are cross-sectional views in each step for explaining a method of manufacturing the multilayer wiring board shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・・・・・・・絶縁基体 2・・・・・・・・・配線導体 3・・・・・・・・・電子部品 10a,10b,10c ・・・・グリーンシート 20・・・・・・・・・配線導体パターン 21・・・・・・・・・スルーホール内に充填された導電
ペースト a・・・・・・・・・スルーホール
1 ・ ・ ・ ・ ・ ・ Insulating substrate 2 ・ ・ ・ ・ ・ ・ Wiring conductor 3 ・ ・ ・ ・ ・ ・ Electronic parts 10a, 10b, 10c ・ ・ ・ ・ Green sheet 20 ・ ・・ ・ ・ ・ ・ ・ ・ ・ ・ Wiring conductor pattern 21 ・ ・ ・ ・ ・ ・ ・ Conductive paste filled in the through hole a ・ ・ ・ ・ ・ ・

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/40 K 7511−4E Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H05K 3/40 K 7511-4E

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ホウ珪酸ガラスに無機物フィラーを添加し
て成るガラスセラミックス粉末に有機溶剤、溶媒を添加
混合し、シート状に成形したグリーンシートを準備する
とともに該グリーンシートにスルーホールを形成する工
程と、 前記グリーンシートの表面に配線導体パターンを被着形
成するとともにスルーホール内に導電ペーストを充填す
る工程と、 前記グリーンシートを複数枚積層し、各グリーンシート
表面の配線導体パターンを各グリーンシートのスルーホ
ール内に充填した導電ペーストで電気的に接続するとと
もに高温で焼成する多層配線基板の製造方法であって、 前記グリーンシートのスルーホール内に充填される導電
ペーストを銅粉末90.0乃至99.0重量%、酸化珪素粉末1.
0 乃至10.0重量%に有機溶剤、溶媒を添加して形成した
ことを特徴とする多層配線基板の製造方法。
1. A step of preparing a sheet-shaped green sheet by adding an organic solvent and a solvent to a glass-ceramic powder obtained by adding an inorganic filler to borosilicate glass to prepare a green sheet and forming a through hole in the green sheet. And a step of depositing a wiring conductor pattern on the surface of the green sheet and filling a conductive paste in the through holes, and stacking a plurality of the green sheets to form a wiring conductor pattern on the surface of each green sheet. A method for manufacturing a multilayer wiring board in which the conductive paste filled in the through holes is electrically connected and baked at a high temperature, wherein the conductive paste filled in the through holes of the green sheet is copper powder 90.0 to 99.0 wt. %, Silicon oxide powder 1.
A method for manufacturing a multilayer wiring board, which is characterized by being formed by adding an organic solvent or a solvent to 0 to 10.0% by weight.
【請求項2】前記導電ペーストに更に酸化アルミニウム
粉末を、酸化珪素粉末と酸化アルミニウム粉末の合量が
1.5 乃至10.0重量%となるようにして外添加で6.0 重量
%以下添加することを特徴とする請求項1に記載の多層
配線基板の製造方法。
2. An aluminum oxide powder is further added to the conductive paste, and the total amount of the silicon oxide powder and the aluminum oxide powder is
2. The method for manufacturing a multilayer wiring board according to claim 1, wherein the external addition amount is 6.0 wt% or less so that the content is 1.5 to 10.0 wt%.
JP25655594A 1994-10-21 1994-10-21 Manufacture of multilayer circuit board Pending JPH08125339A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25655594A JPH08125339A (en) 1994-10-21 1994-10-21 Manufacture of multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25655594A JPH08125339A (en) 1994-10-21 1994-10-21 Manufacture of multilayer circuit board

Publications (1)

Publication Number Publication Date
JPH08125339A true JPH08125339A (en) 1996-05-17

Family

ID=17294272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25655594A Pending JPH08125339A (en) 1994-10-21 1994-10-21 Manufacture of multilayer circuit board

Country Status (1)

Country Link
JP (1) JPH08125339A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134926A (en) * 2000-06-29 2002-05-10 Internatl Business Mach Corp <Ibm> Polymer/ceramic compound electronic substrate
JP2004228410A (en) * 2003-01-24 2004-08-12 Kyocera Corp Wiring board
JP2004319706A (en) * 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd Conductive paste, and multilayer substrate and its manufacturing method
KR100478984B1 (en) * 2001-09-27 2005-03-30 마츠시타 덴끼 산교 가부시키가이샤 Insulation sheet and multi-layer wiring substrate and production processes thereof
KR100534548B1 (en) * 2002-05-30 2005-12-07 가부시키가이샤 덴소 Enhancement of current-carrying capacity of a multilayer circuit board
JPWO2014181697A1 (en) * 2013-05-08 2017-02-23 株式会社村田製作所 Multilayer wiring board
JP2021028963A (en) * 2019-08-09 2021-02-25 板橋精機株式会社 Print circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134926A (en) * 2000-06-29 2002-05-10 Internatl Business Mach Corp <Ibm> Polymer/ceramic compound electronic substrate
KR100478984B1 (en) * 2001-09-27 2005-03-30 마츠시타 덴끼 산교 가부시키가이샤 Insulation sheet and multi-layer wiring substrate and production processes thereof
KR100534548B1 (en) * 2002-05-30 2005-12-07 가부시키가이샤 덴소 Enhancement of current-carrying capacity of a multilayer circuit board
JP2004228410A (en) * 2003-01-24 2004-08-12 Kyocera Corp Wiring board
JP2004319706A (en) * 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd Conductive paste, and multilayer substrate and its manufacturing method
JPWO2014181697A1 (en) * 2013-05-08 2017-02-23 株式会社村田製作所 Multilayer wiring board
US9844138B2 (en) 2013-05-08 2017-12-12 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2021028963A (en) * 2019-08-09 2021-02-25 板橋精機株式会社 Print circuit board

Similar Documents

Publication Publication Date Title
JP3226280B2 (en) Method for manufacturing multilayer circuit board
JPH0992983A (en) Manufacture of ceramic multilayer board
JP2001291955A (en) Multilayered ceramic substrate and manufacturing method therefor, designing method therefor and electronic device
JP2001119143A (en) Multilayer ceramic substrate and method of manufacturing the same
KR20000075996A (en) Ceramic multilayer printed circuit boards with embedded passive components
JPH08125339A (en) Manufacture of multilayer circuit board
JPH08274469A (en) Manufacture of multilayer ceramic board
JP3093601B2 (en) Ceramic circuit board
US5955938A (en) RuO2 resistor paste, substrate and overcoat system
JP2002050869A (en) Method of manufacturing multilayered wiring board
JP4077625B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP3190111B2 (en) Multilayer wiring board and dielectric layer material
JP4071908B2 (en) Multilayer wiring board and manufacturing method thereof
JP2732171B2 (en) Manufacturing method of ceramic circuit board
JP2005191310A (en) Conductive paste for forming via conductor and manufacturing method of circuit board
JPS59217392A (en) Multilayer wiring circuit board
JP2004119547A (en) Ceramic wiring board and its manufacturing method
JP3426920B2 (en) Wiring board
JP3093602B2 (en) Manufacturing method of ceramic circuit board
KR20000045202A (en) Method for fabricating embedded capacitor of low temperature cofired ceramic
JP3493264B2 (en) Circuit board
JPH09260853A (en) Ceramic circuit board and its manufacture
JPH0677665A (en) Multilayered circuit board and manufacture thereof
JP2976088B2 (en) Surface mounting component having side electrode and method of manufacturing the same
JPH06243716A (en) Copper paste