KR100762824B1 - Conductive paste and multi-layer ceramic substrate - Google Patents

Conductive paste and multi-layer ceramic substrate Download PDF

Info

Publication number
KR100762824B1
KR100762824B1 KR1020060118769A KR20060118769A KR100762824B1 KR 100762824 B1 KR100762824 B1 KR 100762824B1 KR 1020060118769 A KR1020060118769 A KR 1020060118769A KR 20060118769 A KR20060118769 A KR 20060118769A KR 100762824 B1 KR100762824 B1 KR 100762824B1
Authority
KR
South Korea
Prior art keywords
silver
conductive paste
particles
shrinkage
ceramic substrate
Prior art date
Application number
KR1020060118769A
Other languages
Korean (ko)
Inventor
조현민
김종규
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060118769A priority Critical patent/KR100762824B1/en
Application granted granted Critical
Publication of KR100762824B1 publication Critical patent/KR100762824B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

A conductive paste is provided to reduce a gap around a via hole to be formed during a constrained sintering process of low temperature co-fired ceramics. A conductive paste is filled in a via hole of a multi-layer ceramic substrate having a via hole and subsequently fired. The conductive paste comprises silver particles and a shrinkage retardant for enhancing an initial shrinkage temperature upon sintering. The shrinkage retardant is silver-palladium composite particles. The silver-palladium composite particles are contained in an amount of 5-35 parts by weight based on 100 parts by weight of the silver particles. The silver particles have a particle size of 0.5-5mum.

Description

도전성 페이스트 및 다층 세라믹 기판{Conductive Paste and multi-layer ceramic substrate}Conductive Paste and Multi-layer Ceramic Substrate

도 1a는 비아홀 주변의 기공 발생 메카니즘을 나타낸 것이며, 도 1b는 실제 기공의 발생 모습을 나타낸 것이다.Figure 1a shows the pore generation mechanism around the via hole, Figure 1b shows the appearance of the actual pores.

도 2는 본 발명의 일실시예로, 은(Ag)입자에 은(Ag)과 팔라듐(Pd)의 결합입자가 혼합된 전체 페이스트 내의 은(Ag)과 팔라듐(Pd)의 결합입자의 함량별로 페이스트의 수축 정도를 측정한 것이다.FIG. 2 is an embodiment of the present invention, in which silver (Ag) particles are combined with silver (Ag) and palladium (Pd), and the content of the combined particles of silver (Ag) and palladium (Pd) in the entire paste. The shrinkage of the paste is measured.

도 3은 은(Ag)과 팔라듐(Pd)의 결합입자의 함량별로 비아홀 주변의 모습을 나타낸 것이다.Figure 3 shows the appearance around the via hole by the content of the combined particles of silver (Ag) and palladium (Pd).

본 발명은 도전성 페이스트 및 다층 세라믹 기판에 관한 것이다.The present invention relates to a conductive paste and a multilayer ceramic substrate.

일반적인 세라믹 기판의 소결이란 분말 성형체(Powder compact)가 가열에 의해 조립화(coarsening) 또는 치밀화(demsification)를 이루는 과정을 말한다.In general, sintering of a ceramic substrate refers to a process in which powder compacts are coarsened or densified by heating.

소결은 세라믹 부품을 제작하는데 반드시 필요한 공정으로 밀도 및 기계적 강도가 증가하고 전기적인 특성 등 원하는 특성을 소결 공정을 통해 비로소 얻을 수 있게 된다.Sintering is a necessary process for manufacturing ceramic parts. Density and mechanical strength increase, and desired characteristics such as electrical properties can be obtained through the sintering process.

세라믹 분말들은 고온으로 가열되는 중에 서로 주변으로부터의 억제 효과가 없을 경우 X, Y, Z 방향, 즉 모든 방향으로 수축이 일어나게 된다.When the ceramic powders are heated to a high temperature and there is no suppression effect from each other, the shrinkage occurs in the X, Y, and Z directions, that is, all directions.

즉, 부피가 전체적으로 줄어드는 것이다.That is, the volume is reduced overall.

이러한 세라믹 분말과 유리 분말이 혼합되어 있는 형태인 저온 동시소성 세라믹(LTCC:Low Temperature Co-fired Ceramic, 이하 LTCC) 기판의 경우 소결현상에 의한 수축률은 약 X-Y 방향으로 7 내지 20%, Z 방향으로 20 내지 30%이며, 이 값은 분말 성형체의 밀도 및 가열 온도 변화에 따라서 편차를 보이게 된다.In the case of a low temperature co-fired ceramic (LTCC) substrate in which the ceramic powder and the glass powder are mixed, the shrinkage rate due to the sintering phenomenon is about 7 to 20% in the XY direction and the Z direction. 20 to 30%, and this value is varied depending on the density of the powder compact and the heating temperature change.

일반적으로 편차는 약 ±0.3 내지 0.5% 정도이며, 제조 조건에 따라서 크게 달라지는 것으로 알려져 있다.Generally, the deviation is about ± 0.3 to 0.5%, and it is known that it varies greatly depending on the manufacturing conditions.

이 중에서 다른 부품들을 실장하여야 하는 기판으로서의 특성상 X-Y 방향의 수축률은 편차를 최소화하는 것이 중요하다.Among them, it is important to minimize the variation in shrinkage in the X-Y direction due to the characteristics of the substrate on which other components are to be mounted.

이를 위한 방법으로 LTCC의 무수축 소성은 X-Y 방향 수축률을 거의 0%에 이르게 하며, 수축률의 편차 역시 ±0.1% 미만을 얻을 수 있어 주목받고 있는 공정이다. As a method for this, the non-shrink firing of the LTCC leads to almost 0% of the shrinkage in the X-Y direction, and the variation in the shrinkage rate is also attracting attention because less than ± 0.1% can be obtained.

LTCC 무수축 공정은 프레스(Press)를 이용하는 PAS(Pressure Assisted Constrained Sintering), 알루미나 등의 희생층을 이용한 PLAS(PressureLess Assisted Constrained Sintering), 그리고 LTCC 층 자체가 수축을 하지 않는 SCS(Self Constrained Sintering)으로 나누어지며, PAS의 경우는 Batch Type으로서 양산성이 떨어지고 현재의 소결장비를 사용할 수 없으므로 PLAS 또는 SCS를 이용하 는 추세이다.LTCC non-shrinkage processes include Pressure Assisted Constrained Sintering (PAS) using Press, Pressure Less Assisted Constrained Sintering (PLAS) using sacrificial layers such as alumina, and Self Constrained Sintering (SCS) where the LTCC layer itself does not shrink. In the case of PAS, it is a trend to use PLAS or SCS because it is a batch type, which is not mass-producible and current sintering equipment cannot be used.

LTCC의 무수축 소성 공정 중 PLAS의 경우, 알루미나 테이프가 LTCC의 Top과 Bottom에서 수축 억제층으로써 역할을 하는데, 비아홀 전극의 경우 수축을 억제해주는 층이 없고, 수축이 대부분 LTCC 보다 먼저 시작되므로, 기존의 일반적인 LTCC용 비아 페이스트를 사용하는 경우, 도 1과 같은 메카니즘으로 비아 주변에 많은 기공이 발생하는 경향이 있다. In the case of PLAS during LTCC's non-shrink firing process, the alumina tape acts as a shrinkage suppression layer at the top and bottom of the LTCC. In the case of the via hole electrode, there is no layer to suppress the shrinkage, and since the shrinkage starts before the LTCC, In the case of using a general LTCC via paste, a lot of pores are generated around the via by the mechanism shown in FIG. 1.

LTCC 테이프 자체가 수축하지 않는 SCS의 경우 역시, 인위적으로 비아홀에 충진된 페이스트의 X-Y 방향 수축을 억제해 줄 수 있는 방법이 없으므로 기공의 발생을 막기는 어렵다. In the case of the SCS in which the LTCC tape itself does not shrink, there is no way to suppress the shrinkage of the paste filled in the via hole in the X-Y direction, so it is difficult to prevent the occurrence of pores.

이러한 기공은 LTCC 기판의 신뢰성을 저하시키는 원인이 되므로 반드시 억제되어야 한다. 따라서 이를 억제하기 위하여 LTCC 와 페이스트의 소결 온도의 차이를 낮추는 방법들이 시도되고 있다. These pores must be suppressed because they cause a decrease in the reliability of the LTCC substrate. Therefore, methods for reducing the difference between the sintering temperature of the LTCC and the paste have been attempted.

가장 많이 접근하는 방법은 비아 페이스트에 글래스 프리트(Frit) 또는 LTCC 파우더를 첨가하여 비아 페이스트와 비아 벽간의 접착력을 높이고, 페이스트의 수축을 최대한 늦추는 방법이다. 하지만, 이러한 방법은 비아홀의 저항을 급격히 높이게 되므로 전기적 특성으로는 좋지 못한 결과를 가져올 수 있어 바람직한 방법이라고 할 수 없다. The most common approach is to add glass frit or LTCC powder to the via paste to increase the adhesion between the via paste and the via walls, and to slow the shrinkage of the paste as much as possible. However, this method is not a preferable method because it can increase the resistance of the via hole sharply, which may result in poor electrical characteristics.

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 다층 세라믹 기판의 무수축 소성 공정시 세라믹 기판의 소결 온도와 비슷한 도전성 페이스 트를 개발하여, 페이스트가 먼저 수축함으로써 생기는 비아홀 주변의 기공을 감소시킬 수 있는 도전성 페이스트를 제공하는 데 그 목적이 있다. Accordingly, the present invention is to solve the above problems, by developing a conductive paste similar to the sintering temperature of the ceramic substrate during the non-shrink firing process of the multilayer ceramic substrate, to reduce the pores around the via hole caused by the shrinkage of the paste first The purpose is to provide a conductive paste that can be made.

본 발명의 다른 목적은 은(Ag) 입자와 수축지연재를 포함하는 도전성 페이스트로 채워져 동시소성됨으로써, 소성 공정에 따른 비아홀의 기공을 최대한 감소시켜 강도 및 장기적인 신뢰성을 높일 수 있는 다층 세라믹 기판을 제공하는 데 있다.Another object of the present invention is to provide a multi-layer ceramic substrate that is filled with a conductive paste containing silver (Ag) particles and shrinkage delay material and co-fired, thereby reducing the pores of the via holes according to the firing process as much as possible to increase strength and long-term reliability. There is.

상기 목적을 달성하기 위한 본 발명은 비아홀(via hole)이 형성된 다층 세라믹 기판의 비아홀에 충전, 소성되어 사용될 수 있는 도전성 페이스트로서, 은(Ag) 입자 및 소성시 수축 시작온도를 높이는 수축지연재를 포함하여 이루어지는 도전성 페이스트를 제공한다. 또한 상기 수축지연재가 은(Ag)과 팔라듐(Pd)의 결합입자인 것을 특징으로 하는 도전성 페이스트를 제공한다. The present invention for achieving the above object is a conductive paste that can be used by filling and firing in the via hole of the multilayer ceramic substrate having a via hole (silver), silver (Ag) particles and shrinkage delay material for increasing the shrinkage start temperature during firing It provides an electrically conductive paste comprising. In addition, the shrinkage delay material provides a conductive paste, characterized in that the bonding particles of silver (Ag) and palladium (Pd).

본 발명은 또한, 상기 세라믹 기판의 소결시 세라믹 기판이 수축을 시작하는 온도와 도전성 페이스트가 수축을 시작하는 온도의 편차가 100℃ 이내인 것을 특징으로 하는 도전성 페이스트를 제공한다. The present invention also provides a conductive paste, wherein a deviation between a temperature at which the ceramic substrate starts shrinking and a temperature at which the conductive paste starts shrinking when the ceramic substrate is sintered is within 100 ° C.

본 발명은 상기 수축지연재가 은(Ag)과 팔라듐(Pd)의 결합입자인 경우, 은(Ag)과 팔라듐(Pd)의 결합입자의 함량이, 상기 은(Ag) 입자와 수축지연재를 포함하는 도전성 페이스트 내의 은(Ag) 입자의 100 중량대비 5 내지 35 중량부인 것을 특징으로 하는 도전성 페이스트를 제공한다. 또한 상기 은(Ag)과 팔라듐(Pd)의 결합입자 내의 팔라듐(Pd) 함량이 은(Ag)과 팔라듐(Pd)의 결합입자의 100 중량대비 20 내지 50 중량부인 것을 특징으로 하는 도전성 페이스트를 제공한다.In the present invention, when the shrinkage delay material is a combined particle of silver (Ag) and palladium (Pd), the content of the combined particles of silver (Ag) and palladium (Pd) includes the silver (Ag) particles and the shrinkage delay material. It provides a conductive paste, characterized in that 5 to 35 parts by weight based on 100 parts by weight of silver (Ag) particles in the conductive paste. In addition, the content of palladium (Pd) in the combined particles of silver (Ag) and palladium (Pd) is 20 to 50 parts by weight based on 100 parts by weight of the combined particles of silver (Ag) and palladium (Pd) to provide a conductive paste do.

본 발명은 또한, 상기 은(Ag) 입자의 입도가 0.5㎛ 내지 5㎛인 것을 특징으로 하는 도전성 페이스트를 제공한다.The present invention also provides a conductive paste, wherein the silver (Ag) particles have a particle size of 0.5 µm to 5 µm.

또한 본 발명의 다른 목적은, 상기 비아홀이 본 발명의 도전성 페이스트로 충진되어 저온 동시소성된 것을 특징으로 하는 다층 세라믹 기판을 제공함으로써 달성된다.Another object of the present invention is to provide a multilayer ceramic substrate characterized in that the via hole is filled with the conductive paste of the present invention and co-fired at low temperature.

이하 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail.

먼저 본 발명에 따른 도전성 페이스트를 설명한다.First, the electrically conductive paste which concerns on this invention is demonstrated.

본 발명의 도전성 페이스트는 은(Ag) 입자 및 소성시 수축 시작온도를 높이는 수축지연재를 포함하여 이루어지는 것을 특징으로 한다. 상기 수축지연재의 일례로는 은(Ag)과 팔라듐(Pd)의 결합입자가 있으며, 이에 한정되는 것은 아니다.The conductive paste of the present invention is characterized in that it comprises a silver (Ag) particles and shrinkage delay material for increasing the shrinkage start temperature during firing. Examples of the shrinkage delay material include a combination particle of silver (Ag) and palladium (Pd), but is not limited thereto.

본 발명의 도전성 페이스트는 소성 공정시 세라믹 기판이 수축을 시작하는 온도와 도전성 페이스트가 수축을 시작하는 온도의 편차를 100℃ 이내, 바람직하게는 50℃ 이내로 줄일 수 있는 것을 특징으로 한다. 보다 상세하게는, 도전성 페이스트로서 은(Ag) 입자만 쓰일 때에는 약 300℃에서 페이스트의 수축이 시작되고 세라믹 기판은 600℃ 내지 700℃에서 수축하여 수축 온도의 편차가 400℃ 가까이 되는 것에 비하여, 상기 도전성 페이스트에 수축지연재를 함유할 경우 수축 시작온도를 현저히 상승시켜 세라믹 기판의 수축 온도와 도전성 페이스트의 수축온도를 유사하게 할 수 있다.The conductive paste of the present invention is characterized in that it is possible to reduce the deviation between the temperature at which the ceramic substrate starts shrinking and the temperature at which the conductive paste starts shrinking during the firing process to within 100 ° C, preferably within 50 ° C. More specifically, when only silver (Ag) particles are used as the conductive paste, the shrinkage of the paste starts at about 300 ° C, and the ceramic substrate shrinks at 600 ° C to 700 ° C, so that the variation in shrinkage temperature is close to 400 ° C. When the shrinkage delay material is included in the conductive paste, the shrinkage start temperature is significantly increased to make the shrinkage temperature of the ceramic substrate and the shrinkage temperature of the conductive paste similar.

상기 도전성 페이스트 내의 은(Ag)과 팔라듐(Pd)의 결합입자의 함량은 상기 도전성 페이스트 내의 은(Ag)입자의 100 중량 대비 5 내지 35 중량부인 것이 바람직하다. The content of the combined particles of silver (Ag) and palladium (Pd) in the conductive paste is preferably 5 to 35 parts by weight relative to 100 weight of the silver (Ag) particles in the conductive paste.

제한되지는 않으나 상기 도전성 페이스트의 은(Ag)과 팔라듐(Pd)의 결합입자 내의 팔라듐(Pd) 함량은 상기 은(Ag)과 팔라듐(Pd)의 결합입자의 100 중량대비 20 내지 50 중량부인 것이 바람직하고, 가장 바람직한 것은 30 중량부이다. 은(Ag)과 팔라듐(Pd)의 결합입자는 은(Ag)과 팔라듐(Pd)이 결합된 형태의 입자라면 제한되지 않는다. 일례로 은(Ag) 입자를 팔라듐(Pd)이 감싸는 형태의 결합입자가 있다. Although not limited, the content of palladium (Pd) in the combined particles of silver (Ag) and palladium (Pd) of the conductive paste is 20 to 50 parts by weight relative to 100 parts by weight of the combined particles of silver (Ag) and palladium (Pd). Preferably, most preferred is 30 parts by weight. The binding particles of silver (Ag) and palladium (Pd) are not limited as long as they are particles of a combination of silver (Ag) and palladium (Pd). For example, there are binding particles in which palladium (Pd) surrounds silver (Ag) particles.

본 발명의 상기 은(Ag) 입자는 제한되지 않으나, 입도가 0.5㎛ 내지 5 ㎛인 것이 바람직하다. The silver (Ag) particles of the present invention are not limited, but the particle size is preferably 0.5㎛ to 5㎛.

다음, 다층 세라믹 기판을 설명한다.Next, a multilayer ceramic substrate will be described.

상기 다층 세라믹 기판은 비아홀을 먼저 형성한 후에 은(Ag) 입자와 은(Ag)과 팔라듐(Pd) 결합입자를 포함하는 도전성 페이스트로 충진하여 저온 동시소성시킴으로써, 소성 공정 후에 발생하는 기공을 최대한 줄인 것이 특징이다.The multilayer ceramic substrate is first formed with a via hole, and then filled with a conductive paste including silver (Ag) particles, silver (Ag), and palladium (Pd) bonding particles to co-fire at low temperature, thereby minimizing pores generated after the firing process. Is characteristic.

본 발명의 일실시예에 따른 저온 동시소성 다층 세라믹 기판의 제조방법은 저온 소성 그린시트 위에 저항 패턴과 내부전극을 형성하고, 적층될 또 다른 저온 소성 그린시트에 비아를 형성하며, 은(Ag) 입자와 은(Ag)과 팔라듐(Pd) 결합입자를 포함하는 도전성 페이스트로 충진하고, 상기 저항 패턴과 내부 전극이 형성된 저온 소성 그린시트와 상기 비아가 형성된 저온 소성 그린시트를 적층시켜 저온 소성 세라믹 적층체를 형성시킨다. 그런 다음, 이와 별도로 고온 소성 그린시트를 제조하여 상기 제조된 저온 소성 세라믹 적층체의 상하부면에 상기의 고온 소성 그린시트 를 추가로 적층시키고, 상기 고온 소성 그린시트가 적층된 다층 세라믹 기판을 가압하여 저온 소성 그린시트와 고온 소성 그린시트를 일체화시킨다. 그런 다음, 상기의 가압된 다층 세라믹 기판을 800 내지 900℃에서 소성하고, 상기 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척 및 연마한 후 떼어내어 저온 동시소성 다층 세라믹 기판을 제조하며, 상기의 저온 동시소성 다층 세라믹 기판의 비아와 연결되도록 표면 회로 패턴을 인쇄하여 제조하는 것이다.In the method for manufacturing a low temperature cofired multilayer ceramic substrate according to an embodiment of the present invention, a resistance pattern and an internal electrode are formed on a low temperature calcined green sheet, a via is formed on another low temperature calcined green sheet to be stacked, and silver (Ag) Filled with a conductive paste containing particles and silver (Ag) and palladium (Pd) bonding particles, the low temperature calcined ceramic sheet was laminated by laminating the low temperature calcined green sheet having the resistance pattern and the internal electrode and the low temperature calcined green sheet having the via. Form a sieve. Then, by separately manufacturing a high temperature calcined green sheet to further laminate the high temperature calcined green sheet on the upper and lower surfaces of the prepared low temperature calcined ceramic laminate, by pressing the multilayer ceramic substrate on which the high temperature calcined green sheet is laminated The low temperature calcined green sheet and the high temperature calcined green sheet are integrated. Then, the pressurized multilayer ceramic substrate is baked at 800 to 900 ° C., the high temperature calcined green sheet of the calcined multilayer ceramic substrate is washed and polished, and then peeled off to prepare a low temperature cofired multilayer ceramic substrate. It is produced by printing a surface circuit pattern to be connected to the via of the low temperature cofired multilayer ceramic substrate.

[실시예]EXAMPLE

본 발명의 비아홀 충전용 페이스트에 사용되는 은(Ag) 입자는 입도가 0.5 내지 5 ㎛ 정도이며, 시중에서 쉽게 얻을 수 있다. Silver (Ag) particles used in the via hole filling paste of the present invention have a particle size of about 0.5 to 5 µm and can be easily obtained on the market.

조성의 일실시예로서, 상기 은(Ag) 입자는 은(Ag) 분말 80 내지 90 중량%, 셀룰로오스 계열의 유기 바인더 1 내지 10 중량%, 분산제 0.1 내지 1 중량% 및 솔벤트(BCA, BCR, Terphineol 등) 1 내지 10 중량%를 포함한다.In one embodiment of the composition, the silver (Ag) particles are silver (Ag) powder 80 to 90% by weight, cellulose-based organic binder 1 to 10% by weight, dispersant 0.1 to 1% by weight and solvents (BCA, BCR, Terphineol Etc.) 1 to 10% by weight.

상기 비아홀의 충전을 위한 은(Ag)과 팔라듐(Pd)의 결합입자 내의 팔라듐(Pd)의 함량은 상기 은(Ag)과 팔라듐(Pd)의 결합입자의 100 중량대비 20 내지 50 중량부인 것이 바람직하며, 이 또한 시중에서 쉽게 얻을 수 있다.The content of palladium (Pd) in the combined particles of silver (Ag) and palladium (Pd) for filling the via hole is preferably 20 to 50 parts by weight relative to 100 weight of the combined particles of silver (Ag) and palladium (Pd). This is also readily available on the market.

도 1 및 도 2를 보면, 페이스트와 다층 세라믹 기판의 수축시작 온도가 비슷해야 기공의 발생이 적음을 알 수 있다. 즉, 도 1에 나타낸 바와 같이 다층 세라믹 기판이 수축하기 전에 먼저 페이스트가 수축하게 되면, 페이스트의 X-Y 수축으로 인해 X-Y 수축이 일어나지 않는 세라믹 기판의 비아 주위에 기공이 생기지만, 세라믹 기판이 수축을 시작할 때 페이스트가 같이 수축하게 되면 Z 쪽으로의 Driving force가 커서 X-Y 보다는 Z축으로만 수축이 일어나게 된다. 1 and 2, the shrinkage start temperature of the paste and the multilayer ceramic substrate is similar, it can be seen that less generation of pores. That is, if the paste shrinks before the multilayer ceramic substrate shrinks as shown in FIG. 1, pores are formed around the vias of the ceramic substrate where the XY shrinkage does not occur due to the XY shrinkage of the paste, but the ceramic substrate starts to shrink. When the paste shrinks together, the driving force toward Z is large and shrinkage occurs only on the Z axis rather than XY.

일반적인 비아용 은(Ag) 페이스트는 입도가 0.5 내지 2 ㎛ 정도로써, 500℃ 이하에서 수축을 시작하게 되어 세라믹 기판보다 먼저 수축하게 되므로 기공의 발생을 감소시키기 어렵다.A general silver paste for vias has a particle size of about 0.5 to 2 μm, which starts shrinkage at 500 ° C. or lower, and shrinks earlier than the ceramic substrate, thereby making it difficult to reduce the generation of pores.

한편, 은(Ag)입자에 은(Ag)과 팔라듐(Pd)의 결합입자를 섞은 경우는 도 2에 나타낸 바와 같이 오히려 팽창이 일어나 수축 시작 온도가 늦어지는 경우가 발생하였는데, 이러한 현상의 정확한 메카니즘은 아직 밝혀지지 않았다. 소결 시에 입도가 작은 은(Ag) 입자가 은(Ag)과 팔라듐(Pd)의 결합입자 사이에 들어가서 공간을 메꾸어주면, 은(Ag)과 팔라듐(Pd)의 결합입자 사이의 빈 공간이 적어져 밀착되므로 수축보다는 팽창이 일어난 것이라고 추측하고 있다. On the other hand, in the case where silver (Ag) particles are combined with silver (Ag) and palladium (Pd), as shown in FIG. 2, the expansion occurs rather than the shrinkage start temperature, which is a precise mechanism of this phenomenon. Is not yet revealed. When sintering, silver (Ag) particles with small particle size enter between the bonding particles of silver (Ag) and palladium (Pd) to fill the space, there is less empty space between the bonding particles of silver (Ag) and palladium (Pd). It is inferred that expansion occurred rather than contraction because of close contact.

본 발명의 페이스트의 기공 발생 억제 효과를 관찰하기 위하여 표 1과 같은 조성으로 페이스트를 제조하여 무수축 소성 공정에 적용하였으며, 이 때 사용된 은(Ag)과 팔라듐(Pd)의 결합입자 내의 팔라듐(Pd)의 함량은 은(Ag)과 팔라듐(Pd)의 결합입자의 100 중량대비 30 중량부이다.In order to observe the effect of inhibiting pore generation of the paste of the present invention, the paste was prepared in the composition shown in Table 1 and applied to the non-shrink firing process, wherein palladium (Ag) and palladium (Pd) in the combined particles were used. The content of Pd) is 30 parts by weight relative to 100 parts by weight of the combined particles of silver (Ag) and palladium (Pd).

페이스트 명칭 Paste Name 0% 0% 5% 5% 10% 10% 15% 15% 25% 25% 35% 35% 50% 50% Ag 입자 : Ag과Pd의 결합입자  Ag particles: Ag and Pd binding particles 100:0  100: 0 95:5  95: 5 90:10  90:10 85:15  85:15 75:25  75:25 65:35  65:35 50:50  50:50

도 2에서 나타낸 바와 같이, 5%의 페이스트부터 비아 페이스트의 수축은 상당히 늦추어지며, 10%의 페이스트부터는 페이스트가 오히려 팽창하여 25%일 때 최대로 팽창하는 것을 볼 수 있다. 또한 이때 팽창 후 수축이 시작되는 시점은 세라믹 기판과 유사하다. 페이스트 10% 내지 25%의 경우, 페이스트의 수축 시작 온도는 670 내지 750℃ 로써, 세라믹 기판의 수축 시작 온도인 702℃ 에 비하여 온도 편차가 50℃ 범위 이내에 불과함을 알 수 있다.As shown in Fig. 2, the shrinkage of the via paste from 5% of the paste is considerably slowed down, and from 10% of the paste, it can be seen that the paste expands maximally when it is 25%. In addition, at this time, the timing of contraction after expansion is similar to that of a ceramic substrate. In the case of 10% to 25% of the paste, the shrinkage start temperature of the paste is 670 to 750 ° C, and it can be seen that the temperature deviation is only within 50 ° C compared to 702 ° C, which is the shrinkage start temperature of the ceramic substrate.

도 3에서는 이러한 페이스트의 팽창이 결과적으로 기공을 감소시켜 은(Ag)과 팔라듐(Pd)의 결합입자의 함량 5 내지 35%에서 기공이 현저하게 줄어든 것을 볼 수 있다. 특히 10 내지 25%의 페이스트의 경우는 아주 치밀한 구조를 보인다.In Figure 3 it can be seen that the expansion of the paste consequently reduced the pores significantly reduced in the pore content of 5 to 35% of the combined particles of silver (Ag) and palladium (Pd). Particularly in the case of 10 to 25% of paste, the structure is very dense.

이상 상술한 바와 같이, 본 발명은 다층 세라믹 기판의 무수축 소성 공정에 따른 비아홀의 기공을 최대한 감소시켜 다층 세라믹 기판의 강도 및 장기적인 신뢰성을 높일 수 있는 우수한 효과가 있다.As described above, the present invention has an excellent effect of increasing the strength and long-term reliability of the multilayer ceramic substrate by reducing the pores of the via hole according to the non-shrink firing process of the multilayer ceramic substrate as much as possible.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (6)

비아홀(via hole)이 형성된 다층 세라믹 기판의 비아홀에 충전, 소성되어 사용될 수 있는 도전성 페이스트로서, A conductive paste that can be used by filling and firing in via holes of a multilayer ceramic substrate having via holes formed therein, 은(Ag) 입자 및 소성시 수축 시작온도를 높이는 수축지연재를 포함하여 이루어지는 도전성 페이스트.A conductive paste comprising silver (Ag) particles and a shrinkage retarder that increases the shrinkage start temperature upon firing. 제1항에 있어서, 상기 수축지연재는 은(Ag)과 팔라듐(Pd)의 결합입자인 것을 특징으로 하는 도전성 페이스트.The conductive paste of claim 1, wherein the shrinkage delay material is a combined particle of silver (Ag) and palladium (Pd). 제2항에 있어서, 상기 은(Ag)과 팔라듐(Pd)의 결합입자의 함량은 상기 은(Ag) 입자의 100 중량대비 5 내지 35 중량부인 것을 특징으로 하는 도전성 페이스트.The conductive paste of claim 2, wherein the content of the combined particles of silver (Ag) and palladium (Pd) is 5 to 35 parts by weight based on 100 parts by weight of the silver (Ag) particles. 제2항에 있어서, 상기 은(Ag)과 팔라듐(Pd)의 결합입자 내의 Pd 함량이 Ag와 Pd의 결합입자의 100 중량 대비 20 내지 50 중량부인 것을 특징으로 하는 도전성 페이스트. The conductive paste of claim 2, wherein the content of Pd in the combined particles of silver (Ag) and palladium (Pd) is 20 to 50 parts by weight based on 100 parts by weight of the combined particles of Ag and Pd. 제1항에 있어서, 상기 은(Ag) 입자의 입도가 0.5 내지 5 ㎛인 것을 특징으로 하는 도전성 페이스트.The electrically conductive paste of Claim 1 whose particle size of the said silver (Ag) particle | grain is 0.5-5 micrometers. 비아홀(via hole)이 형성된 다층 세라믹 기판에 있어서, 상기 비아홀이 제1항 내지 제5항 중 어느 한 항의 도전성 페이스트로 채워져 저온 동시소성된 것을 특징으로 하는 다층 세라믹 기판.A multilayer ceramic substrate having via holes, wherein the via holes are filled with the conductive paste of claim 1 and co-fired at low temperature.
KR1020060118769A 2006-11-29 2006-11-29 Conductive paste and multi-layer ceramic substrate KR100762824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118769A KR100762824B1 (en) 2006-11-29 2006-11-29 Conductive paste and multi-layer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118769A KR100762824B1 (en) 2006-11-29 2006-11-29 Conductive paste and multi-layer ceramic substrate

Publications (1)

Publication Number Publication Date
KR100762824B1 true KR100762824B1 (en) 2007-10-04

Family

ID=39418939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118769A KR100762824B1 (en) 2006-11-29 2006-11-29 Conductive paste and multi-layer ceramic substrate

Country Status (1)

Country Link
KR (1) KR100762824B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010043936A (en) * 1999-03-30 2001-05-25 마츠시타 덴끼 산교 가부시키가이샤 Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate
JP2004288915A (en) 2003-03-24 2004-10-14 Kyoto Elex Kk Conductive paste for filling in via-hole, and ceramic multilayered circuit board using the same
JP2004319116A (en) 2003-04-11 2004-11-11 Kyoto Elex Kk Conductive paste for filling via hole, and ceramic multilayer circuit board using it
JP2004319706A (en) 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd Conductive paste, and multilayer substrate and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010043936A (en) * 1999-03-30 2001-05-25 마츠시타 덴끼 산교 가부시키가이샤 Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate
JP2004288915A (en) 2003-03-24 2004-10-14 Kyoto Elex Kk Conductive paste for filling in via-hole, and ceramic multilayered circuit board using the same
JP2004319116A (en) 2003-04-11 2004-11-11 Kyoto Elex Kk Conductive paste for filling via hole, and ceramic multilayer circuit board using it
JP2004319706A (en) 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd Conductive paste, and multilayer substrate and its manufacturing method

Similar Documents

Publication Publication Date Title
KR100356678B1 (en) Method of producing a multi-layer ceramic substrate
US8124883B2 (en) Ceramic multilayer substrate and method for manufacturing the same
US20100224396A1 (en) Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
JPH11195873A (en) Multilayered ceramic substrate and manufacture thereof
KR19980701656A (en) Glass bonding layer for ceramic circuit board support substrate
GB1565421A (en) Manufacture of electrical devices
KR100462289B1 (en) Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate
JP2001060767A (en) Method for manufacturing ceramic board and unfired ceramic board
JPWO2008132913A1 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic component
CN104589738A (en) Multilayer ceramic substrate and method for producing the same
JP2011040604A (en) Multilayer ceramic electronic component and method of manufacturing the same
US20020026978A1 (en) Multilayer ceramic substrate and manufacturing method therefor
WO2018163982A1 (en) Multilayered substrate
KR100800509B1 (en) Conductive paste and multi-layer ceramic substrate
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
KR100762824B1 (en) Conductive paste and multi-layer ceramic substrate
JP2004319706A (en) Conductive paste, and multilayer substrate and its manufacturing method
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP3327214B2 (en) Method for manufacturing multilayer ceramic substrate
JPH11354924A (en) Manufacture of multilayer ceramic substrate
JP2004095767A (en) Ceramic multilayer substrate and its manufacturing method
KR100289959B1 (en) Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic
WO2009151006A1 (en) Method for producing ceramic molded body
JP2004083373A (en) High thermal expansion porcelain formulation, high thermal expansion porcelain, its manufacturing method, multilayered wiring board, and its mounting structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee