JP2004095767A - Ceramic multilayer substrate and its manufacturing method - Google Patents

Ceramic multilayer substrate and its manufacturing method Download PDF

Info

Publication number
JP2004095767A
JP2004095767A JP2002253596A JP2002253596A JP2004095767A JP 2004095767 A JP2004095767 A JP 2004095767A JP 2002253596 A JP2002253596 A JP 2002253596A JP 2002253596 A JP2002253596 A JP 2002253596A JP 2004095767 A JP2004095767 A JP 2004095767A
Authority
JP
Japan
Prior art keywords
ceramic
layer
cavity
multilayer substrate
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002253596A
Other languages
Japanese (ja)
Inventor
Akiyoshi Moriyasu
守安　明義
Sadaaki Sakamoto
坂本　禎章
Hideyuki Harada
原田　英幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002253596A priority Critical patent/JP2004095767A/en
Publication of JP2004095767A publication Critical patent/JP2004095767A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic multilayer substrate having a cavity without a warp or strain. <P>SOLUTION: The ceramic multilayer substrate 101 includes a cavity 103 formed by laminating a cavity part 104 having a through hole formed for the cavity 103 on a flat plate 102. In the substrate, the plate 102 has a first ceramic layer 107 made of a first ceramic material, and a second ceramic layer 108 made of a second ceramic material having a different sintering temperature from the first material laminated on the first layer. The cavity part 104 has the first layer 107 made of the first ceramic material and the second layer 108 made of the second ceramic material having a different sintering temperature from the first material. The ceramic multilayer substrate is thus manufactured. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ＴＣＸＯなどに用いられる、キャビティを有するセラミック多層基板およびその製造方法に関する。
【０００２】
【従来の技術】
特開平６−８５１０８号公報には、図９に示すようなセラミック多層基板が開示されている。図９に示すように、セラミック多層基板５０１は、平板部５０２とキャビティ５０３を有するキャビティ形成部５０４とからなる。平板部５０２は絶縁体層５０７と、高誘電体層５０８とから構成されている。キャビティ形成部は絶縁体層５０７から構成されている。
【０００３】
セラミック多層基板５０１は、以下のようにして作製される。まず、高誘電体層成形体および絶縁体層成形体を作製する。次に、高誘電体層成形体の両主面に電極層ペーストをスクリーン印刷し、その電極層ペーストが塗布された高誘電体層成形体を、絶縁体層成形体の間に介装した後、焼成する。
【０００４】
【発明が解決しようとする課題】
しかし、セラミック多層基板５０１では、平板部５０２に高誘電体層５０８が設けられているため、焼成時における平板部５０２とキャビティ形成部５０４の収縮率のバランスが崩れるため、セラミック多層基板５０１全体に反りや歪みが生じるという問題があった。
【０００５】
つまり、高誘電体層５０８と絶縁体層５０７とは焼結温度の異なる材料を含んでいる。したがって、セラミック多層基板５０１においては、平板部５０２に焼結温度の異なる絶縁体層５０７と高誘電体層５０８が形成されているため、焼結温度の低い層が焼結する際には、焼結の進まない焼結温度の高い層が収縮を抑制する。一方、焼結温度の低い層の焼結温度を超えると、焼結した焼結温度の低い層が焼結温度の高い層の収縮を抑制するため、平板部５０２については収縮が抑制される。しかし、キャビティ形成部５０４は絶縁体層５０７により形成されているため、キャビティ形成部５０４全体は収縮する。その結果、平板部５０２とキャビティ形成部５０４の収縮率が異なるため、セラミック多層基板５０１全体に、反りや歪みが生じるという問題である。
【０００６】
本発明は、上記従来の状況に鑑みてなされたもので、焼成時の収縮を抑制し、反りや歪みのないキャビティを有するセラミック多層基板およびその製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
請求項１の発明にかかるセラミック多層基板は、積層された複数のセラミック層からなる平板部上に、積層された複数のセラミック層からなり、厚み方向にキャビティ用の貫通孔が形成されたキャビティ部を積層し、前記平板部上面を底面とし、前記貫通孔を側面として形成されるキャビティを有するセラミック多層基板であって、前記平板部は、第１のセラミック材料からなる第１のセラミック層と、前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層と、からなり、前記キャビティ部は、第１のセラミック材料からなる第１のセラミック層と、前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層と、からなり、前記第１、第２のセラミック層が焼結状態にあることを特徴としている。
【０００８】
請求項２の発明にかかるセラミック多層基板は、導体層が、前記平板部の前記第２のセラミック層を挟んで対向することにより、コンデンサ部が形成されていることを特徴としている。
【０００９】
請求項３の発明にかかるセラミック多層基板は、導体層が、前記キャビティ部の前記第２のセラミック層を挟んで対向することにより、コンデンサ部が形成されていることを特徴としている。
【００１０】
請求項４の発明にかかるセラミック多層基板の製造方法は、平板部と貫通孔を有するキャビティ部とからなる複合積層体を作製する工程と、前記複合積層体を焼成する工程と、を備え、前記複合積層体において、前記平板部は、第１のセラミック材料からなる第１のセラミックグリーンシートと、前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミックグリーンシートとが積層されて形成され、前記キャビティ部は、第１のセラミック材料からなる第１のセラミックグリーンシートと、前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミッグリーンシートとが積層されて形成され、前記平板部の上面を底面とし、前記キャビティ部の貫通孔を側壁とするキャビティを有し、前記複合積層体を焼成する工程は、前記第１、第２のセラミックグリーンシートが焼結する温度で焼成する工程、を備えることを特徴としている。
【００１１】
【発明の実施の形態】
（実施形態１）
以下、本発明にかかるセラミック多層基板の一実施形態を説明する。
図１に示すように、セラミック多層基板１０１は、積層された複数のセラミック層からなる平板部１０２上に、積層された複数のセラミック層からなり、厚み方向にキャビティ１０３用の貫通孔が形成されたキャビティ部１０４が積層されたものである。前記セラミック多層基板１０１には、前記平板部１０２上面およびキャビティ１０３用の貫通孔によりキャビティ１０３が形成されている。セラミック多層基板１０１は、セラミック層間に導体層１０５を備え、セラミック層の厚み方向にビア導体１０６を備えている。
【００１２】
キャビティ１０３の内部には、実装部品１０９がＡｕ、はんだなどの金属からなるバンプ１１０により接続され、実装されている。
【００１３】
平板部１０２は、第１のセラミック材料からなる第１のセラミック層１０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層１０８とからなり、第１のセラミック層１０７の間に第２のセラミック層１０８が積層されている。
【００１４】
また、キャビティ部１０４は、第１のセラミック材料からなる第１のセラミック層１０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層１０８からなり、第１のセラミック層１０７の間に第２のセラミック層１０８が積層されている。
【００１５】
セラミック多層基板１は、例えば、以下に示す方法で作製することができる。
【００１６】
まず、焼成後、それぞれ第１、２のセラミック層となる、第１、２のセラミックグリーンシートを作製する。
【００１７】
第１のセラミックグリーンシートは、例えば、セラミック粉末に、バインダ、可塑剤および溶剤などを加えて、ボールミルやアトラクターなどで混合してスラリーとし、そのスラリーをドクターブレード法などの方法によりシート状に形成して作製する。
【００１８】
セラミック粉末としては、例えば、ＭｇＡｌ２Ｏ４粉末と、ＳｉＯ２、Ｂ２Ｏ３、ＭｇＯからなるガラス粉末の混合粉末などを用いることができる。また、バインダとしては、例えば、ポリビニルブチラール、メタクリルポリマー、アクリルポリマーなどを用いることができる。可塑剤としては、例えば、フタル酸などの誘導体を用いることができる。溶剤としては、例えば、アルコール類、ケトン類、塩素系有機溶剤などを用いることができる。
【００１９】
次に、第２のセラミックグリーンシートは、第１のセラミックグリーンシートと同様の製造方法により作製することができる。ただし、第２のセラミックグリーンシートに含まれるセラミック材料としては、第１のセラミックグリーンシートを形成するセラミック材料とは焼結温度が異なるものを選択する。例えば、第２のセラミックグリーンシートに含まれるセラミック粉末としては、ＢａＯ−ＴｉＯ２−ＲｅＯ３／２系セラミック粉末（ＲｅはＹ、希土類元素である）、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯ、Ｌｉ２Ｏからなるガラス粉末の混合粉末などを用いることができる。
【００２０】
次に、前記第１、２のセラミックグリーンシートに形成されたビアホールに、Ａｇ、Ｃｕなどの金属粉末を含む導体ペーストを充填してビア導体を形成し、前記第１、２のセラミックグリーンシートの所定の位置に前記導体ペーストをスクリーン印刷を行なって導体層を形成する。ここで、ビア導体は、導体ペーストを印刷する前に、第１、２のセラミックグリーンシートに形成してもよく、また導体ペーストを印刷する際に同時に形成してもよい。
【００２１】
次に、平板部をなす第１のセラミック積層体とキャビティ部をなす第２のセラミック積層体を作製する。図２（Ａ）に示すように、第１のセラミック積層体１１１は、第１のセラミックグリーンシート１０７ａ上に、第２のセラミックグリーンシート１０８ａ、さらにその上に第１のセラミックグリーンシート１０７ａを順次積層、圧着して作製する。図２（Ｂ）に示すように、第２のセラミック積層体１１３は、第１のセラミックグリーンシート１０７ａ上に、第２のセラミックグリーンシート１０８ａ、さらにその上に第１のセラミックグリーンシート１０７ａを順次積層、圧着し、得られた積層体を厚み方向に貫通する、貫通孔１１２を形成して作製する。
【００２２】
なお、第１のセラミック積層体と第２のセラミック積層体を形成する第２のセラミックグリーンシート１０８ａは、互いに異なる材料から作製してもよい。
【００２３】
次に、図３に示すように、第１のセラミック積層体１１１上に第２のセラミック積層体１１３を積層、圧着し、複合積層体１１４を作製する。
【００２４】
次に、複合積層体１１４を焼成する。複合積層体１１４を焼成する際は、第１、２のセラミック材料のうち、焼結温度の高いセラミック材料が焼結する温度以上の温度、例えば、８００〜１０００℃で焼成する。この温度で焼成することにより、焼結温度の低いセラミックグリーンシートが焼結する際には、焼結温度の高いセラミックグリーンシートが焼結温度の低いセラミックグリーンシートの収縮を抑制する。一方、焼結温度の低いのセラミックグリーンシートの焼結温度を超えると、焼結した焼結温度の低いセラミックグリーンシートが焼結温度の高いセラミックグリーンシートの収縮を抑制するため、複合積層体１１４の収縮が抑制される。
【００２５】
なお、図４に示すように、焼成時の収縮抑制を目的とする収縮抑制用セラミック層１１５を設けることもできる。収縮抑制用セラミック層１１５を形成する収縮抑制用セラミックグリーンシートは、第１のセラミックグリーンシートと同様の製造方法により作製することができる。収縮抑制用セラミックグリーンシートを形成するセラミック材料の焼結温度は、第１、２のセラミックグリーンシートを形成するセラミック材料のうち焼結温度が高いものより高いものを選択する。例えば、収縮抑制用セラミックグリーンシートに含まれるセラミック粉末としては、アルミナなどを用いることができる。
【００２６】
収縮抑制用セラミック層１１５は複合積層体１１４の両主面に設けられる。その後、収縮抑制用セラミック層１１５を備えた複合積層体１１４を焼成する。複合積層体１１４を焼成するには、第１、２のセラミックグリーンシートを形成するセラミック材料のうち焼結温度が高いセラミック材料が焼結する温度以上で、かつ、収縮抑制用セラミックグリーンシートが焼結しない温度、例えば、８００〜１０００℃で焼成する。この温度で焼成することにより、第１、２のセラミックグリーンシートが焼結する際には、収縮抑制用セラミックグリーンシートが第１、２のセラミックグリーンシートの収縮を抑制するため、複合積層体１１４の収縮を抑制する。
【００２７】
焼成後、収縮抑制用セラミック層１１５を除去し、セラミック多層基板を作製する。
【００２８】
本実施形態においては、平板部だけではなく、キャビティ部にも焼成時の反りや歪みを抑制するように特定された箇所に、焼結温度の異なるセラミック層を設けたことにより、キャビティ部の収縮が抑制される。平板部およびキャビティ部の収縮がそれぞれ抑制されたことにより、セラミック多層基板全体の反りや歪みが抑制されるという効果がある。
【００２９】
さらに、収縮抑制用セラミック層を設けたことにより、焼成時のセラミック多層基板の収縮を抑制することができ、その結果、セラミック多層基板の反りや歪みをより抑制することができる。
【００３０】
また、第２のセラミック積層体内にも第２のセラミック層を設けたことにより、収縮抑制用セラミック層の厚みが薄くても第２のセラミック積層体自体の収縮を抑制することができる。この結果、収縮抑制用セラミック層の厚みを薄くすることができるため、焼成時間が短縮され、除去が容易となり、コストダウンが可能となる。
【００３１】
（実施形態２）
以下、本発明にかかるセラミック多層基板の他の実施形態を説明する。
図５に示すように、セラミック多層基板２０１は、積層された複数のセラミック層からなる平板部２０２上に、積層された複数のセラミック層からなり、厚み方向にキャビティ２０３用の貫通孔が形成されたキャビティ部２０４が積層されたものである。前記セラミック多層基板２０１には、前記平板部２０２上面およびキャビティ２０３用の貫通孔によりキャビティ２０３が形成されている。セラミック多層基板２０１はセラミック層間に導体層２０５を備え、セラミック層の厚み方向にビア導体２０６を備えている。
【００３２】
キャビティ２０３の内部には、実装部品２０９がＡｕ、はんだなどの金属からなるバンプ２１０により接続され、実装されている。
【００３３】
平板部２０２は、第１のセラミック材料からなる第１のセラミック層２０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層２０８とからなり、第１のセラミック層２０７の間に第２のセラミック層２０８が積層されている。第２のセラミック層２０８には、導体層２０５が対向するように配置されることにより、コンデンサ部Ｃが形成されている。
【００３４】
また、キャビティ部２０４は、第１のセラミック材料からなる第１のセラミック層２０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層２０８からなり、第１のセラミック層２０７の間に第２のセラミック層２０８が積層されている。
【００３５】
本実施形態においては、平板部だけではなく、キャビティ部にも焼成時の反りや歪みを抑制するように特定された箇所に、焼結温度の異なるセラミック層を設けたことにより、キャビティ部の収縮が抑制される。平板部およびキャビティ部の収縮がそれぞれ抑制されたことにより、セラミック多層基板全体の反りや歪みが抑制されるという効果がある。
【００３６】
また、対向する導体層を第２のセラミック層を挟んで設けたことにより、コンデンサ部を形成することができ、第２のセラミック材料として誘電率が高いものを選択すれば、大きな容量を得ることができる。例えば、実施形態１で挙げた組み合わせとして、第１のセラミックグリーンシートに含まれるセラミック粉末として、ＭｇＡｌ２Ｏ４粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯからなるガラス粉末、第２のセラミックグリーンシートに含まれるセラミック粉末として、ＢａＯ−ＴｉＯ２−ＲｅＯ３／２系セラミック粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯ、Ｌｉ２Ｏ、からなるガラス粉末の組み合わせを用いた場合、第２のセラミックグリーンシートは誘電率が高いので、大きな容量を得ることができる。したがって、セラミック多層基板において多様な回路設計が可能となる。
【００３７】
（実施形態３）
以下、本発明にかかるセラミック多層基板の一実施形態を説明する。
図６に示すように、セラミック多層基板３０１は、積層された複数のセラミック層からなる平板部３０２上に、積層された複数のセラミック層からなり、厚み方向にキャビティ３０３用の貫通孔が形成されたキャビティ部３０４が積層されたものである。前記セラミック多層基板３０１には、前記平板部３０２上面およびキャビティ３０３用の貫通孔によりキャビティ３０３が形成されている。セラミック多層基板３０１はセラミック層間に導体層３０５を備え、セラミック層の厚み方向にビア導体３０６を備えている。
【００３８】
キャビティ３０３の内部には、実装部品３０９がＡｕ、はんだなどの金属からなるバンプ３１０により接続され、実装されている。
【００３９】
平板部３０２は、第１のセラミック材料からなる第１のセラミック層３０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層３０８とからなり、第１のセラミック層３０７の間に第２のセラミック層３０８が積層されている。
【００４０】
また、キャビティ部３０４は、第１のセラミック材料からなる第１のセラミック層３０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層３０８からなり、第１のセラミック層３０７の間に第２のセラミック層３０８が積層されている。第２のセラミック層３０８には、導体層３０５が対向するように配置されることにより、コンデンサ部Ｃが形成されている。
【００４１】
本実施形態においては、平板部だけではなく、キャビティ部にも焼成時の反りや歪みを抑制するように特定された箇所に、焼結温度の異なるセラミック層を設けたことにより、キャビティ部の収縮が抑制される。平板部およびキャビティ部の収縮がそれぞれ抑制されたことにより、セラミック多層基板全体の反りや歪みが抑制されるという効果がある。
【００４２】
また、対向する導体層を第２のセラミック層を挟んで設けたことにより、コンデンサ部を形成することができ、第２のセラミック材料として誘電率が高いものを選択すれば、大きな容量を得ることができる。例えば、実施形態１で挙げた組み合わせとして、第１のセラミックグリーンシートに含まれるセラミック粉末として、ＭｇＡｌ２Ｏ４粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯからなるガラス粉末、第２のセラミックグリーンシートに含まれるセラミック粉末として、ＢａＯ−ＴｉＯ２−ＲｅＯ３／２系セラミック粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯ、Ｌｉ２Ｏからなるガラス粉末の組み合わせを用いた場合、第２のセラミックグリーンシートは誘電率が高いので、大きな容量を得ることができる。したがって、セラミック多層基板において多様な回路設計が可能となる。
【００４３】
（実施形態４）
以下、本発明にかかるセラミック多層基板の一実施形態を説明する。
図７に示すように、セラミック多層基板４０１は、積層された複数のセラミック層からなる平板部４０２上に、積層された複数のセラミック層からなり、厚み方向にキャビティ４０３用の貫通孔が形成されたキャビティ部４０４が積層されたものである。前記セラミック多層基板４０１には、前記平板部４０２上面およびキャビティ４０３用の貫通孔によりキャビティ４０３が形成されている。セラミック多層基板４０１はセラミック層間に導体層４０５を備え、セラミック層の厚み方向にビア導体４０６を備えている。
【００４４】
キャビティ４０３の内部には、実装部品４０９がＡｕ、はんだなどの金属からなるバンプ４１０により接続され、実装されている。
【００４５】
平板部４０２は、第１のセラミック材料からなる第１のセラミック層４０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層４０８とからなり、第１のセラミック層４０７の間に第２のセラミック層４０８が積層されている。第２のセラミック層４０８には、導体層４０５が対向するように配置されることにより、コンデンサ部Ｃ１が形成されている。
【００４６】
また、キャビティ部４０４は、第１のセラミック材料からなる第１のセラミック層４０７と、第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層４０８からなり、第１のセラミック層４０７の間に第２のセラミック層４０８が積層されている。第２のセラミック層４０８には、導体層４０５が対向するように配置されることにより、コンデンサ部Ｃ２が形成されている。
【００４７】
また、図８に示すように、セラミック多層基板４０１を、上下反転させて、キャビティ天面に形成した電極をＩ／Ｏ端子４０５ａとし、キャビティ部４０４側をマザーボードにはんだ付けし、実装することもできる。平面部４０２側には実装部品４０９を実装することができる。
【００４８】
本実施形態においては、平板部だけではなく、キャビティ部にも焼成時の反りや歪みを抑制するように特定された箇所に、焼結温度の異なるセラミック層を設けたことにより、キャビティ部の収縮が抑制される。平板部およびキャビティ部の収縮がそれぞれ抑制されたことにより、セラミック多層基板全体の反りや歪みが抑制されるという効果がある。また、平板部およびキャビティ部に、対向する導体層を第２のセラミック層を挟んで設けたことにより、キャビティ部を有効に利用することができるため、より多くのコンデンサ部を形成することができる。例えば、実施形態１で挙げた組み合わせとして、第１のセラミックグリーンシートに含まれるセラミック粉末として、ＭｇＡｌ２Ｏ４粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯからなるガラス粉末、第２のセラミックグリーンシートに含まれるセラミック粉末として、ＢａＯ−ＴｉＯ２−ＲｅＯ３／２系セラミック粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯ、Ｌｉ２Ｏからなるガラス粉末の組み合わせを用いた場合、第２のセラミックグリーンシートは誘電率が高いので、大きな容量を得ることができる。したがって、セラミック多層基板において多様な回路設計が可能となる。この結果、セラミック多層基板を小型化、高密度化することができる。
【００４９】
さらに、セラミック多層基板を上下反転させ、キャビティ部に形成したコンデンサ部に、セラミック多層基板を用いたモジュール部品のＩ／Ｏ用のフィルター回路として機能を持たせることができ、ノイズなどをカットすることができる。この結果、小型化、高密度化したセラミック多層基板を、さらに多機能化することができる。
【００５０】
【実施例】
まず、ＭｇＡｌ２Ｏ４粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯからなるガラス粉末とを等重量比率で混合した混合粉末１００重量部に、ポリビニルブチラールを１５重量部、イソプロピルアルコールを４０重量部、およびトルエンを２０重量部を加え、ボールミルで２４時間混合してなるスラリーとした。このスラリーをドクターブレード法により、厚さ２００μｍのセラミックグリーンシートを作製し、第１のセラミックグリーンシートを作製した。
【００５１】
次に、ＢａＯ−ＴｉＯ２−ＲｅＯ３／２系セラミック粉末、およびＳｉＯ２、Ｂ２Ｏ３、ＭｇＯ、Ｌｉ２Ｏからなるガラス粉末とを等重量比で混合した混合粉末１００重量部に、ポリビニルブチラールを１５重量部、イソプロピルアルコールを４０重量部、およびトルエンを２０重量部を加え、ボールミルで２４時間混合してなるスラリーとした。このスラリーをドクターブレード法により、厚さ２００μｍのセラミックグリーンシートを作製し、第２のセラミックグリーンシートを作製した。
【００５２】
次に、第１、２のセラミックグリーンシートに形成されたビアホールにＡｇペーストを充填してビア導体を形成し、第１、２のセラミックグリーンシートの所定の位置にＡｇペーストをスクリーン印刷することにより導体層を形成した。
【００５３】
次に、第１のセラミックグリーンシート１枚上に第２のセラミックグリーンシートを１枚、その上に第１のセラミックグリーンシートを２枚積層して積層体を作製した。その積層体を、平面寸法が１００ｍｍ×１００ｍｍとなるようにカットし、第１のセラミック積層体を作製した。
【００５４】
次に、第１のセラミックグリーンシート１枚上に第２のセラミックグリーンシートを２枚、その上に第１のセラミックグリーンシートを３枚積層して積層体を作製し、得られた積層体を厚み方向に貫通する複数の貫通孔を形成した積層体を作製した。その積層体を、平面寸法が１００ｍｍ×１００ｍｍとなるようにカットし、第２のセラミック積層体を作製した。
【００５５】
次に、第１のセラミック積層体上に第２のセラミック積層体を積層し、水中等方圧プレス法により１００ＭＰａの圧力をかけて圧着して複合積層体を作製した。
【００５６】
次に、複合積層体を９００℃で６時間焼成し、試料を作製した。
【００５７】
次に、図９に示すように、得られた試料４２０を台板４２１に載置し、その反りを測定した。試料４２０と台板４２１接点をＯとし、試料４２０の底面の端をＥとする。試料の端Ｅと台板４２１との距離ｈは、２００μｍであった。
【００５８】
（比較例）
まず、実施例と同様の方法により、第１、２のセラミックグリーンシートを作製した。
【００５９】
次に、第１のセラミックグリーンシートを４枚積層して積層体を作製した。その積層体を、平面寸法が１００ｍｍ×１００ｍｍとなるようにカットし、第１のセラミック積層体を作製した。
【００６０】
次に、第１のセラミックグリーンシート１枚上に第２のセラミックグリーンシートを２枚、その上に第１のセラミックグリーンシートを３枚積層して積層体を作製し、得られた積層体を厚み方向に貫通する複数の貫通孔を形成した積層体を作製した。その積層体を、平面寸法が１００ｍｍ×１００ｍｍとなるようにカットし、第２のセラミック積層体を作製した。
【００６１】
次に、第１のセラミック積層体上に第２のセラミック積層体を積層し、水中等方圧プレス法により１００ＭＰａの圧力をかけて圧着して複合積層体を作製した。
【００６２】
次に、複合積層体を９００℃で６時間焼成し、比較試料を作製した。
【００６３】
次に、図９に示したものと同様に、得られた比較試料を台板４２１に載置し、その反りを測定した。比較試料の台板４２１接点をＯとし、比較試料の底面の端をＥとする。比較試料の端Ｅと台板４２１との距離ｈは、７５０μｍであった。
【００６４】
以上のことから、平板部およびキャビティ部の特定箇所に焼結温度の異なるセラミック層を設けたことにより、セラミック多層基板全体の反りや歪みが抑制された。
【００６５】
【発明の効果】
本発明にかかるセラミック多層基板は、平板部およびキャビティ部に焼結温度の異なるセラミック層を設けることにより、平板部、キャビティ部それぞれにおける焼成時の収縮を抑制することができ、その結果として、セラミック多層基板全体の反りや歪みを抑制することができる。
【図面の簡単な説明】
【図１】実施形態１にかかるセラミック多層基板を示す概略一部断面側面図である。
【図２】実施形態１にかかるセラミック多層基板の製造方法を示す概略工程図である。
【図３】実施形態１にかかるセラミック多層基板の製造方法を示す概略工程図である。
【図４】実施形態１にかかるセラミック多層基板の変形例を示す概略一部断面側面図である。
【図５】実施形態２にかかるセラミック多層基板を示す概略一部断面側面図である。
【図６】実施形態３にかかるセラミック多層基板を示す概略一部断面側面図である。
【図７】実施形態４にかかるセラミック多層基板を示す概略一部断面側面図である。
【図８】実施形態４にかかるセラミック多層基板の変形例を示す概略一部断面側面図である。
【図９】実施例の試料の測定方法を示す概略断面図である。
【図１０】従来のセラミック多層基板を示す概略一部断面側面図である。
【符号の説明】
１０１　　　　　　　　セラミック多層基板
１０２　　　　　　　　平板部
１０３　　　　　　　　キャビティ
１０４　　　　　　　　キャビティ部
１０５　　　　　　　　導体層
１０６　　　　　　　　ビア導体
１０７　　　　　　　　第１のセラミック層
１０８　　　　　　　　第２のセラミック層
１０９　　　　　　　　実装部品
１１０　　　　　　　　バンプ
１１１　　　　　　　　第１のセラミック積層体
１１２　　　　　　　　貫通孔
１１３　　　　　　　　第２のセラミック積層体
１１４　　　　　　　　複合積層体
１１５　　　　　　　　収縮抑制用セラミック層
Ｃ、Ｃ２、Ｃ３　　　　コンデンサ部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic multilayer substrate having a cavity and used for a TCXO or the like, and a method for manufacturing the same.
[0002]
[Prior art]
Japanese Patent Laying-Open No. 6-85108 discloses a ceramic multilayer substrate as shown in FIG. As shown in FIG. 9, the ceramic multilayer substrate 501 includes a flat plate portion 502 and a cavity forming portion 504 having a cavity 503. The flat plate portion 502 includes an insulator layer 507 and a high dielectric layer 508. The cavity forming section is constituted by the insulator layer 507.
[0003]
The ceramic multilayer substrate 501 is manufactured as follows. First, a high dielectric layer molded body and an insulator layer molded body are prepared. Next, the electrode layer paste is screen-printed on both main surfaces of the high dielectric layer molded body, and the high dielectric layer molded body coated with the electrode layer paste is interposed between the insulator layer molded bodies. And firing.
[0004]
[Problems to be solved by the invention]
However, in the ceramic multilayer substrate 501, since the high dielectric layer 508 is provided on the flat plate portion 502, the balance of the shrinkage ratio between the flat plate portion 502 and the cavity forming portion 504 during firing is lost, so that the entire ceramic multilayer substrate 501 is not baked. There is a problem that warpage and distortion occur.
[0005]
That is, the high dielectric layer 508 and the insulator layer 507 include materials having different sintering temperatures. Therefore, in the ceramic multilayer substrate 501, since the insulating layer 507 and the high dielectric layer 508 having different sintering temperatures are formed on the flat plate portion 502, when a layer having a low sintering temperature is sintered, A layer having a high sintering temperature at which the sintering does not proceed suppresses shrinkage. On the other hand, when the temperature exceeds the sintering temperature of the layer having a low sintering temperature, the layer having a low sintering temperature suppresses the shrinkage of the layer having a high sintering temperature, so that the shrinkage of the flat plate portion 502 is suppressed. However, since the cavity forming section 504 is formed by the insulator layer 507, the entire cavity forming section 504 contracts. As a result, since the contraction rates of the flat plate portion 502 and the cavity forming portion 504 are different from each other, there is a problem that the entire ceramic multilayer substrate 501 is warped or distorted.
[0006]
The present invention has been made in view of the above-described conventional circumstances, and has as its object to provide a ceramic multilayer substrate having a cavity that suppresses shrinkage during firing and has no warpage or distortion, and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
A ceramic multilayer substrate according to the invention of claim 1, wherein a cavity portion is formed of a plurality of laminated ceramic layers on a flat plate portion composed of a plurality of laminated ceramic layers, and a through hole for a cavity is formed in a thickness direction. A multilayer ceramic substrate having a cavity formed with the upper surface of the flat plate portion as the bottom surface and the through hole as a side surface, wherein the flat plate portion includes a first ceramic layer made of a first ceramic material; A second ceramic layer formed of a second ceramic material having a sintering temperature different from that of the first ceramic material, the second ceramic layer being laminated between the first ceramic layers, A first ceramic layer made of a ceramic material, and a second ceramic layer laminated between the first ceramic layer and having a different sintering temperature from the first ceramic material. A second ceramic layer comprising a click material consists, first, second ceramic layer is characterized in that the sintering conditions.
[0008]
The ceramic multilayer substrate according to claim 2 is characterized in that a capacitor portion is formed by opposing conductive layers with the second ceramic layer of the flat plate portion interposed therebetween.
[0009]
A ceramic multilayer substrate according to a third aspect of the invention is characterized in that a capacitor portion is formed by opposing conductor layers with the second ceramic layer of the cavity portion interposed therebetween.
[0010]
A method for manufacturing a ceramic multilayer substrate according to the invention of claim 4, comprising: a step of producing a composite laminate including a flat plate portion and a cavity having a through-hole; and a step of firing the composite laminate. In the composite laminate, the flat plate portion is laminated between a first ceramic green sheet made of a first ceramic material and the first ceramic layer, and has a sintering temperature different from that of the first ceramic material. A second ceramic green sheet made of a second ceramic material is laminated and formed, and the cavity portion is formed between a first ceramic green sheet made of a first ceramic material and the first ceramic layer. A second ceramic green sheet made of a second ceramic material having a sintering temperature different from that of the first ceramic material. The step of firing the composite laminate includes a cavity having an upper surface of the flat plate portion as a bottom surface and a through hole of the cavity portion as a side wall, wherein the first and second ceramic green sheets are sintered. Baking at a temperature.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Hereinafter, an embodiment of a ceramic multilayer substrate according to the present invention will be described.
As shown in FIG. 1, a ceramic multilayer substrate 101 is formed of a plurality of stacked ceramic layers on a flat plate portion 102 formed of a plurality of stacked ceramic layers, and a through hole for a cavity 103 is formed in a thickness direction. The cavity portions 104 are stacked. A cavity 103 is formed in the ceramic multilayer substrate 101 by an upper surface of the flat plate portion 102 and a through hole for the cavity 103. The ceramic multilayer substrate 101 includes a conductor layer 105 between ceramic layers and a via conductor 106 in a thickness direction of the ceramic layer.
[0012]
A mounting component 109 is connected and mounted inside the cavity 103 by a bump 110 made of a metal such as Au or solder.
[0013]
The flat plate portion 102 includes a first ceramic layer 107 made of a first ceramic material, and a second ceramic layer 108 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. The second ceramic layer 108 is stacked between the first ceramic layers 107.
[0014]
The cavity 104 includes a first ceramic layer 107 made of a first ceramic material, and a second ceramic layer 108 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. The second ceramic layer 108 is stacked between the first ceramic layers 107.
[0015]
The ceramic multilayer substrate 1 can be manufactured, for example, by the following method.
[0016]
First, after firing, first and second ceramic green sheets to be first and second ceramic layers, respectively, are produced.
[0017]
The first ceramic green sheet is formed, for example, by adding a binder, a plasticizer, a solvent, and the like to a ceramic powder, mixing the mixture with a ball mill or an attractor to form a slurry, and forming the slurry into a sheet by a method such as a doctor blade method. It is formed and manufactured.
[0018]
As the ceramic powder, for example, MgAl 2 O 4 Powder and SiO 2 , B 2 O 3 , A mixed powder of glass powder made of MgO, or the like. Further, as the binder, for example, polyvinyl butyral, methacrylic polymer, acrylic polymer, or the like can be used. As the plasticizer, for example, a derivative such as phthalic acid can be used. As the solvent, for example, alcohols, ketones, chlorinated organic solvents and the like can be used.
[0019]
Next, the second ceramic green sheet can be manufactured by the same manufacturing method as that of the first ceramic green sheet. However, as the ceramic material contained in the second ceramic green sheet, a material having a sintering temperature different from that of the ceramic material forming the first ceramic green sheet is selected. For example, as the ceramic powder contained in the second ceramic green sheet, BaO—TiO 2 -ReO 3/2 Based ceramic powder (Re is Y, a rare earth element), and SiO 2 , B 2 O 3 , MgO, Li 2 A mixed powder of glass powder of O or the like can be used.
[0020]
Next, the via holes formed in the first and second ceramic green sheets are filled with a conductive paste containing a metal powder such as Ag or Cu to form via conductors. The conductor paste is screen-printed at a predetermined position to form a conductor layer. Here, the via conductor may be formed on the first and second ceramic green sheets before printing the conductor paste, or may be formed simultaneously with printing the conductor paste.
[0021]
Next, a first ceramic laminate that forms a flat plate portion and a second ceramic laminate that forms a cavity portion are manufactured. As shown in FIG. 2A, the first ceramic laminate 111 includes a first ceramic green sheet 107a, a second ceramic green sheet 108a, and a first ceramic green sheet 107a thereon. It is made by laminating and pressing. As shown in FIG. 2B, the second ceramic laminate 113 includes a first ceramic green sheet 107a, a second ceramic green sheet 108a, and a first ceramic green sheet 107a thereon. Lamination and pressure bonding are performed to form a through-hole 112 that penetrates the obtained laminate in the thickness direction.
[0022]
Note that the second ceramic green sheets 108a forming the first ceramic laminate and the second ceramic laminate may be made of different materials.
[0023]
Next, as shown in FIG. 3, a second ceramic laminate 113 is laminated on the first ceramic laminate 111 and pressed to form a composite laminate 114.
[0024]
Next, the composite laminate 114 is fired. When firing the composite laminate 114, firing is performed at a temperature equal to or higher than the temperature at which the ceramic material having the higher sintering temperature among the first and second ceramic materials is sintered, for example, 800 to 1000 ° C. By firing at this temperature, when a ceramic green sheet having a low sintering temperature is sintered, the ceramic green sheet having a high sintering temperature suppresses shrinkage of the ceramic green sheet having a low sintering temperature. On the other hand, when the temperature exceeds the sintering temperature of the ceramic green sheet having a low sintering temperature, the sintered ceramic green sheet having a low sintering temperature suppresses shrinkage of the ceramic green sheet having a high sintering temperature. Is suppressed.
[0025]
In addition, as shown in FIG. 4, a shrinkage suppressing ceramic layer 115 for the purpose of suppressing shrinkage during firing can be provided. The shrinkage suppression ceramic green sheet forming the shrinkage suppression ceramic layer 115 can be manufactured by the same manufacturing method as that of the first ceramic green sheet. The sintering temperature of the ceramic material forming the shrinkage-suppressing ceramic green sheets is selected from the ceramic materials forming the first and second ceramic green sheets that are higher than those having a higher sintering temperature. For example, alumina or the like can be used as the ceramic powder contained in the shrinkage-suppressing ceramic green sheet.
[0026]
Shrinkage suppressing ceramic layers 115 are provided on both main surfaces of composite laminate 114. Thereafter, the composite laminate 114 including the shrinkage suppressing ceramic layer 115 is fired. In order to fire the composite laminate 114, the ceramic green sheets for shrinkage suppression are fired at a temperature equal to or higher than the temperature at which the ceramic material having a high sintering temperature among the ceramic materials forming the first and second ceramic green sheets is sintered. Baking is performed at a temperature at which no bonding is performed, for example, at 800 to 1000 ° C. By firing at this temperature, when the first and second ceramic green sheets are sintered, the shrinkage suppressing ceramic green sheets suppress shrinkage of the first and second ceramic green sheets. To suppress shrinkage.
[0027]
After firing, the shrinkage suppressing ceramic layer 115 is removed, and a ceramic multilayer substrate is manufactured.
[0028]
In the present embodiment, not only the flat plate portion but also the cavity portion is provided with ceramic layers having different sintering temperatures at locations specified so as to suppress warpage and distortion during firing. Is suppressed. Since the contraction of the flat plate portion and the contraction of the cavity portion are respectively suppressed, there is an effect that warpage and distortion of the entire ceramic multilayer substrate are suppressed.
[0029]
Furthermore, by providing the shrinkage suppressing ceramic layer, shrinkage of the ceramic multilayer substrate during firing can be suppressed, and as a result, warpage and distortion of the ceramic multilayer substrate can be further suppressed.
[0030]
In addition, since the second ceramic layer is also provided in the second ceramic laminate, the contraction of the second ceramic laminate itself can be suppressed even if the thickness of the shrinkage suppressing ceramic layer is small. As a result, the thickness of the shrinkage suppressing ceramic layer can be reduced, so that the firing time is reduced, the removal is facilitated, and the cost can be reduced.
[0031]
(Embodiment 2)
Hereinafter, other embodiments of the ceramic multilayer substrate according to the present invention will be described.
As shown in FIG. 5, a ceramic multilayer substrate 201 is formed of a plurality of stacked ceramic layers on a flat plate portion 202 formed of a plurality of stacked ceramic layers, and a through hole for a cavity 203 is formed in a thickness direction. The cavity portions 204 are stacked. A cavity 203 is formed in the ceramic multilayer substrate 201 by an upper surface of the flat plate portion 202 and a through hole for the cavity 203. The ceramic multilayer substrate 201 includes a conductor layer 205 between ceramic layers and a via conductor 206 in a thickness direction of the ceramic layer.
[0032]
A mounting component 209 is connected and mounted inside the cavity 203 by a bump 210 made of a metal such as Au or solder.
[0033]
The flat plate portion 202 includes a first ceramic layer 207 made of a first ceramic material, and a second ceramic layer 208 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. A second ceramic layer 208 is stacked between the first ceramic layers 207. A capacitor section C is formed on the second ceramic layer 208 by disposing the conductor layer 205 so as to face the second ceramic layer 208.
[0034]
The cavity 204 includes a first ceramic layer 207 made of a first ceramic material, and a second ceramic layer 208 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. A second ceramic layer 208 is stacked between the first ceramic layers 207.
[0035]
In the present embodiment, not only the flat plate portion but also the cavity portion is provided with ceramic layers having different sintering temperatures at locations specified to suppress warpage and distortion during firing, so that the cavity portion shrinks. Is suppressed. By suppressing the contraction of the flat plate portion and the cavity portion, respectively, there is an effect that the warpage and distortion of the entire ceramic multilayer substrate are suppressed.
[0036]
In addition, since the opposing conductor layers are provided with the second ceramic layer interposed therebetween, a capacitor portion can be formed. If a material having a high dielectric constant is selected as the second ceramic material, a large capacitance can be obtained. Can be. For example, as a combination described in the first embodiment, as the ceramic powder contained in the first ceramic green sheet, MgAl 2 O 4 Powder, and SiO 2 , B 2 O 3 , MgO, glass powder, BaO-TiO2 as a ceramic powder contained in the second ceramic green sheet. 2 -ReO 3/2 Ceramic powder and SiO 2 , B 2 O 3 , MgO, Li 2 When a combination of glass powders composed of O, is used, the second ceramic green sheet has a high dielectric constant, so that a large capacity can be obtained. Therefore, various circuit designs are possible on the ceramic multilayer substrate.
[0037]
(Embodiment 3)
Hereinafter, an embodiment of a ceramic multilayer substrate according to the present invention will be described.
As shown in FIG. 6, a ceramic multilayer substrate 301 is formed of a plurality of stacked ceramic layers on a flat plate portion 302 formed of a plurality of stacked ceramic layers, and a through hole for a cavity 303 is formed in a thickness direction. The cavity portions 304 are stacked. A cavity 303 is formed in the ceramic multilayer substrate 301 by an upper surface of the flat plate portion 302 and a through hole for the cavity 303. The ceramic multilayer substrate 301 includes a conductor layer 305 between ceramic layers and a via conductor 306 in the thickness direction of the ceramic layer.
[0038]
A mounting component 309 is connected and mounted inside the cavity 303 by a bump 310 made of a metal such as Au or solder.
[0039]
The flat plate portion 302 includes a first ceramic layer 307 made of a first ceramic material, and a second ceramic layer 308 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. A second ceramic layer 308 is stacked between the first ceramic layers 307.
[0040]
The cavity 304 includes a first ceramic layer 307 made of a first ceramic material, and a second ceramic layer 308 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. A second ceramic layer 308 is stacked between the first ceramic layers 307. The capacitor portion C is formed by arranging the conductor layer 305 on the second ceramic layer 308 so as to face the second ceramic layer 308.
[0041]
In the present embodiment, not only the flat plate portion but also the cavity portion is provided with ceramic layers having different sintering temperatures at locations specified to suppress warpage and distortion during firing, so that the cavity portion shrinks. Is suppressed. By suppressing the contraction of the flat plate portion and the cavity portion, respectively, there is an effect that the warpage and distortion of the entire ceramic multilayer substrate are suppressed.
[0042]
In addition, since the opposing conductor layers are provided with the second ceramic layer interposed therebetween, a capacitor portion can be formed. If a material having a high dielectric constant is selected as the second ceramic material, a large capacitance can be obtained. Can be. For example, as a combination described in the first embodiment, as the ceramic powder contained in the first ceramic green sheet, MgAl 2 O 4 Powder, and SiO 2 , B 2 O 3 , MgO, glass powder, BaO-TiO2 as a ceramic powder contained in the second ceramic green sheet. 2 -ReO 3/2 Ceramic powder and SiO 2 , B 2 O 3 , MgO, Li 2 When a combination of glass powders made of O is used, the second ceramic green sheet has a high dielectric constant, so that a large capacity can be obtained. Therefore, various circuit designs are possible on the ceramic multilayer substrate.
[0043]
(Embodiment 4)
Hereinafter, an embodiment of a ceramic multilayer substrate according to the present invention will be described.
As shown in FIG. 7, a ceramic multilayer substrate 401 is formed of a plurality of stacked ceramic layers on a flat plate portion 402 formed of a plurality of stacked ceramic layers, and a through hole for a cavity 403 is formed in a thickness direction. The cavity portions 404 are stacked. A cavity 403 is formed in the ceramic multilayer substrate 401 by an upper surface of the flat plate portion 402 and a through hole for the cavity 403. The ceramic multilayer substrate 401 includes a conductor layer 405 between ceramic layers and a via conductor 406 in the thickness direction of the ceramic layer.
[0044]
A mounting component 409 is connected and mounted inside the cavity 403 by a bump 410 made of a metal such as Au or solder.
[0045]
The flat plate portion 402 includes a first ceramic layer 407 made of a first ceramic material, and a second ceramic layer 408 made of a second ceramic material having a sintering temperature different from that of the first ceramic material. A second ceramic layer 408 is stacked between one ceramic layer 407. A capacitor portion C1 is formed by arranging the conductor layer 405 on the second ceramic layer 408 so as to face the second ceramic layer 408.
[0046]
The cavity portion 404 includes a first ceramic layer 407 made of a first ceramic material and a second ceramic layer 408 made of a second ceramic material having a different sintering temperature from the first ceramic material. A second ceramic layer 408 is stacked between the first ceramic layers 407. The capacitor portion C2 is formed on the second ceramic layer 408 by disposing the conductor layer 405 to face the second ceramic layer 408.
[0047]
As shown in FIG. 8, the ceramic multilayer substrate 401 may be turned upside down so that the electrodes formed on the top surface of the cavity are used as the I / O terminals 405a, and the cavity 404 side is soldered to the motherboard. it can. A mounting component 409 can be mounted on the plane portion 402 side.
[0048]
In the present embodiment, not only the flat plate portion but also the cavity portion is provided with ceramic layers having different sintering temperatures at locations specified to suppress warpage and distortion during firing, so that the cavity portion shrinks. Is suppressed. By suppressing the contraction of the flat plate portion and the cavity portion, respectively, there is an effect that the warpage and distortion of the entire ceramic multilayer substrate are suppressed. In addition, since the opposing conductor layer is provided on the flat plate portion and the cavity portion with the second ceramic layer interposed therebetween, the cavity portion can be used effectively, so that more capacitor portions can be formed. . For example, as a combination described in the first embodiment, as the ceramic powder contained in the first ceramic green sheet, MgAl 2 O 4 Powder, and SiO 2 , B 2 O 3 , MgO, glass powder, BaO-TiO2 as a ceramic powder contained in the second ceramic green sheet. 2 -ReO 3/2 Ceramic powder and SiO 2 , B 2 O 3 , MgO, Li 2 When a combination of glass powders made of O is used, the second ceramic green sheet has a high dielectric constant, so that a large capacity can be obtained. Therefore, various circuit designs are possible on the ceramic multilayer substrate. As a result, the size and density of the ceramic multilayer substrate can be reduced.
[0049]
In addition, the ceramic multilayer substrate can be turned upside down, and the capacitor formed in the cavity can function as a filter circuit for I / O of module components using the ceramic multilayer substrate, thereby cutting noise and the like. Can be. As a result, a ceramic multilayer substrate having a reduced size and a higher density can be further multifunctional.
[0050]
【Example】
First, MgAl 2 O 4 Powder, and SiO 2 , B 2 O 3 , 100 parts by weight of a mixed powder obtained by mixing an equal weight ratio with a glass powder made of MgO, 15 parts by weight of polyvinyl butyral, 40 parts by weight of isopropyl alcohol, and 20 parts by weight of toluene were added, and the mixture was mixed with a ball mill for 24 hours. Slurry. A 200 μm-thick ceramic green sheet was prepared from this slurry by a doctor blade method to prepare a first ceramic green sheet.
[0051]
Next, BaO-TiO 2 -ReO 3/2 Ceramic powder and SiO 2 , B 2 O 3 , MgO, Li 2 15 parts by weight of polyvinyl butyral, 40 parts by weight of isopropyl alcohol, and 20 parts by weight of toluene were added to 100 parts by weight of a mixed powder obtained by mixing glass powder of O at an equal weight ratio, and the mixture was mixed with a ball mill for 24 hours. Slurry. A ceramic green sheet having a thickness of 200 μm was prepared from this slurry by a doctor blade method, and a second ceramic green sheet was prepared.
[0052]
Next, an Ag paste is filled into the via holes formed in the first and second ceramic green sheets to form via conductors, and the Ag paste is screen-printed at predetermined positions of the first and second ceramic green sheets. A conductor layer was formed.
[0053]
Next, one second ceramic green sheet was laminated on one first ceramic green sheet, and two first ceramic green sheets were laminated thereon, thereby producing a laminate. The laminate was cut so as to have a plane dimension of 100 mm × 100 mm, thereby producing a first ceramic laminate.
[0054]
Next, two second ceramic green sheets are stacked on one first ceramic green sheet, and three first ceramic green sheets are stacked thereon to form a laminate. A laminate having a plurality of through holes penetrating in the thickness direction was produced. The laminate was cut so as to have a plane dimension of 100 mm × 100 mm, thereby producing a second ceramic laminate.
[0055]
Next, the second ceramic laminated body was laminated on the first ceramic laminated body, and pressed under a pressure of 100 MPa by an underwater isostatic pressing method to produce a composite laminated body.
[0056]
Next, the composite laminate was fired at 900 ° C. for 6 hours to prepare a sample.
[0057]
Next, as shown in FIG. 9, the obtained sample 420 was placed on a base plate 421, and its warpage was measured. The contact between the sample 420 and the base plate 421 is O, and the end of the bottom surface of the sample 420 is E. The distance h between the end E of the sample and the base plate 421 was 200 μm.
[0058]
(Comparative example)
First, first and second ceramic green sheets were produced in the same manner as in the example.
[0059]
Next, four first ceramic green sheets were laminated to produce a laminate. The laminate was cut so as to have a plane dimension of 100 mm × 100 mm, thereby producing a first ceramic laminate.
[0060]
Next, two second ceramic green sheets are stacked on one first ceramic green sheet, and three first ceramic green sheets are stacked thereon to form a laminate. A laminate having a plurality of through holes penetrating in the thickness direction was produced. The laminate was cut so as to have a plane dimension of 100 mm × 100 mm, thereby producing a second ceramic laminate.
[0061]
Next, the second ceramic laminated body was laminated on the first ceramic laminated body, and pressed under a pressure of 100 MPa by an underwater isostatic pressing method to produce a composite laminated body.
[0062]
Next, the composite laminate was fired at 900 ° C. for 6 hours to prepare a comparative sample.
[0063]
Next, as in the case shown in FIG. 9, the obtained comparative sample was placed on the base plate 421, and its warpage was measured. The contact point of the base plate 421 of the comparative sample is O, and the end of the bottom surface of the comparative sample is E. The distance h between the end E of the comparative sample and the base plate 421 was 750 μm.
[0064]
From the above, by providing ceramic layers having different sintering temperatures at specific portions of the flat plate portion and the cavity portion, warpage and distortion of the entire ceramic multilayer substrate were suppressed.
[0065]
【The invention's effect】
The ceramic multilayer substrate according to the present invention, by providing ceramic layers having different sintering temperatures in the flat plate portion and the cavity portion, it is possible to suppress shrinkage during firing in each of the flat plate portion and the cavity portion. Warpage and distortion of the entire multilayer substrate can be suppressed.
[Brief description of the drawings]
FIG. 1 is a schematic partial cross-sectional side view showing a ceramic multilayer substrate according to a first embodiment.
FIG. 2 is a schematic process diagram illustrating a method for manufacturing the ceramic multilayer substrate according to the first embodiment.
FIG. 3 is a schematic process diagram illustrating a method for manufacturing the ceramic multilayer substrate according to the first embodiment.
FIG. 4 is a schematic partial cross-sectional side view showing a modification of the ceramic multilayer substrate according to the first embodiment.
FIG. 5 is a schematic partial cross-sectional side view showing a ceramic multilayer substrate according to a second embodiment.
FIG. 6 is a schematic partial cross-sectional side view showing a ceramic multilayer substrate according to a third embodiment.
FIG. 7 is a schematic partial cross-sectional side view showing a ceramic multilayer substrate according to a fourth embodiment.
FIG. 8 is a schematic partial cross-sectional side view showing a modification of the ceramic multilayer substrate according to the fourth embodiment.
FIG. 9 is a schematic cross-sectional view illustrating a sample measuring method according to an example.
FIG. 10 is a schematic partial cross-sectional side view showing a conventional ceramic multilayer substrate.
[Explanation of symbols]
101 ceramic multilayer substrate
102 flat part
103 cavity
104 cavity
105 conductor layer
106 Via conductor
107 first ceramic layer
108 second ceramic layer
109 mounted parts
110 bump
111 first ceramic laminate
112 Through hole
113 Second ceramic laminate
114 Composite laminate
115 Shrinkage control ceramic layer
C, C2, C3 Capacitor section

Claims (4)

積層された複数のセラミック層からなる平板部上に、積層された複数のセラミック層からなり、厚み方向にキャビティ用の貫通孔が形成されたキャビティ部を積層し、前記平板部上面を底面とし、前記貫通孔を側面として形成されるキャビティを有するセラミック多層基板であって、
前記平板部は、
第１のセラミック材料からなる第１のセラミック層と、
前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層と、
からなり、
前記キャビティ部は、
第１のセラミック材料からなる第１のセラミック層と、
前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミック層と、
からなり、
前記第１、第２のセラミック層が焼結状態にあることを特徴とするセラミック多層基板。On a flat plate portion composed of a plurality of laminated ceramic layers, a cavity portion formed of a plurality of laminated ceramic layers and having a through hole for a cavity formed in a thickness direction is laminated, and the upper surface of the flat plate portion is a bottom surface, A ceramic multilayer substrate having a cavity formed with the through hole as a side surface,
The flat plate portion,
A first ceramic layer made of a first ceramic material;
A second ceramic layer laminated between the first ceramic layers and made of a second ceramic material having a different sintering temperature from the first ceramic material;
Consisting of
The cavity portion,
A first ceramic layer made of a first ceramic material;
A second ceramic layer laminated between the first ceramic layers and made of a second ceramic material having a different sintering temperature from the first ceramic material;
Consisting of
A ceramic multilayer substrate, wherein the first and second ceramic layers are in a sintered state. 導体層が、前記平板部の前記第２のセラミック層を挟んで対向することにより、コンデンサ部が形成されていることを特徴とする請求項１に記載のセラミック多層基板。The ceramic multilayer substrate according to claim 1, wherein a capacitor portion is formed by the conductor layers facing each other across the second ceramic layer of the flat plate portion. 導体層が、前記キャビティ部の前記第２のセラミック層を挟んで対向することにより、コンデンサ部が形成されていることを特徴とする請求項１に記載のセラミック多層基板。The ceramic multilayer substrate according to claim 1, wherein a capacitor portion is formed by opposing the conductor layers with the second ceramic layer of the cavity portion interposed therebetween. 平板部と貫通孔を有するキャビティ部とからなる複合積層体を作製する工程と、
前記複合積層体を焼成する工程と、
を備え、
前記複合積層体において、
前記平板部は、第１のセラミック材料からなる第１のセラミックグリーンシートと、前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミックグリーンシートとが積層されて形成され、
前記キャビティ部は、第１のセラミック材料からなる第１のセラミックグリーンシートと、前記第１のセラミック層の間に積層され、前記第１のセラミック材料とは焼結温度の異なる第２のセラミック材料からなる第２のセラミッグリーンシートとが積層されて形成され、
前記平板部の上面を底面とし、前記キャビティ部の貫通孔を側壁とするキャビティを有し、
前記複合積層体を焼成する工程は、
前記第１、第２のセラミックグリーンシートが焼結する温度で焼成する工程、
を備えることを特徴とする、多層セラミック基板の製造方法。A step of producing a composite laminate comprising a flat plate portion and a cavity portion having a through hole,
Firing the composite laminate,
With
In the composite laminate,
The flat plate portion is laminated between a first ceramic green sheet made of a first ceramic material and the first ceramic layer, and a second ceramic material having a sintering temperature different from that of the first ceramic material. And a second ceramic green sheet made of
The cavity portion is laminated between a first ceramic green sheet made of a first ceramic material and the first ceramic layer, and a second ceramic material having a sintering temperature different from that of the first ceramic material. And a second ceramic green sheet consisting of
A cavity having a top surface of the flat plate portion as a bottom surface and a through hole of the cavity portion as a side wall,
The step of firing the composite laminate,
Firing at a temperature at which the first and second ceramic green sheets are sintered;
A method for manufacturing a multilayer ceramic substrate, comprising:
JP2002253596A 2002-08-30 2002-08-30 Ceramic multilayer substrate and its manufacturing method Pending JP2004095767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002253596A JP2004095767A (en) 2002-08-30 2002-08-30 Ceramic multilayer substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002253596A JP2004095767A (en) 2002-08-30 2002-08-30 Ceramic multilayer substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004095767A true JP2004095767A (en) 2004-03-25

Family

ID=32059554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002253596A Pending JP2004095767A (en) 2002-08-30 2002-08-30 Ceramic multilayer substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004095767A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006090999A (en) * 2004-08-26 2006-04-06 Kyocera Corp Wiring board and its manufacturing method
WO2006120826A1 (en) * 2005-05-12 2006-11-16 Murata Manufacturing Co., Ltd. Ceramic multilayer board
JP2007335653A (en) * 2006-06-15 2007-12-27 Alps Electric Co Ltd Circuit board, method of manufacturing the same, and circuit module using the same
JPWO2007049417A1 (en) * 2005-10-24 2009-04-30 株式会社村田製作所 Circuit module manufacturing method and circuit module
WO2009139272A1 (en) * 2008-05-15 2009-11-19 株式会社村田製作所 Multilayer ceramic substrate and method for producing the same
JP2017135250A (en) * 2016-01-27 2017-08-03 日本特殊陶業株式会社 Aluminum nitride substrate, part for semiconductor manufacturing, cvd heater, and method for manufacturing aluminum nitride substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006090999A (en) * 2004-08-26 2006-04-06 Kyocera Corp Wiring board and its manufacturing method
JP4574369B2 (en) * 2004-08-26 2010-11-04 京セラ株式会社 Wiring board and manufacturing method thereof
US7745734B2 (en) 2005-05-12 2010-06-29 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JPWO2006120826A1 (en) * 2005-05-12 2008-12-18 株式会社村田製作所 Ceramic multilayer substrate
WO2006120826A1 (en) * 2005-05-12 2006-11-16 Murata Manufacturing Co., Ltd. Ceramic multilayer board
JPWO2007049417A1 (en) * 2005-10-24 2009-04-30 株式会社村田製作所 Circuit module manufacturing method and circuit module
JP4702370B2 (en) * 2005-10-24 2011-06-15 株式会社村田製作所 Circuit module manufacturing method
JP2007335653A (en) * 2006-06-15 2007-12-27 Alps Electric Co Ltd Circuit board, method of manufacturing the same, and circuit module using the same
WO2009139272A1 (en) * 2008-05-15 2009-11-19 株式会社村田製作所 Multilayer ceramic substrate and method for producing the same
JP5182367B2 (en) * 2008-05-15 2013-04-17 株式会社村田製作所 Multilayer ceramic substrate and manufacturing method thereof
US8993105B2 (en) 2008-05-15 2015-03-31 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and method for producing the same
CN104589738A (en) * 2008-05-15 2015-05-06 株式会社村田制作所 Multilayer ceramic substrate and method for producing the same
JP2017135250A (en) * 2016-01-27 2017-08-03 日本特殊陶業株式会社 Aluminum nitride substrate, part for semiconductor manufacturing, cvd heater, and method for manufacturing aluminum nitride substrate

Similar Documents

Publication Publication Date Title
JP3322199B2 (en) Multilayer ceramic substrate and method of manufacturing the same
US20050126682A1 (en) Monolithic ceramic substrate and method for making the same
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP2003110238A (en) Manufacturing method of glass ceramic multilayer board
JP2003332741A (en) Method of manufacturing ceramic multilayer substrate
JP3646587B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2004095767A (en) Ceramic multilayer substrate and its manufacturing method
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JPH10135073A (en) Composite ceramic electronic part and its manufacture
JP2955442B2 (en) Manufacturing method of ceramic circuit board
JP4565383B2 (en) Multilayer ceramic substrate with cavity and method for manufacturing the same
JP2004319706A (en) Conductive paste, and multilayer substrate and its manufacturing method
KR100800509B1 (en) Conductive paste and multi-layer ceramic substrate
JP4696443B2 (en) Manufacturing method of multilayer ceramic substrate
JPH11354924A (en) Manufacture of multilayer ceramic substrate
JP3981270B2 (en) Conductor pattern incorporated in multilayer substrate, multilayer substrate incorporating conductor pattern, and method of manufacturing multilayer substrate
JP2006108483A (en) Multilayered ceramic board having cavity and its manufacturing method
JP2803421B2 (en) Method for manufacturing multilayer ceramic substrate
JPH06244050A (en) Manufacture of laminated ceramic capacitor and laminated green body therefor
JP2555638B2 (en) Method for manufacturing multilayer ceramic substrate
JP2003347730A (en) Ceramic multilayer substrate fabricating method
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JPH0786739A (en) Manufacture of multilayer ceramic board
JP2003347160A (en) Multiple capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324