JPH06132559A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH06132559A JPH06132559A JP4279930A JP27993092A JPH06132559A JP H06132559 A JPH06132559 A JP H06132559A JP 4279930 A JP4279930 A JP 4279930A JP 27993092 A JP27993092 A JP 27993092A JP H06132559 A JPH06132559 A JP H06132559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type
- light
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【構成】 一つの半絶縁性半導体基板上に一対のフォト
ダイオードを集積させ素子間に半絶縁性基板に達する溝
を切って分離させるようにしたバランス型の受光素子に
おいて、分離用の溝内の絶縁膜上に形成された接続用配
線層直下の基板表面にリーク防止用の拡散領域を形成す
るとともに、光吸収層の上に光透過層と同一の導電型か
らなるキャップ層を形成し、このキャップ層を上記分離
用の溝内の保護膜と光吸収層との間まで延設させるよう
にした。 【効果】 素子にバイアス電圧が印加されても分離用の
溝内の接続用配線層直下の基板表面にキャリア蓄積層が
形成されにくくなるとともに、分離用溝の側面の保護膜
と光吸収層との間にキャップ層が介在されるため、保護
膜の界面に沿って流れるリーク電流が低減され、感度に
優れかつノイズの少ない半導体受光素子を得ることがで
きる。
ダイオードを集積させ素子間に半絶縁性基板に達する溝
を切って分離させるようにしたバランス型の受光素子に
おいて、分離用の溝内の絶縁膜上に形成された接続用配
線層直下の基板表面にリーク防止用の拡散領域を形成す
るとともに、光吸収層の上に光透過層と同一の導電型か
らなるキャップ層を形成し、このキャップ層を上記分離
用の溝内の保護膜と光吸収層との間まで延設させるよう
にした。 【効果】 素子にバイアス電圧が印加されても分離用の
溝内の接続用配線層直下の基板表面にキャリア蓄積層が
形成されにくくなるとともに、分離用溝の側面の保護膜
と光吸収層との間にキャップ層が介在されるため、保護
膜の界面に沿って流れるリーク電流が低減され、感度に
優れかつノイズの少ない半導体受光素子を得ることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、光半導体装置特にＩｎ
Ｐ単結晶のような化合物半導体基板を用いたバランス型
の受光素子に関し、例えばコヒーレント光通信用光受信
器に使用して好適な半導体受光素子に関する。
Ｐ単結晶のような化合物半導体基板を用いたバランス型
の受光素子に関し、例えばコヒーレント光通信用光受信
器に使用して好適な半導体受光素子に関する。
【０００２】
【従来の技術】光通信の分野において、強度変調した光
信号を検波する代わりに、周波数あるいは位相変調した
光信号をヘテロダイン検波するコヒーレント光通信方式
が、次世代の通信方式として研究されている。コヒーレ
ント光通信用光受信器は、信号光と局発振光とを混合
し、図５に示すような直列接続された等価な一対のフォ
トダイオードＤ１，Ｄ２に均等に入力させる構成をと
る。この際、局発振光の強度雑音は２つのフォトダイオ
ードＤ１，Ｄ２に均等に分配され互いに相殺されるた
め、感度の極めて高い光受信器が実現される。上記の場
合、一対のフォトダイオードＤ１，Ｄ２は特性が同一で
あることが望ましい。そこで、一つの半導体基板上に一
対のフォトダイオードを集積させた図６に示すごとき、
コヒーレント光通信用光受信器が提案されている。
信号を検波する代わりに、周波数あるいは位相変調した
光信号をヘテロダイン検波するコヒーレント光通信方式
が、次世代の通信方式として研究されている。コヒーレ
ント光通信用光受信器は、信号光と局発振光とを混合
し、図５に示すような直列接続された等価な一対のフォ
トダイオードＤ１，Ｄ２に均等に入力させる構成をと
る。この際、局発振光の強度雑音は２つのフォトダイオ
ードＤ１，Ｄ２に均等に分配され互いに相殺されるた
め、感度の極めて高い光受信器が実現される。上記の場
合、一対のフォトダイオードＤ１，Ｄ２は特性が同一で
あることが望ましい。そこで、一つの半導体基板上に一
対のフォトダイオードを集積させた図６に示すごとき、
コヒーレント光通信用光受信器が提案されている。
【０００３】すなわち、半絶縁性ＩｎＰ基板１の表面に
ｎ型ＩｎＰバッファ層２とｎ型ＩｎＧａＡｓ光吸収層３
とｎ型ＩｎＰ光透過層４を順に形成する。そして、上記
ＩｎＰ光透過層４の一部には、Ｚｎのようなｐ型不純物
を選択拡散させて、上記ｎ型ＩｎＧａＡｓ光吸収層３と
の界面に達するような一対のｐ型拡散領域６ａ，６ｂを
形成する。さらに、ｐ型拡散領域６ａと６ｂとの間には
基板１の表面に達するような溝を形成し、素子間分離領
域となし、また上記ｐ型拡散領域６ａ，６ｂの表面には
ｐ型電極８ａ，８ｂ、その側方の光透過層４の表面には
ｎ型電極９ａ，９ｂを形成し、ｎ型電極９ａと他方の素
子のｐ型電極８ａとを分離用溝にかけて形成された配線
層８ｃによって接続する。なお、同図において、７は窒
化シリコン膜からなる保護膜である。
ｎ型ＩｎＰバッファ層２とｎ型ＩｎＧａＡｓ光吸収層３
とｎ型ＩｎＰ光透過層４を順に形成する。そして、上記
ＩｎＰ光透過層４の一部には、Ｚｎのようなｐ型不純物
を選択拡散させて、上記ｎ型ＩｎＧａＡｓ光吸収層３と
の界面に達するような一対のｐ型拡散領域６ａ，６ｂを
形成する。さらに、ｐ型拡散領域６ａと６ｂとの間には
基板１の表面に達するような溝を形成し、素子間分離領
域となし、また上記ｐ型拡散領域６ａ，６ｂの表面には
ｐ型電極８ａ，８ｂ、その側方の光透過層４の表面には
ｎ型電極９ａ，９ｂを形成し、ｎ型電極９ａと他方の素
子のｐ型電極８ａとを分離用溝にかけて形成された配線
層８ｃによって接続する。なお、同図において、７は窒
化シリコン膜からなる保護膜である。
【０００４】
【発明が解決しようとする課題】上記構造の受光素子
は、上記電極８ａ，９ａおよび８ｂ，９ｂ間にそれぞれ
逆方向電圧が印加されて、光吸収層３で発生した電子−
正孔対に基づく光電流の変化が検出される。このような
逆バイアス状態では、分離用溝内の配線層８ｃ直下の基
板表面にキャリア（電子）蓄積層１１が形成されてしま
い、これを通してリーク電流Ｉａが流れやすくなる。つ
まり、図６の素子にあっては、その等価回路を示す図７
のように、ダイオードＤ２と並列にキャリア（電子）蓄
積層１１に起因する寄生抵抗Ｒｓが存在し、この寄生抵
抗Ｒｓにリーク電流が流れて、感度が低下するととも
に、ダイオード対のバランスが悪くなって同相のノイズ
をキャンセルできなくなるという欠点があることが分か
った。また、図６に示す構造の素子にあっては、光吸収
層３と分離用溝の側面の保護膜（絶縁膜）７との界面に
沿ってリーク電流が流れ、暗電流が増加するという欠点
があることも分かった。
は、上記電極８ａ，９ａおよび８ｂ，９ｂ間にそれぞれ
逆方向電圧が印加されて、光吸収層３で発生した電子−
正孔対に基づく光電流の変化が検出される。このような
逆バイアス状態では、分離用溝内の配線層８ｃ直下の基
板表面にキャリア（電子）蓄積層１１が形成されてしま
い、これを通してリーク電流Ｉａが流れやすくなる。つ
まり、図６の素子にあっては、その等価回路を示す図７
のように、ダイオードＤ２と並列にキャリア（電子）蓄
積層１１に起因する寄生抵抗Ｒｓが存在し、この寄生抵
抗Ｒｓにリーク電流が流れて、感度が低下するととも
に、ダイオード対のバランスが悪くなって同相のノイズ
をキャンセルできなくなるという欠点があることが分か
った。また、図６に示す構造の素子にあっては、光吸収
層３と分離用溝の側面の保護膜（絶縁膜）７との界面に
沿ってリーク電流が流れ、暗電流が増加するという欠点
があることも分かった。
【０００５】この発明は、上記の問題点に着目してなさ
れたもので、一つの半導体基板上に一対のフォトダイオ
ードを集積させ素子間に溝を切って分離させるようにし
たバランス型の受光素子において、リーク電流を低減し
て素子の感度を向上させるとともにノイズの少ない半導
体受光素子を提供することを目的とする。
れたもので、一つの半導体基板上に一対のフォトダイオ
ードを集積させ素子間に溝を切って分離させるようにし
たバランス型の受光素子において、リーク電流を低減し
て素子の感度を向上させるとともにノイズの少ない半導
体受光素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は、半絶縁性半
導体基板上にバッファ層を介して形成された第１の導電
型の半導体層からなる光吸収層の上に、該光吸収層より
も禁制帯幅の大きな第１の導電型の半導体層からなる光
透過層が形成され、光透過層に一対の第２の導電型の拡
散領域が形成されこの拡散領域間に半絶縁性基板に達す
る分離用の溝が形成されてなるバランス型の半導体受光
素子において、上記分離用の溝内の絶縁膜上に形成され
た接続用配線層直下の基板表面にリーク防止用の第２の
導電型の拡散領域を形成するようにしたものである。ま
た、上記光吸収層の上に光透過層と同一の導電型からな
るキャップ層を形成し、このキャップ層を上記分離用の
溝の側面の保護膜と光吸収層との間まで延設させる。
導体基板上にバッファ層を介して形成された第１の導電
型の半導体層からなる光吸収層の上に、該光吸収層より
も禁制帯幅の大きな第１の導電型の半導体層からなる光
透過層が形成され、光透過層に一対の第２の導電型の拡
散領域が形成されこの拡散領域間に半絶縁性基板に達す
る分離用の溝が形成されてなるバランス型の半導体受光
素子において、上記分離用の溝内の絶縁膜上に形成され
た接続用配線層直下の基板表面にリーク防止用の第２の
導電型の拡散領域を形成するようにしたものである。ま
た、上記光吸収層の上に光透過層と同一の導電型からな
るキャップ層を形成し、このキャップ層を上記分離用の
溝の側面の保護膜と光吸収層との間まで延設させる。
【０００７】
【作用】上記した手段によれば、素子にバイアス電圧が
印加されても分離用の溝内の接続用配線層直下の基板表
面にキャリア（電子）蓄積層が形成されにくくなるため
素子間のリーク電流が防止される。また、分離用の溝の
側面の保護膜と光吸収層との間に光吸収層よりも禁制帯
幅の大きなキャップ層が介在されるため分離用溝の側面
の保護膜の界面に沿って流れるリーク電流が低減され、
感度に優れかつノイズの少ない半導体受光素子を得るこ
とができる。
印加されても分離用の溝内の接続用配線層直下の基板表
面にキャリア（電子）蓄積層が形成されにくくなるため
素子間のリーク電流が防止される。また、分離用の溝の
側面の保護膜と光吸収層との間に光吸収層よりも禁制帯
幅の大きなキャップ層が介在されるため分離用溝の側面
の保護膜の界面に沿って流れるリーク電流が低減され、
感度に優れかつノイズの少ない半導体受光素子を得るこ
とができる。
【０００８】
【実施例】以下、図面を用いて本発明をＩｎＰを基板と
するバランス型ＰＩＮフォトダイオードに適用した場合
の実施例を、プロセスに従って説明する。この実施例で
は、まず半絶縁性ＩｎＰ基板１の表面の２つのフォトダ
イオードの境界に相当する部位に酸化シリコン膜等を拡
散マスクとして、Ｚｎのようなｐ型不純物を、濃度が４
×１０18cm-3程度となるように熱拡散もしくはイオン注
入して、深さが約０．３μｍのリーク防止用ｐ型拡散領
域２０を形成する。次に、ＩｎＰ基板１の表面上にキャ
リア濃度が１．０×１０18cm-3で厚さ１．０μｍのｎ型
ＩｎＰバッファ層２と、キャリア濃度が２．６×１０15
cm-3で厚さ２．０μｍのｎ型Ｉｎ0．53Ｇａ0．47Ａｓ光
吸収層３と、キャリア濃度が１．０×１０16cm-3、厚さ
１．０μｍで光吸収層よりも禁制帯幅が大きなｎ型Ｉｎ
Ｐからなる光透過層４を、例えばＭＯＶＰＥ法（有機金
属気相エピタキシャル成長法）によって、成長温度６０
０℃として順に形成する（図１）。
するバランス型ＰＩＮフォトダイオードに適用した場合
の実施例を、プロセスに従って説明する。この実施例で
は、まず半絶縁性ＩｎＰ基板１の表面の２つのフォトダ
イオードの境界に相当する部位に酸化シリコン膜等を拡
散マスクとして、Ｚｎのようなｐ型不純物を、濃度が４
×１０18cm-3程度となるように熱拡散もしくはイオン注
入して、深さが約０．３μｍのリーク防止用ｐ型拡散領
域２０を形成する。次に、ＩｎＰ基板１の表面上にキャ
リア濃度が１．０×１０18cm-3で厚さ１．０μｍのｎ型
ＩｎＰバッファ層２と、キャリア濃度が２．６×１０15
cm-3で厚さ２．０μｍのｎ型Ｉｎ0．53Ｇａ0．47Ａｓ光
吸収層３と、キャリア濃度が１．０×１０16cm-3、厚さ
１．０μｍで光吸収層よりも禁制帯幅が大きなｎ型Ｉｎ
Ｐからなる光透過層４を、例えばＭＯＶＰＥ法（有機金
属気相エピタキシャル成長法）によって、成長温度６０
０℃として順に形成する（図１）。
【０００９】次に、選択エッチングによって上記リーク
防止用ｐ型拡散領域２０の上方のバッファ層２と光吸収
層３と光透過層４に、断面メサ型の分離用溝２１を形成
する。その後、ＭＯＶＰＥ法により、成長温度５８０℃
で上記光透過層４と同一のｎ型ＩｎＰ（キャリア濃度＝
１．０×１０16cm-3）からなるキャップ層５を、光透過
層４の表面から上記分離用溝２１の内側にかけて厚さ約
０．３μｍに、またその上に膜厚０．１μｍのＩｎＧａ
Ａｓ層１５を成長させる（図２）。そして、このＩｎＧ
ａＡｓ層１５は電極取出し部に相当する部分（図４の１
５ａ，１５ｂ，１５ｃ，１５ｄ）を残して選択エッチン
グにより不要部分を除去し、コンタクト層とする。さら
に、キャップ層５は素子形成領域の表面から溝の側面に
かけて残るように、選択エッチングにより不要部分を除
去する。これによって、上記リーク防止用ｐ型拡散領域
２０の表面が露出され、各素子部のキャップ層５が分離
される（図３）。
防止用ｐ型拡散領域２０の上方のバッファ層２と光吸収
層３と光透過層４に、断面メサ型の分離用溝２１を形成
する。その後、ＭＯＶＰＥ法により、成長温度５８０℃
で上記光透過層４と同一のｎ型ＩｎＰ（キャリア濃度＝
１．０×１０16cm-3）からなるキャップ層５を、光透過
層４の表面から上記分離用溝２１の内側にかけて厚さ約
０．３μｍに、またその上に膜厚０．１μｍのＩｎＧａ
Ａｓ層１５を成長させる（図２）。そして、このＩｎＧ
ａＡｓ層１５は電極取出し部に相当する部分（図４の１
５ａ，１５ｂ，１５ｃ，１５ｄ）を残して選択エッチン
グにより不要部分を除去し、コンタクト層とする。さら
に、キャップ層５は素子形成領域の表面から溝の側面に
かけて残るように、選択エッチングにより不要部分を除
去する。これによって、上記リーク防止用ｐ型拡散領域
２０の表面が露出され、各素子部のキャップ層５が分離
される（図３）。
【００１０】しかる後、拡散マスクとなる絶縁膜を被着
し拡散窓を開けてから、溝２１により分離された台形状
の各素子形成領域の表面の一部に、Ｚｎのようなｐ型不
純物を拡散させ上記ｎ型ＩｎＰ光透過層４とｎ型ＩｎＧ
ａＡｓ光吸収層３との界面に達するようなｐ型拡散領域
６ａ，６ｂを形成する。さらに、上記拡散マスクを除去
し表面を洗浄してから、キャップ層５の表面に窒化シリ
コン膜を表面保護膜７として厚さ約１５００Åに形成
し、この表面保護膜７の上記コンタクト層１５ａ，１５
ｂ，１５ｃ，１５ｄに対応する部分に開口部を形成す
る。
し拡散窓を開けてから、溝２１により分離された台形状
の各素子形成領域の表面の一部に、Ｚｎのようなｐ型不
純物を拡散させ上記ｎ型ＩｎＰ光透過層４とｎ型ＩｎＧ
ａＡｓ光吸収層３との界面に達するようなｐ型拡散領域
６ａ，６ｂを形成する。さらに、上記拡散マスクを除去
し表面を洗浄してから、キャップ層５の表面に窒化シリ
コン膜を表面保護膜７として厚さ約１５００Åに形成
し、この表面保護膜７の上記コンタクト層１５ａ，１５
ｂ，１５ｃ，１５ｄに対応する部分に開口部を形成す
る。
【００１１】その後、表面にＴｉ／Ｐｔ／Ａｕ構造の多
層金属膜を被着し、各ダイオードの電極部分を残してパ
ターニングすることにより、ｐ型オーミック電極８ａお
よび８ｂと、ｎ型オーミック電極９ａおよび９ｂと、電
極８ｂ，９ａ間を接続する配線部８ｃとを形成して素子
が完成する（図４）。なお、図４には、フォトダイオー
ド以外の素子を同一半導体基板上に形成する場合を考慮
して他の素子との間のリークを防止するための分離用溝
２２を形成した例を示す。上記プロセス中、最初に拡散
によって形成した浅いリーク防止用ｐ型拡散領域２０
は、その後のエピタキシャル成長工程やｐ型拡散領域６
ａ，６ｂの形成工程における加熱過程で拡散が進行し、
最終的に深さが約０．６μｍ程度に達するとともに、横
方向にも拡散して分離用溝２１の底部の横幅よりも広く
なる。
層金属膜を被着し、各ダイオードの電極部分を残してパ
ターニングすることにより、ｐ型オーミック電極８ａお
よび８ｂと、ｎ型オーミック電極９ａおよび９ｂと、電
極８ｂ，９ａ間を接続する配線部８ｃとを形成して素子
が完成する（図４）。なお、図４には、フォトダイオー
ド以外の素子を同一半導体基板上に形成する場合を考慮
して他の素子との間のリークを防止するための分離用溝
２２を形成した例を示す。上記プロセス中、最初に拡散
によって形成した浅いリーク防止用ｐ型拡散領域２０
は、その後のエピタキシャル成長工程やｐ型拡散領域６
ａ，６ｂの形成工程における加熱過程で拡散が進行し、
最終的に深さが約０．６μｍ程度に達するとともに、横
方向にも拡散して分離用溝２１の底部の横幅よりも広く
なる。
【００１２】この実施例のフォトダイオードにあって
は、素子にバイアス電圧が印加されても分離用の溝２１
内の接続用配線部８ｃ直下にｐ型拡散領域２０が形成さ
れているため、基板表面にキャリア（電子）蓄積層が形
成されにくくなり、素子間のリーク電流が防止される。
これとともに、分離用の溝２１の側面の保護膜７と光吸
収層３との間に光吸収層よりも禁制帯幅の大きなキャッ
プ層５が介在され、光吸収層３が直接保護膜７に接触さ
れなくなるため、分離用溝の側面の保護膜の界面に沿っ
て流れるリーク電流が低減される。
は、素子にバイアス電圧が印加されても分離用の溝２１
内の接続用配線部８ｃ直下にｐ型拡散領域２０が形成さ
れているため、基板表面にキャリア（電子）蓄積層が形
成されにくくなり、素子間のリーク電流が防止される。
これとともに、分離用の溝２１の側面の保護膜７と光吸
収層３との間に光吸収層よりも禁制帯幅の大きなキャッ
プ層５が介在され、光吸収層３が直接保護膜７に接触さ
れなくなるため、分離用溝の側面の保護膜の界面に沿っ
て流れるリーク電流が低減される。
【００１３】図８には、上記実施例（図４）のフォトダ
イオードの電極８ａ，９ａ（図５の端子Ｃ−Ａ）間およ
び電極８ｂ，９ｂ（図５の端子Ｂ−Ｃ）間にそれぞれ逆
バイアス電圧を印加して暗電流Ｉｃａ，Ｉｂｃを測定し
た結果と、図６に示す従来のフォトダイオードの電極８
ａ，９ａ間および電極８ｂ，９ｂ間にそれぞれ逆バイア
ス電圧を印加して暗電流Ｉｃａ’，Ｉｂｃ’を測定した
結果を示す。図８より、本実施例の素子の方が、暗電流
が少なくかつ素子間の暗電流バランスが良好となること
が分かる。
イオードの電極８ａ，９ａ（図５の端子Ｃ−Ａ）間およ
び電極８ｂ，９ｂ（図５の端子Ｂ−Ｃ）間にそれぞれ逆
バイアス電圧を印加して暗電流Ｉｃａ，Ｉｂｃを測定し
た結果と、図６に示す従来のフォトダイオードの電極８
ａ，９ａ間および電極８ｂ，９ｂ間にそれぞれ逆バイア
ス電圧を印加して暗電流Ｉｃａ’，Ｉｂｃ’を測定した
結果を示す。図８より、本実施例の素子の方が、暗電流
が少なくかつ素子間の暗電流バランスが良好となること
が分かる。
【００１４】なお、上記実施例では、分離用溝２１の側
面のキャップ層５を光透過層４と同一の半導体（Ｉｎ
Ｐ）で形成しているが、キャップ層５を構成する半導体
は光吸収層３を構成する半導体よりも禁制帶幅が大きけ
れば光透過層４と同一の半導体でなくてもよい。ただ
し、上記実施例のようにキャップ層５を素子上面まで覆
うように形成した場合には、素子が検出する波長の光の
吸収率が無視できる程度の半導体材料（例えば、ＩｎＰ
とＩｎＡｌＡｓとの混晶）を使用するのが良い。また、
上記実施例では、光透過層／光吸収層にＩｎＰ／ＩｎＧ
ａＡｓを用いているが、組成変化層あるいは超格子構造
を含む半導体多層膜を用いても良い。さらに、実施例で
は本発明を、２つのＰＩＮフォトダイオードからなるバ
ランス型受光素子に適用した場合について説明したが、
２つのアバランシェ型フォトダイオードからなる受光素
子に適用することができる。
面のキャップ層５を光透過層４と同一の半導体（Ｉｎ
Ｐ）で形成しているが、キャップ層５を構成する半導体
は光吸収層３を構成する半導体よりも禁制帶幅が大きけ
れば光透過層４と同一の半導体でなくてもよい。ただ
し、上記実施例のようにキャップ層５を素子上面まで覆
うように形成した場合には、素子が検出する波長の光の
吸収率が無視できる程度の半導体材料（例えば、ＩｎＰ
とＩｎＡｌＡｓとの混晶）を使用するのが良い。また、
上記実施例では、光透過層／光吸収層にＩｎＰ／ＩｎＧ
ａＡｓを用いているが、組成変化層あるいは超格子構造
を含む半導体多層膜を用いても良い。さらに、実施例で
は本発明を、２つのＰＩＮフォトダイオードからなるバ
ランス型受光素子に適用した場合について説明したが、
２つのアバランシェ型フォトダイオードからなる受光素
子に適用することができる。
【００１５】
【発明の効果】以上説明したようにこの発明は、半絶縁
性半導体基板上にバッファ層を介して形成された第１の
導電型の半導体層からなる光吸収層の上に、該光吸収層
よりも禁制帯幅の大きな第１の導電型の半導体層からな
る光透過層が形成され、光透過層に一対の第２の導電型
の拡散領域が形成されこの拡散領域間に半絶縁性基板に
達する分離用の溝が形成されてなるバランス型の半導体
受光素子において、上記分離用の溝内の絶縁膜上に形成
された接続用配線層直下の基板表面にリーク防止用の第
２の導電型の拡散領域を形成するようにしたので、素子
にバイアス電圧が印加されても分離用の溝内の接続用配
線層直下の基板表面にキャリア蓄積層が形成されにくく
なるため素子間のリーク電流が防止され、感度に優れか
つノイズの少ない半導体受光素子を得ることができると
いう効果がある。また、上記光吸収層の上に光透過層と
同一の導電型からなるキャップ層を形成し、このキャッ
プ層を上記分離用の溝の側面の保護膜と光吸収層との間
まで延設させるようにしたので、分離用溝の側面の保護
膜の界面に沿って流れるリーク電流が低減され、暗電流
が少なくなって、ノイズの少ない半導体受光素子を得る
ことができるという効果がある。
性半導体基板上にバッファ層を介して形成された第１の
導電型の半導体層からなる光吸収層の上に、該光吸収層
よりも禁制帯幅の大きな第１の導電型の半導体層からな
る光透過層が形成され、光透過層に一対の第２の導電型
の拡散領域が形成されこの拡散領域間に半絶縁性基板に
達する分離用の溝が形成されてなるバランス型の半導体
受光素子において、上記分離用の溝内の絶縁膜上に形成
された接続用配線層直下の基板表面にリーク防止用の第
２の導電型の拡散領域を形成するようにしたので、素子
にバイアス電圧が印加されても分離用の溝内の接続用配
線層直下の基板表面にキャリア蓄積層が形成されにくく
なるため素子間のリーク電流が防止され、感度に優れか
つノイズの少ない半導体受光素子を得ることができると
いう効果がある。また、上記光吸収層の上に光透過層と
同一の導電型からなるキャップ層を形成し、このキャッ
プ層を上記分離用の溝の側面の保護膜と光吸収層との間
まで延設させるようにしたので、分離用溝の側面の保護
膜の界面に沿って流れるリーク電流が低減され、暗電流
が少なくなって、ノイズの少ない半導体受光素子を得る
ことができるという効果がある。
【図１】本発明をＩｎＰを基板とするバランス型のＰＩ
Ｎフォトダイオードに適用した場合の一実施例のプロセ
スの第１工程を示す断面図である。
Ｎフォトダイオードに適用した場合の一実施例のプロセ
スの第１工程を示す断面図である。
【図２】本発明の一実施例のプロセスの第２工程を示す
断面図である。
断面図である。
【図３】本発明の一実施例のプロセスの第３工程を示す
断面図である。
断面図である。
【図４】本発明の一実施例のプロセスの最終工程を示す
断面図である。
断面図である。
【図５】理想的なバランス型の受光素子の等価回路を示
す断面図である。
す断面図である。
【図６】従来のバランス型の受光素子の一例を示す断面
図である。
図である。
【図７】従来のバランス型の受光素子の等価回路を示す
断面図である。
断面図である。
【図８】本発明に係るバランス型の受光素子と従来のバ
ランス型の受光素子の逆バイアス電圧と暗電流との関係
を示すグラフである。
ランス型の受光素子の逆バイアス電圧と暗電流との関係
を示すグラフである。
１ 基板 ３ 光吸収層 ４ 光透過層 ５ キャップ層 ６ ｐ型拡散領域（受光部） ７ 保護膜（窒化シリコン膜） ８ａ，８ｂ，９ａ，９ｂ 電極 ２０ リーク防止用拡散領域 ２１ 分離用溝
Claims (2)
- 【請求項１】 半絶縁性半導体基板上にバッファ層を介
して形成された第１の導電型の半導体層からなる光吸収
層の上に、該光吸収層よりも禁制帯幅の大きな第１の導
電型の半導体層からなる光透過層が形成され、光透過層
に一対の第２の導電型の拡散領域が形成されこの拡散領
域間に半絶縁性基板に達する分離用の溝が形成されてな
るバランス型の半導体受光素子において、上記分離用の
溝内の絶縁膜上に形成された接続用配線層直下の基板表
面にリーク防止用の第２の導電型の拡散領域を形成した
ことを特徴とする半導体受光素子。 - 【請求項２】 上記光吸収層の上に光透過層と同一の導
電型からなるキャップ層を形成し、このキャップ層を上
記分離用の溝内の保護膜と光吸収層との間まで延設させ
たことを特徴とする請求項１記載の半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279930A JPH06132559A (ja) | 1992-10-19 | 1992-10-19 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279930A JPH06132559A (ja) | 1992-10-19 | 1992-10-19 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132559A true JPH06132559A (ja) | 1994-05-13 |
Family
ID=17617898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4279930A Pending JPH06132559A (ja) | 1992-10-19 | 1992-10-19 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659379A (zh) * | 2018-12-25 | 2019-04-19 | 深圳市芯思杰智慧传感技术有限公司 | 正入射式多单元光电芯片及其制备方法 |
| JP2020009861A (ja) * | 2018-07-05 | 2020-01-16 | 富士通株式会社 | 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法 |
-
1992
- 1992-10-19 JP JP4279930A patent/JPH06132559A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020009861A (ja) * | 2018-07-05 | 2020-01-16 | 富士通株式会社 | 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法 |
| CN109659379A (zh) * | 2018-12-25 | 2019-04-19 | 深圳市芯思杰智慧传感技术有限公司 | 正入射式多单元光电芯片及其制备方法 |
| CN109659379B (zh) * | 2018-12-25 | 2024-05-24 | 芯思杰技术(深圳)股份有限公司 | 正入射式多单元光电芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US4761383A (en) | Method of manufacturing avalanche photo diode | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JP2002314118A (ja) | 受光素子 | |
| US5942771A (en) | Semiconductor photodetector | |
| US4740823A (en) | Photo-detectors | |
| JPH06224463A (ja) | 半導体受光装置 | |
| EP0317024A1 (fr) | Procédé de réalisation d'un photodétecteur infrarouge intégré | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US5391910A (en) | Light receiving device | |
| JPH0451988B2 (ja) | ||
| JP2996943B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS6244709B2 (ja) | ||
| JPH06132559A (ja) | 半導体受光素子 | |
| US5187378A (en) | Photodetector | |
| JP2005005600A (ja) | 半導体受光素子 | |
| JPS60110177A (ja) | 半導体受光装置の製造方法 | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JPH09321332A (ja) | 半導体受光素子の製造方法 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JP2008047580A (ja) | 半導体受光素子 | |
| JPS6180875A (ja) | 半導体装置 | |
| JPH0529642A (ja) | 半導体光検出素子 | |
| JPH0722641A (ja) | 受光素子 | |
| Martin et al. | Backside illumination processing technology for InGaAs/lnAlAs/lnP photofets and MSMs |