JPH06130098A - 電子式電力量計等の信号入力制御方法および装置 - Google Patents
電子式電力量計等の信号入力制御方法および装置Info
- Publication number
- JPH06130098A JPH06130098A JP4305285A JP30528592A JPH06130098A JP H06130098 A JPH06130098 A JP H06130098A JP 4305285 A JP4305285 A JP 4305285A JP 30528592 A JP30528592 A JP 30528592A JP H06130098 A JPH06130098 A JP H06130098A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dither
- input
- gain control
- dither signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ダイナミックレンジを犠牲にすることなく、
振幅の大きいディザ信号を取り込むことができ、かつ、
入力信号がビット精度以下の信号であっても、検出精度
が低下しない電力量計等の信号入力制御方法および装置
を得る。 【構成】 ディザ信号発生器４から発生されたディザ信
号の信号レベルをゲインコントロール回路５により変化
させて、そのディザ信号と入力信号とを合成手段１によ
り合成し、合成した信号についてＣＰＵ３によりディザ
信号の周波数成分を除去すると共に、ＣＰＵ３またはＲ
ＯＭ６に設定された設定値と入力信号の大きさを比較し
て、その大小に基づきゲインコントロール回路５のゲイ
ンをコントロールする信号を発生する。
振幅の大きいディザ信号を取り込むことができ、かつ、
入力信号がビット精度以下の信号であっても、検出精度
が低下しない電力量計等の信号入力制御方法および装置
を得る。 【構成】 ディザ信号発生器４から発生されたディザ信
号の信号レベルをゲインコントロール回路５により変化
させて、そのディザ信号と入力信号とを合成手段１によ
り合成し、合成した信号についてＣＰＵ３によりディザ
信号の周波数成分を除去すると共に、ＣＰＵ３またはＲ
ＯＭ６に設定された設定値と入力信号の大きさを比較し
て、その大小に基づきゲインコントロール回路５のゲイ
ンをコントロールする信号を発生する。
Description
【０００１】
【産業上の利用分野】この発明は、電子式電力量計等に
おいて、計測する回路の電圧または電流の状態を検出す
るための信号制御方法および装置に関するものである。
おいて、計測する回路の電圧または電流の状態を検出す
るための信号制御方法および装置に関するものである。
【０００２】
【従来の技術】図７は、例えば特開平２−１７３５７７
号公報に開示されている種類の電子式電力量計の信号入
力回路の従来例を示したものである。１はサンプルホー
ルド回路、２は逐次比較式のＡ／Ｄコンバータ、３は中
央演算処理装置（以下ＣＰＵという）、４はディザ信号
発生器である。
号公報に開示されている種類の電子式電力量計の信号入
力回路の従来例を示したものである。１はサンプルホー
ルド回路、２は逐次比較式のＡ／Ｄコンバータ、３は中
央演算処理装置（以下ＣＰＵという）、４はディザ信号
発生器である。
【０００３】この構成においては、入力信号、すなわ
ち、計測回路の電圧または負荷電流に基づく信号と、デ
ィザ信号発生器４からのディザ信号とをサンプルホール
ド回路１により合成してサンプリングし、逐次比較式Ａ
／Ｄコンバータ２に変動のない信号として出力される。
Ａ／Ｄコンバータ２では入力信号とディザ信号を合成し
たアナログ値をデジタル値に変換する。ＣＰＵ３はプロ
グラムされたデジタルフイルタを有し、デジタル値に変
換された信号に含まれたディザ信号による周波数成分を
除去し、入力信号成分を残してこの入力信号成分を電力
量の計算に使用する。なお、サンプルホールド回路１に
対してのサンプルまたはホールドのコントロール信号は
ＣＰＵ３により制御するように構成されている。
ち、計測回路の電圧または負荷電流に基づく信号と、デ
ィザ信号発生器４からのディザ信号とをサンプルホール
ド回路１により合成してサンプリングし、逐次比較式Ａ
／Ｄコンバータ２に変動のない信号として出力される。
Ａ／Ｄコンバータ２では入力信号とディザ信号を合成し
たアナログ値をデジタル値に変換する。ＣＰＵ３はプロ
グラムされたデジタルフイルタを有し、デジタル値に変
換された信号に含まれたディザ信号による周波数成分を
除去し、入力信号成分を残してこの入力信号成分を電力
量の計算に使用する。なお、サンプルホールド回路１に
対してのサンプルまたはホールドのコントロール信号は
ＣＰＵ３により制御するように構成されている。
【０００４】図８は他の従来例であり、１は加算器、２
はオーバサンプリング式Ａ／Ｄコンバータ、３はＣＰ
Ｕ，４はディザ信号発生器である。この構成は、Ａ／Ｄ
コンバータ２としてオーバサンプリング式のものを使用
しているので、図７の従来例におけるサンプルホールド
回路１が不要で、その代わりに加算器１を使用するもの
である。ＣＰＵ３により、ディザ信号による周波数成分
を除去し、入力信号成分を残してこの入力信号成分を電
力量の計算に使用する動作は図７の従来例と同様であ
る。
はオーバサンプリング式Ａ／Ｄコンバータ、３はＣＰ
Ｕ，４はディザ信号発生器である。この構成は、Ａ／Ｄ
コンバータ２としてオーバサンプリング式のものを使用
しているので、図７の従来例におけるサンプルホールド
回路１が不要で、その代わりに加算器１を使用するもの
である。ＣＰＵ３により、ディザ信号による周波数成分
を除去し、入力信号成分を残してこの入力信号成分を電
力量の計算に使用する動作は図７の従来例と同様であ
る。
【０００５】
【発明が解決しようとする課題】従来の装置は以上のよ
うに構成されているので、ビット精度以下の信号でも検
出できるが、入力信号とディザ信号を合成しているの
で、ダイナミックレンジを狭くして使用していることに
なる。このため、ディザ信号の振幅を小さくしすぎる
と、ビット精度以下の信号検出が難しくなり精度が低下
する。
うに構成されているので、ビット精度以下の信号でも検
出できるが、入力信号とディザ信号を合成しているの
で、ダイナミックレンジを狭くして使用していることに
なる。このため、ディザ信号の振幅を小さくしすぎる
と、ビット精度以下の信号検出が難しくなり精度が低下
する。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、ダイナミックレンジを犠牲に
することなく振幅の大きい信号を取り込むことができ、
かつ、入力信号がビット精度以下の信号であっても、検
出精度が低下しない信号入力回路を備えた電子式電力量
計の信号入力回路を提供することを目的とする。
るためになされたもので、ダイナミックレンジを犠牲に
することなく振幅の大きい信号を取り込むことができ、
かつ、入力信号がビット精度以下の信号であっても、検
出精度が低下しない信号入力回路を備えた電子式電力量
計の信号入力回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係わる電子式
電力量計等の信号入力制御方法は、入力信号とディザ信
号発生器から発生されたディザ信号とを合成し、この合
成されたアナログ信号をＡ／Ｄコンバータによってデジ
タル信号に変換すると共に、中央演算処理手段によって
上記入力信号の大きさに応じてディザ信号の信号レベル
を制御するようにした。
電力量計等の信号入力制御方法は、入力信号とディザ信
号発生器から発生されたディザ信号とを合成し、この合
成されたアナログ信号をＡ／Ｄコンバータによってデジ
タル信号に変換すると共に、中央演算処理手段によって
上記入力信号の大きさに応じてディザ信号の信号レベル
を制御するようにした。
【０００８】この発明に係る電子式電力量計等の信号入
力制御装置は、ディザ信号発生器から発生されたディザ
信号の信号レベルを変化させるゲインコントロール回路
と、このゲインコントロール回路からのディザ信号と入
力信号とを合成する合成手段と、この合成手段からのア
ナログ信号をデジタル信号に変換するＡ／Ｄコンバータ
と、このＡ／Ｄコンバータの出力信号から、入力信号の
大きさに対応してゲインコントロール回路のゲインをコ
ントロールする出力を発生するＣＰＵとを備えたもので
ある。
力制御装置は、ディザ信号発生器から発生されたディザ
信号の信号レベルを変化させるゲインコントロール回路
と、このゲインコントロール回路からのディザ信号と入
力信号とを合成する合成手段と、この合成手段からのア
ナログ信号をデジタル信号に変換するＡ／Ｄコンバータ
と、このＡ／Ｄコンバータの出力信号から、入力信号の
大きさに対応してゲインコントロール回路のゲインをコ
ントロールする出力を発生するＣＰＵとを備えたもので
ある。
【０００９】また、上記の構成において、記憶機能素子
（ＲＯＭ）を設け、このＲＯＭにより、入力信号に対応
してゲインコントロール回路のゲインを細かくコントロ
ールするコントロール出力を記憶しておき、ＣＰＵから
のアドレス信号（パラレル入力信号）を判定して、入力
信号に対応したコントロール出力を発生するように構成
した。
（ＲＯＭ）を設け、このＲＯＭにより、入力信号に対応
してゲインコントロール回路のゲインを細かくコントロ
ールするコントロール出力を記憶しておき、ＣＰＵから
のアドレス信号（パラレル入力信号）を判定して、入力
信号に対応したコントロール出力を発生するように構成
した。
【００１０】
【作用】この発明における信号制御方法および装置は、
ＣＰＵに、入力信号の大きさに対応するゲインコントロ
ール出力を設定しておき、入力信号が大きければゲイン
コントロール手段をコントロールしてディザ信号を低減
させ、入力信号が小さければディザ信号を増幅するよう
にする。
ＣＰＵに、入力信号の大きさに対応するゲインコントロ
ール出力を設定しておき、入力信号が大きければゲイン
コントロール手段をコントロールしてディザ信号を低減
させ、入力信号が小さければディザ信号を増幅するよう
にする。
【００１１】また、記憶機能素子（ＲＯＭ）を設けて、
入力信号の大きさに対応するゲインコントロール出力を
細かく設定し、これを記憶しておき、入力信号の大きさ
に対応して適切なディザ信号になるようにゲインコント
ロール手段をコントロールする。
入力信号の大きさに対応するゲインコントロール出力を
細かく設定し、これを記憶しておき、入力信号の大きさ
に対応して適切なディザ信号になるようにゲインコント
ロール手段をコントロールする。
【００１２】
実施例１．以下、この発明の一実施例を図に基づいて説
明する。図１において、１はサンプルホールド回路、２
は逐次比較式のＡ／Ｄコンバータ、３はＣＰＵ，４はデ
ィザ信号発生器、５はゲインコントロール回路であり、
５ａは増幅器、５ｂはアナログスイッチ、Ｒ1 〜Ｒ8 は
抵抗器である。
明する。図１において、１はサンプルホールド回路、２
は逐次比較式のＡ／Ｄコンバータ、３はＣＰＵ，４はデ
ィザ信号発生器、５はゲインコントロール回路であり、
５ａは増幅器、５ｂはアナログスイッチ、Ｒ1 〜Ｒ8 は
抵抗器である。
【００１３】上記構成において、ディザ信号発生器４か
らのディザ信号は、ゲインコントロール回路５によりコ
ントロールされてサンプルホールド回路１に入力され、
計測回路の電圧または負荷電流に基づく入力信号と合成
される。合成された信号は一定期間ホールドされ、Ａ／
Ｄコンバータ２に変動のない信号として出力される。Ａ
／Ｄコンバータ２はアナログ値をデジタル値に変換す
る。ＣＰＵ３では、プログラムされたデジタルフイルタ
によりディザ信号等の不必要な周波数成分を除去後、デ
ータの判別を行う。すなわち、あらかじめ入力信号の大
きさに対応して定めた設定値とデータとを比較し、「設
定値＞データ」の場合、ゲインコントロール回路５に対
しディザ信号を増幅させるコントロール信号を出力す
る。「設定値＜データ」の場合は、ゲインコントロール
回路５に対しディザ信号を低減させるコントロール信号
を出力する。
らのディザ信号は、ゲインコントロール回路５によりコ
ントロールされてサンプルホールド回路１に入力され、
計測回路の電圧または負荷電流に基づく入力信号と合成
される。合成された信号は一定期間ホールドされ、Ａ／
Ｄコンバータ２に変動のない信号として出力される。Ａ
／Ｄコンバータ２はアナログ値をデジタル値に変換す
る。ＣＰＵ３では、プログラムされたデジタルフイルタ
によりディザ信号等の不必要な周波数成分を除去後、デ
ータの判別を行う。すなわち、あらかじめ入力信号の大
きさに対応して定めた設定値とデータとを比較し、「設
定値＞データ」の場合、ゲインコントロール回路５に対
しディザ信号を増幅させるコントロール信号を出力す
る。「設定値＜データ」の場合は、ゲインコントロール
回路５に対しディザ信号を低減させるコントロール信号
を出力する。
【００１４】例えば、Ａ／Ｄコンバータ２が、１０ビッ
トＡ／Ｄコンバータであるとすると、１０10-1＝５１２
で、＋５１２と−５１２通りのデータがＡ／Ｄコンバー
タ２から出力される。ここで、上記設定値をプラスマイ
ナス２５６とし、ゲインを２通りに変更できるものとす
ると、「プラスマイナス２５６＞デジタルフイルタ通過
後のデータ」の場合、ディザ信号を大きくするようにゲ
インコントロール回路５のゲインを増大する。「プラス
マイナス２５６＜デジタルフイルタ通過後のデータ」の
場合、ディザ信号を小さくするようにゲインコントロー
ル回路５のゲインを小さくする。
トＡ／Ｄコンバータであるとすると、１０10-1＝５１２
で、＋５１２と−５１２通りのデータがＡ／Ｄコンバー
タ２から出力される。ここで、上記設定値をプラスマイ
ナス２５６とし、ゲインを２通りに変更できるものとす
ると、「プラスマイナス２５６＞デジタルフイルタ通過
後のデータ」の場合、ディザ信号を大きくするようにゲ
インコントロール回路５のゲインを増大する。「プラス
マイナス２５６＜デジタルフイルタ通過後のデータ」の
場合、ディザ信号を小さくするようにゲインコントロー
ル回路５のゲインを小さくする。
【００１５】上記のように、この実施例では、Ａ／Ｄコ
ンバータ２の出力値が常時ＣＰＵ３で監視されており、
また、このＡ／Ｄコンバータ２の出力範囲が予め２段階
ないし数段階に区分されて、上記出力値がどの区分に属
するかに基づいて、ディザ信号の振幅の増幅率が段階的
にコントロールされる。
ンバータ２の出力値が常時ＣＰＵ３で監視されており、
また、このＡ／Ｄコンバータ２の出力範囲が予め２段階
ないし数段階に区分されて、上記出力値がどの区分に属
するかに基づいて、ディザ信号の振幅の増幅率が段階的
にコントロールされる。
【００１６】実施例２．図２は、Ａ／Ｄコンバータ２と
して、オーバサンプリング式のものを使用した信号入力
回路で、この場合、入力信号とディザ信号とを合成する
手段として加算器１を使用することになる。ＣＰＵ３お
よびゲインコントロール回路５の構成および動作は実施
例１のものと同じである。
して、オーバサンプリング式のものを使用した信号入力
回路で、この場合、入力信号とディザ信号とを合成する
手段として加算器１を使用することになる。ＣＰＵ３お
よびゲインコントロール回路５の構成および動作は実施
例１のものと同じである。
【００１７】なお、図３は上記実施例１および２におけ
るゲインコントロールのフローチャートを示したもので
ある。
るゲインコントロールのフローチャートを示したもので
ある。
【００１８】実施例３．図４は、実施例１（図１）の信
号入力回路におけるゲインコントロールの手段として記
憶機能素子６を用いたものである。すなわち、１はサン
プルホールド回路、２は逐次比較式のＡ／Ｄコンバー
タ、３はＣＰＵ、４はディザ信号発生器、５はゲインコ
ントロール回路であり、これらは図１に示されたものと
同様のものである。６は記憶機能素子（以下ＲＯＭとい
う）であり、ＣＰＵ３でフイルタリングされた信号がＲ
ＯＭ６のアドレスに入力される。ＲＯＭ６はＣＰＵ３か
らの信号に基づいたデータをゲインコントロール回路５
に出力してディザ信号をコントロ−ルする。
号入力回路におけるゲインコントロールの手段として記
憶機能素子６を用いたものである。すなわち、１はサン
プルホールド回路、２は逐次比較式のＡ／Ｄコンバー
タ、３はＣＰＵ、４はディザ信号発生器、５はゲインコ
ントロール回路であり、これらは図１に示されたものと
同様のものである。６は記憶機能素子（以下ＲＯＭとい
う）であり、ＣＰＵ３でフイルタリングされた信号がＲ
ＯＭ６のアドレスに入力される。ＲＯＭ６はＣＰＵ３か
らの信号に基づいたデータをゲインコントロール回路５
に出力してディザ信号をコントロ−ルする。
【００１９】上記の構成においてＣＰＵ３とＲＯＭ６の
関係を詳細に説明する。すなわち、ＣＰＵ３は、プログ
ラムされたデジタルフイルタにてディザ信号等の不必要
な周波数成分を除去後、入力信号成分のデータをＲＯＭ
６のアドレスに出力する。ＲＯＭ６はアドレスを選択さ
れると、ディザ信号のゲインをコントロールする信号を
ゲインコントロール回路５に出力する。上記コントロー
ルのために、予め、ＣＰＵ３からの入力信号成分のデー
タに対応したＲＯＭ６のコントロール出力を表１のよう
に定め、これをＲＯＭ６に記憶させておく。
関係を詳細に説明する。すなわち、ＣＰＵ３は、プログ
ラムされたデジタルフイルタにてディザ信号等の不必要
な周波数成分を除去後、入力信号成分のデータをＲＯＭ
６のアドレスに出力する。ＲＯＭ６はアドレスを選択さ
れると、ディザ信号のゲインをコントロールする信号を
ゲインコントロール回路５に出力する。上記コントロー
ルのために、予め、ＣＰＵ３からの入力信号成分のデー
タに対応したＲＯＭ６のコントロール出力を表１のよう
に定め、これをＲＯＭ６に記憶させておく。
【００２０】すなわち、Ａ／Ｄコンバータ２に例えば１
０ビットのものを使用した場合、１０ビットであるから
符号化の１ビットを抜くと１０9 ＝５１２になる。従っ
て、±５１２通りのデータがＡ／Ｄコンバータ２より出
力される。そこでＲＯＭ６には例えば下記の表１のよう
にアドレスとデータを割り当てる。
０ビットのものを使用した場合、１０ビットであるから
符号化の１ビットを抜くと１０9 ＝５１２になる。従っ
て、±５１２通りのデータがＡ／Ｄコンバータ２より出
力される。そこでＲＯＭ６には例えば下記の表１のよう
にアドレスとデータを割り当てる。
【００２１】
【表１】
【００２２】上記表１のように設定されているＲＯＭ６
に対し、ＣＰＵ３は、入力信号成分が大きいときはディ
ザ信号の増幅率を小さくし、入力信号成分が小さいとき
はディザ信号の増幅率を大きくするように、入力信号成
分の大きさを判定し、予め定めた設定値と比較して、そ
の比較結果に基づいて定められたＲＯＭ６のアドレスを
選択する。この選択によるデータをＲＯＭ６はゲインコ
ントロール回路５に出力してディザ信号のゲインをコン
トロールする。
に対し、ＣＰＵ３は、入力信号成分が大きいときはディ
ザ信号の増幅率を小さくし、入力信号成分が小さいとき
はディザ信号の増幅率を大きくするように、入力信号成
分の大きさを判定し、予め定めた設定値と比較して、そ
の比較結果に基づいて定められたＲＯＭ６のアドレスを
選択する。この選択によるデータをＲＯＭ６はゲインコ
ントロール回路５に出力してディザ信号のゲインをコン
トロールする。
【００２３】実施例４．図５は、Ａ／Ｄコンバータ２と
して、オーバサンプリング式のものを使用した信号入力
回路で、この場合、入力信号とディザ信号とを合成する
手段として加算器１を使用することになる。ＣＰＵ３，
ＲＯＭ６およびゲインコントロール回路５の構成および
動作は実施例３（図４）のものと同じである。
して、オーバサンプリング式のものを使用した信号入力
回路で、この場合、入力信号とディザ信号とを合成する
手段として加算器１を使用することになる。ＣＰＵ３，
ＲＯＭ６およびゲインコントロール回路５の構成および
動作は実施例３（図４）のものと同じである。
【００２４】なお、図６は上記実施例３および４におけ
るゲインコントロールのプロセスをフローチャートにて
示したものである。また、図４および５において、ＣＰ
Ｕ３とＲＯＭ６を一点鎖線で囲んだのは、ＣＰＵ３とＲ
ＯＭ６とを１チップにまとめることができるものである
ことを示している。
るゲインコントロールのプロセスをフローチャートにて
示したものである。また、図４および５において、ＣＰ
Ｕ３とＲＯＭ６を一点鎖線で囲んだのは、ＣＰＵ３とＲ
ＯＭ６とを１チップにまとめることができるものである
ことを示している。
【００２５】
【発明の効果】この発明は、以上説明したように、ディ
ザ信号の振幅を調整して入力信号と合成するようにした
ので、Ａ／Ｄコンバータのダイナミックレンジを減少す
ることなく、かつ、Ａ／Ｄコンバータの持つビット数以
上の検出精度を持たせることができる。
ザ信号の振幅を調整して入力信号と合成するようにした
ので、Ａ／Ｄコンバータのダイナミックレンジを減少す
ることなく、かつ、Ａ／Ｄコンバータの持つビット数以
上の検出精度を持たせることができる。
【００２６】また、ＲＯＭを介してディザ信号の振幅を
調整するものは、ゲインを細かくコントロールすること
により、ゲインの切り換わりによる高周波成分の発生を
減少させることが可能であるなどの効果を奏する。
調整するものは、ゲインを細かくコントロールすること
により、ゲインの切り換わりによる高周波成分の発生を
減少させることが可能であるなどの効果を奏する。
【図１】この発明の実施例１を示すブロック図である。
【図２】この発明の実施例２を示すブロック図である。
【図３】この発明の実施例１および２におけるゲインコ
ントロールを説明するためのフローチャートである。
ントロールを説明するためのフローチャートである。
【図４】この発明の実施例３を示すブロック図である。
【図５】この発明の実施例４を示すブロック図である。
【図６】この発明の実施例３および４におけるゲインコ
ントロールを説明するためのフローチャートである。
ントロールを説明するためのフローチャートである。
【図７】従来の信号入力回路の一例を示すブロック図で
ある。
ある。
【図８】従来の信号入力回路の他の例を示すブロック図
である。
である。
１ サンプルホールド回路または加算器 ２ Ａ／Ｄコンバータ ３ 中央演算処理装置 ４ ディザ信号発生器 ５ ゲインコントロール回路 ６ 記憶機能素子
Claims (3)
- 【請求項１】 入力信号とディザ信号発生器から発生さ
れたディザ信号とを合成し、この合成されたアナログ信
号をＡ／Ｄコンバータによってデジタル信号に変換する
と共に、中央演算処理手段によって上記入力信号の大き
さに応じてディザ信号の信号レベルを制御するようにし
たことを特徴とする電子式電力量計等の信号入力制御方
法。 - 【請求項２】 ディザ信号発生器、このディザ信号発生
器から発生されたディザ信号の信号レベルを変化させる
ゲインコントロール手段、このゲインコントロール手段
からのディザ信号と入力信号とを合成する合成手段、こ
の合成手段から出力されたアナログ信号をデジタル信号
に変換するＡ／Ｄコンバータ、上記入力信号の大きさに
応じて上記ゲインコントロール手段のゲインを制御する
中央演算処理手段を備えた電子式電力量計等の信号入力
制御装置。 - 【請求項３】 ディザ信号発生器、このディザ信号発生
器から発生されたディザ信号の信号レベルを変化させる
ゲインコントロール手段、このゲインコントロール手段
からのディザ信号と入力信号とを合成する合成手段、こ
の合成手段から出力されたアナログ信号をデジタル信号
に変換するＡ／Ｄコンバータ、このＡ／Ｄコンバータの
出力信号を複数のアドレス信号に変換する機能を有する
中央演算処理手段、この中央演算処理手段からのアドレ
ス信号によって制御されると共に、上記入力信号に応じ
て上記ゲインコントロール手段のゲインを制御する複数
の制御信号が記憶された記憶機能素子を備え、上記入力
信号の大きさに応じて上記ディザ信号の信号レベルを制
御するようにしたことを特徴とする電子式電力量計等の
信号入力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4305285A JPH06130098A (ja) | 1992-09-07 | 1992-11-16 | 電子式電力量計等の信号入力制御方法および装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23830192 | 1992-09-07 | ||
| JP4-238301 | 1992-09-07 | ||
| JP4305285A JPH06130098A (ja) | 1992-09-07 | 1992-11-16 | 電子式電力量計等の信号入力制御方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06130098A true JPH06130098A (ja) | 1994-05-13 |
Family
ID=26533637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4305285A Pending JPH06130098A (ja) | 1992-09-07 | 1992-11-16 | 電子式電力量計等の信号入力制御方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06130098A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0685743A1 (en) * | 1994-06-01 | 1995-12-06 | Schlumberger Industries S.A. | Current measurement circuit comprising a mutually coupled transformer and an integration circuit |
| JP2012008009A (ja) * | 2010-06-24 | 2012-01-12 | Sumida Corporation | 電流センサ |
-
1992
- 1992-11-16 JP JP4305285A patent/JPH06130098A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0685743A1 (en) * | 1994-06-01 | 1995-12-06 | Schlumberger Industries S.A. | Current measurement circuit comprising a mutually coupled transformer and an integration circuit |
| FR2720835A1 (fr) * | 1994-06-01 | 1995-12-08 | Schlumberger Ind Sa | Circuit de mesure de courant comprenant un transformateur à inductance mutuelle et un circuit intégrateur. |
| US5574380A (en) * | 1994-06-01 | 1996-11-12 | Schlumberger Industries, S.A. | Current measurement circuit comprising a mutually coupled transformer and an integration circuit |
| JP2012008009A (ja) * | 2010-06-24 | 2012-01-12 | Sumida Corporation | 電流センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080005147A (ko) | 자동 이득 제어 회로 | |
| JP3227743B2 (ja) | 倍音付与回路 | |
| JPS63257330A (ja) | 各種レベルを有する信号のａ／ｄ変換回路装置 | |
| JPH06130098A (ja) | 電子式電力量計等の信号入力制御方法および装置 | |
| JPH05196657A (ja) | 交流電圧のピーク値測定法 | |
| US6784654B2 (en) | Signal reproduction block | |
| JPH07147518A (ja) | 線形増幅装置 | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 | |
| KR100446283B1 (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
| JPS5940276A (ja) | 電力増幅器 | |
| US7154424B2 (en) | Digital equalization apparatus | |
| JP2570122B2 (ja) | ビデオ信号の白レベル設定回路 | |
| JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| KR100585055B1 (ko) | 광학 시스템의 디펙트 검출장치 및 방법 | |
| KR100203058B1 (ko) | 씨디피의 자동 포커스 밸런스조정회로 | |
| JPH08140121A (ja) | 映像信号発生器 | |
| JPS6149509A (ja) | 信号レベル等化処理装置 | |
| JPH0528005B2 (ja) | ||
| JPH1082802A (ja) | 波形記憶装置 | |
| JPH06216777A (ja) | 発振検出装置 | |
| JP2003344510A (ja) | 特性測定回路及びそれを用いた半導体装置 | |
| JP2000049605A (ja) | Ａ／ｄ変換回路 | |
| JP3123677B2 (ja) | 動特性測定装置 | |
| JPH07107391A (ja) | Ｃｄｓ回路 |