JPH0612798A

JPH0612798A - ヘッド位置検出装置

Info

Publication number: JPH0612798A
Application number: JP19130892A
Authority: JP
Inventors: Norio Nishida; 紀夫西田; Toshihiko Hirose; 俊彦廣瀬
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-06-26
Filing date: 1992-06-26
Publication date: 1994-01-21

Abstract

(57)【要約】【目的】ディジタル演算処理によりヘッド位置を高い
精度で検出することができるヘッド位置検出装置を提供
する。【構成】ヘッド３による磁気ディスク１のサーボパタ
ーンの再生信号に基づいてタイミング発生部１１が発生
するタイミング信号に応じて、トラッキング制御のサー
ボ信号の信号レベルを信号レベル検出部１２により検出
し、並列比較型のＡ／Ｄ変換器１２によりディジタル化
して、平均化回路１４により４サンプル毎に平均値を算
出する。そして、上記平均化回路１４で得られる平均値
データに基づいてヘッド位置デーをＣＰＵ１５により演
算する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばコンピュータの
外部記憶装置であるハードディスク装置に適用して好適
なヘッド位置検出装置に関するものである。

【０００２】

【従来の技術】従来より、ハードディスク装置では、ボ
イスコイルモータ等の応答性の良いアクチュエータによ
り、ヘッドアームを記録媒体の目的のトラック位置に高
速に移動（シーク）させ、上記ヘッドアームの先端側に
取り付けたヘッドを介して上記記録媒体へのデータの書
き込み、または記録媒体からのデータの読み出しを行っ
ている。

【０００３】また、ディスク上には、高速なシーク動作
を行うためセクタサーボパターンが書き込まれている。

【０００４】例えば、図１３に示すように、ディスク４
０は、セクタ毎に記録領域が複数の領域に区切られてい
る。この記録領域を区切る境界には、セクタサーボパタ
ーンが配されている。このセクタサーボパターンの中で
トラッキング制御用のサーボ信号Ａ及びＢがトラックセ
ンタに対して市松状に記録された後、所定の基準信号Ｃ
が記録されていわゆる３つのファインパターンを配して
いる。すなわちファインパターンＡ及びＢは、トラック
中心を境いにしてズレた位置にある。また、ファインパ
ターンＣは、ディスクの径方向に連続的にパターンが書
き込まれている。ハードディスク装置のヘッドが、この
３つのファインパターンを走査して出力する検出信号に
よって位置制御が行われている。

【０００５】従来のハードディスク装置において、サー
ボの位置信号をディジタル量として検出する方法があ
る。この検出方法を採用したハードディスク装置では、
上記サーボの位置信号の検出にサンプルホールド回路と
逐次比較型Ａ／Ｄ変換器を用いるのが一般的である。

【０００６】

【発明が解決しようとする課題】ところが、上記逐次比
較型Ａ／Ｄ変換器は、データの変換速度が略々１０μＳ
ｅｃと並列比較型Ａ／Ｄ変換器に比べて遅く、変換時間
が並列比較型Ａ／Ｄ変換器より１０倍以上も長い。

【０００７】ここで、例えばセクタサーボ方式のディス
クにおいてセクタサーボパターンによる位置信号を検出
する場合に上記Ａ／Ｄ変換時間に要する時間が長くなる
ことによって生じる不都合について、図１４に示すヘッ
ドの走査による各３つのトラッキング制御用のいわゆる
ファインパターンＡ、Ｂ及びＣのＲＦ信号波形及び図１
５に示す逐次比較型Ａ／Ｄ変換器の回路構成に基づくタ
イミングチャートを参照しながら説明する。

【０００８】図１４（Ｉ）は、上記３つの各ファインパ
ターンを走査した際のＲＦ信号のバースト波形を示す。
このバースト波形レベルは、ファインパーターンＡ、Ｂ
及びＣに対してヘッドの走査による各検出した信号レベ
ルを示し、それぞれＶ_A、Ｖ_B及びＶ_Cで表している。
上記信号レベルＶ_A＝Ｖ_Bの場合、ヘッドはトラック中
心上に、いわゆるオントラック状態にあることがわか
る。また、上記信号レベルがＶ_A＜Ｖ_B、あるいはＶ_A
＞Ｖ_Bの場合、トラック中心から外れた位置を走査して
いることがわかる。実際、図１４（Ｉ）の場合は、この
各信号レベルの大きさがＶ_A＜Ｖ_B＜Ｖ_Cの関係にあ
る。これは、ヘッドがトラック中心に対してファインパ
ターンＢ側にずれていることを示している。

【０００９】上記ＲＦ信号のエンベロープをエンベロー
プ検波器（図示せず）において検波して積分した波形を
図１４（ＩＩ）に示す。

【００１０】図１４（ＩＩ）に示す積分波形は、充放電
タイミングに応じた５つのサンプリングポイントＳ₁〜
Ｓ₅でサンプリングされている。これらのサンプリング
された信号は、図１５に示す入力端子４１を介して各サ
ンプルホールド回路ＳＨ１〜ＳＨ５に供給されている。

【００１１】上記各サンプリングにおけるサンプリング
ポイントの時間間隔は、それぞれＴ_a、Ｔ_b、Ｔ_c及び
Ｔ_dで表している。また、上記信号レベルＶ_A、Ｖ_B及
びＶ_Cは、各サンプリングポイント間の差、すなわちＶ
_A＝Ｓ₂−Ｓ₁、Ｖ_B＝Ｓ₃−Ｓ₂、及びＶ_C＝Ｓ₅−
Ｓ₄で表すことができる。このサンプルホールド回路Ｓ
Ｈ１〜ＳＨ５は、Ａ／Ｄ変換器の動作中に被変換信号で
あるアナログ信号の変化を起こさないように上記アナロ
グ信号の瞬時値をサンプルして一定の時間保持するため
の回路である。

【００１２】図１４（ＩＩＩ）は、各サンプルホールド
回路ＳＨ１〜ＳＨ５のサンプルホールドタイミングを示
している。ここで、Ａ／Ｄ変換器の変換時間をＴ_ADとす
ると、各サンプルホールド回路におけるサンプルホール
ド期間は、それぞれサンプルホールド回路ＳＨ１では、
サンプリングポイントＳ₁からＡ／Ｄ変換器の変換時間
分Ｔ_AD、サンプルホールド回路ＳＨ２では、サンプリン
グポイントＳ₂から（２Ｔ_AD−Ｔ_a）、サンプルホール
ド回路ＳＨ３では、サンプリングポイントＳ₃から（３
Ｔ_AD−（Ｔ_a＋Ｔ_b））、サンプルホールド回路ＳＨ４
では、サンプリングポイントＳ₄から（４Ｔ_AD−（Ｔ_a
＋Ｔ_b＋Ｔ_C））及びサンプルホールド回路ＳＨ４で
は、サンプリングポイントＳ₅から（５Ｔ_AD−（Ｔ_a＋
Ｔ_b＋Ｔ_C＋Ｔ_d））になっている。

【００１３】このようにしてサンプルホールドされたア
ナログ信号は、図１５に示す切換スイッチ４２の端子ａ
〜ｅに供給される。逐次比較型Ａ／Ｄ変換器４３は、上
記端子ａ〜ｅに供給されるアナログ信号の電圧と例えば
最上位ビットから順に切り換えて内蔵する基準電圧回路
（図示せず）から供給するビットの重みに比例した電圧
とを比較器（図示せず）で比較している。この基準電圧
以上の電圧が端子に供給されている場合、Ａ／Ｄ変換器
は、そのビットに対して“１”を出力する。これより低
い電圧では、“０”を出力する。上記逐次比較型Ａ／Ｄ
変換器４３は、このディジタルデータをＣＰＵ４４に供
給する。このＣＰＵ４４は、サーボの位置信号に関する
ディジタルデータによりサーボ制御量を計算して出力端
子４６から上記データを出力する。このようにして逐次
比較型Ａ／Ｄ変換器を用いてハードディスク装置のサー
ボの位置信号を検出している。

【００１４】もし、上記サンプリング間隔Ｔ_a〜Ｔ_dが
上記Ａ／Ｄ変換時間Ｔ_ADより短い場合、全体のサンプリ
ングデータのＡ／Ｄ変換時間は、サンプリングポイント
数とＡ／Ｄ変換時間Ｔ_ADの積で表される。この場合、図
１４により全Ａ／Ｄ変換時間は、５Ｔ_ADとなることがわ
かる。

【００１５】また、逐次比較型Ａ／Ｄ変換器においてサ
ンプルホールド回路は、図１５に示すようにサンプリン
グポイント数だけ必要になり、回路規模の大型化につな
がる。

【００１６】このように位置情報を変換してサーボをか
けても、位置情報の変換に要する時間がかかり過ぎる
と、高速のヘッドを駆動している場合や高密度記録がな
されている記録媒体において上記位置情報をサンプリン
グした位置と実際のヘッド位置の間に誤差を生じ、折角
求めたサーボ特性が対応しなくなってしまう。すなわち
サーボ特性が、不要な変換時間のため伝達特性を劣化さ
せてしまうことになる。この無駄に費やされる時間Ｔ_D
と伝達関数の位相特性の関係を図１６に示す。

【００１７】上記無駄な時間Ｔ_Dとは、例えば上記各サ
ンプルホールド回路ＳＨ１〜ＳＨ５における上記各サン
プリングポイントとＡ／Ｄ変換開始までのサンプルホー
ルド時間に対応する。この無駄な時間Ｔ_Dが大きくなる
に連れて伝達関数の位相遅延量が増加する。図１６で
は、無駄な時間Ｔ_D＝ｔ_dで３６０°位相遅延が生じる
ことを示している。ここで、１／ｔ_dが位相遅延の対象
となる信号周波数である。

【００１８】高速のヘッドを駆動や高密度記録を鑑みて
この無駄な時間を短くするためには、Ａ／Ｄ変換器の変
換時間の短縮、すなわち現在用いている変換クロック周
波数より高い周波数でＡ／Ｄ変換する必要がある。上述
したように逐次比較型Ａ／Ｄ変換器は、変換時間に限界
があり、高速のＡ／Ｄ変換器が望まれる。さらに、上述
したように今後、記憶媒体としてハードディスク装置
は、より一層の高密度化が進む傾向にある。このため、
上記高密度化に対応したハードディスク装置においてサ
ーボ特性を向上させて位置検出して目的の位置にヘッド
を駆動させる装置が望まれている。

【００１９】そこで、本発明は上述の実情に鑑み、Ａ／
Ｄ変換に要する変換時間の短縮化を行い、サーボ特性の
高性能化を図ることができるヘッド位置検出装置の提供
を目的とするものである。

【００２０】

【課題を解決するための手段】本発明は、上述した課題
を解決するために、位置検出するためのトラック中心に
対して対称でありながら、トラックと直交方向に互いに
逆向きのオフセットをかけた異なる位置に記録を行う第
１及び第２のバースト信号を配した後、所定の基準信号
を記録したトラッキング制御のサーボ信号を有する記録
媒体に対するヘッド位置を検出するヘッド位置検出装置
において、上記記録媒体のトラッキング制御のサーボ信
号の走査タイミングに応じたタイミング信号を発生させ
るタイミング発生手段と、該タイミング発生手段からの
出力信号に応じてトラッキング制御のサーボ信号の信号
レベルを検出する信号レベル検出手段と、該信号レベル
検出手段からの出力信号をディジタル信号に変換する並
列比較型のＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段からの
出力データをＮサンプル毎に平均値を算出する平均化手
段と、該平均化手段からの平均値データに対してヘッド
位置制御に必要な演算処理するサーボ制御量演算手段と
を備えてなることを特徴とするものである。

【００２１】

【作用】本発明に係るヘッド位置検出装置では、記録媒
体上のサーボパターンの信号レベルをタイミング発生手
段からのタイミング信号に応じて信号レベル検出手段に
より検出し、その検出出力信号を並列比較型のＡ／Ｄ変
換手段によりディジタル化し、平均化手段によりＮサン
プル毎に平均値を算出する。そして、その平均値データ
に基づいて、ヘッド位置制御に必要な演算処理するサー
ボ制御量演算手段によりヘッド位置制御データを算出す
る。

【００２２】

【実施例】本発明に係るヘッド位置検出装置について図
面を参照しながら説明する。

【００２３】本発明に係るヘッド位置検出装置は、例え
ば図１に示すように構成される。この図１に示すヘッド
位置検出装置は、セクタサーボ方式のハードディスク装
置に適用したものである。

【００２４】このハードディスク装置は、磁気ディスク
１、スピンドルモータ２、ヘッドアーム３、ヘッド４、
リードライト回路５、ヘッド位置検出装置６、ローパス
フィルタ（ＬＰＦ）７、ボイスコイルモータ（ＶＣＭ）
駆動回路８及びボイスコイルモータ９などを備えてな
る。

【００２５】上記磁気ディスク１は、円周方向のトラッ
クに対し等間隔に数十のセクタに分割され、各セクタの
位置検出のために必要なアドレス情報やファインパター
ン等の情報がセクタサーボパターン（ＳＳＰ）に書き込
まれている。上記セクタサーボパターンは、例えば図２
に示すように、サーボパターン領域を示すサーボヘッダ
ＳＨ、トラックを特定するアドレスＡＤ１〜ＡＤ３及び
バースト信号が記録されている。上記バースト信号は、
３つのトラッキング制御用のサーボ信号でいわゆるファ
インパターンＡ、Ｂ及びＣを有している。上記ファイン
パターンＡ、Ｂは、前述したように周方向にＡ、Ｂの順
に配し、トラック中心に対して対称でありながら、トラ
ック直交方向に互いに逆向きのオフセットをかけた異な
る位置に記録されている。

【００２６】上記サーボヘッダＳＨは、このサーボヘッ
ダ以後のパターン検出のタイミングを発生する時間基準
となる。また、上記ファインパターンＡ及びＢの再生波
形は、ヘッドの位置に応じてそれぞれのエンベロープが
変化する。この変化によって、ヘッドのずれを検出する
ことができる。上記ファインパターンＣは、上記ファイ
ンパターンＡ及びＢと異なり、半径方向に対して連続的
に一定のエンベロープレベルを出力するように記録され
ている。このファインパターンＣは、レベルを正規化す
るために用いられる。そして、ヘッドの位置信号は、上
記ファインパターンＡ、Ｂ及びＣの各再生波形のレベル
Ｖ_A、Ｖ_B及びＶ_Cを用いて（Ｖ_A−Ｖ_B）／Ｖ_Cから
求めることができる。

【００２７】上記ヘッド３は、上記磁気ディスク１上の
セクタサーボパターン（ＳＳＰ）の再生信号を上記リー
ドライト回路５を介して上記ヘッド位置検出装置６に供
給する。

【００２８】そして、上記ヘッド位置検出装置６は、上
記セクタサーボパターン（ＳＳＰ）の再生信号から上記
ヘッドアーム４の位置制御用のサーボ量に応じた制御信
号を生成する。そして、このヘッド位置検出装置６は、
上記制御信号を上記ローパスフィルタ７を介してボイス
コイルモータ駆動回路８にして、上記ボイスコイルモー
タ３２の駆動を制御することにより、上記ヘッドアーム
４の位置を制御する。

【００２９】このヘッド位置検出装置６は、タイミング
発生部１１、信号レベル検出部１２、Ａ／Ｄ変換器１
３、平均化回路１４、ＦＩＦＯ（First In First Out)
メモリ１５、ＣＰＵ１６、Ｄ／Ａ変換器１７などを備え
てなる。

【００３０】上記タイミング発生部１１は、記録媒体の
トラッキング制御のサーボ信号の走査タイミングに応じ
たタイミング信号を発生させるタイミング発生手段とし
て機能するもので、図３に示すように、ピーク検出回路
１１０、サーボヘッダ検出回路１１１及びタイミング発
生回路１１２から成る。このタイミング発生部１１は、
上記磁気ディスク１のセクタサーボパターンを再生した
図４（ａ）に示すようなＲＦ信号について、上記ピーク
検出回路１１０により上記ＲＦ信号のピークを検出し、
２値化したパルス信号に変換する。また、上記ピーク検
出回路１１０の出力に基づいて、上記サーボヘッダ検出
回路１１１により入力信号がセクタサーボパターンの領
域であるかどうかをチェックして領域の特定を行い、各
種タイミングの基準位置を検出する。そして、上記サー
ボヘッダ検出回路１１１の出力に基づいて、後述する積
分回路１２２の積分タイミング信号及び放電タイミング
信号、上記Ａ／Ｄ変換器１３の変換クロックやＦＩＦＯ
メモリ１５の入出力に関するタイミングに用いるシステ
ムクロックをなどの各種タイミング信号を上記タイミン
グ発生回路１１２から各回路に供給する。

【００３１】また、上記信号レベル検出部１２は、上記
タイミング発生部１１からのタイミング信号に応じてト
ラッキング制御のサーボ信号の信号レベルを検出する信
号レベル検出手段として機能するもので、図３に示すよ
うに全波整流器１２０、エンベロープ検波回路１２１及
び積分回路１２２から成る。

【００３２】上記全波整流器１２０は、上記リードライ
ト回路５から供給されるＲＦ信号を全波整流して、図４
（ｂ）に示すような全波整流波形信号を上記エンベロー
プ検波回路１２１に供給する。そして、このエンベロー
プ検波回路１２１は、上記全波整流波形信号をエンベロ
ープ検波して、図４（ｃ）に示すようなエンベロープ波
形信号を積分回路１２２に供給する。

【００３３】上記積分回路１２２は、上述したタイミン
グ発生部１１から供給される図４（ｅ）に示すような積
分タイミング信号と図４（ｆ）に示すような放電タイミ
ング信号に応じて積分あるいは放電を行い、上記エンベ
ロープ波形信号に対して図４（ｄ）に示すような積分波
形信号を出力する。上記積分タイミング信号と放電タイ
ミング信号は、図４（ｇ）に示すシステムクロックに同
期しており、上記積分回路１２２は、これらのタイミン
グに応じて、上記積分タイミング信号のレベルがシステ
ムクロックの立ち上がりのエッジパルスで“Ｈ”レベル
のとき積分を行い、“Ｌ”レベルのとき保持する。同様
に、放電タイミング信号のレベルがシステムクロックの
立ち上がりのエッジパルスで“Ｈ”レベルのとき放電を
行い、“Ｌ”レベルのときレベルを保持する。

【００３４】ここで、位置検出制御を行うためにのデー
タとしてファインパターンＡ、Ｂ及びＣのそれぞれレベ
ルＶ_A、Ｖ_B及びＶ_Cが必要で、上記信号レベルＶ_A、
Ｖ_B及びＶ_Cを用いて（Ｖ_A−Ｖ_B）／Ｖ_Cを算出して
トラック中心に対してヘッド位置を検出してサーボ制御
を行うので、上記信号レベルＶ_A、Ｖ_B及びＶ_Cを求め
るために上記図４（ｄ）に示す出力波形をサンプリング
ポイントＳ₁〜Ｓ₅で信号レベルをサンプリングする必
要がある。これに対して、上記Ａ／Ｄ変換器１４は、図
４（ｇ）に示すシステムクロックに同期して図４（ｄ）
に示す出力波形をサンプリングしている。すなわち、上
記積分回路１２２からの図４（ｄ）に示すような出力信
号が、上記Ａ／Ｄ変換器１３に供給される。

【００３５】上記Ａ／Ｄ変換器１３は、上記信号レベル
検出部１２からの出力信号をディジタル信号にＡ／Ｄ変
換手段として機能するもので、高速動作の可能な並列比
較型（あるいはフラッシュ型）のＡ／Ｄ変換器からな
る。

【００３６】このＡ／Ｄ変換器１３は、システムクロッ
クに同期して上記入力信号をＡ／Ｄ変換する。ディジタ
ル量に変換されたデータは、例えば８ビットの分解能で
システムクロックに同期して出力される。この実施例に
おけるＡ／Ｄ変換器１３では、上記信号レベルＶ_A、Ｖ
_B及びＶ_Cを求めるための５つの上記サンプリングポイ
ントＳ₁〜Ｓ₅において、それぞれ４クロック分の各サ
ンプリング値をディジタル化して、上記サンプリングポ
イントＳ₁における４サンプルのデータＤ₁₁，Ｄ₁₂，Ｄ
₁₃，Ｄ₁₄、上記サンプリングポイントＳ₂における４サ
ンプルのデータＤ₂₁，Ｄ₂₂，Ｄ₂₃，Ｄ₂₄、上記サンプリ
ングポイントＳ₃における４サンプルのデータＤ₃₁，Ｄ
₃₂，Ｄ₃₃，Ｄ₃₄上記サンプリングポイントＳ₄における
４サンプルのデータＤ₄₁，Ｄ₄₂，Ｄ₄₃，Ｄ₄₄、上記サン
プリングポイントＳ₅における４サンプルのデータ
Ｄ₅₁，Ｄ₅₂，Ｄ₅₃，Ｄ₅₄を上記平均化回路１４に順次供
給する。

【００３７】上記平均化回路１４は、上記Ａ／Ｄ変換器
１３からの出力データをＮサンプル毎に平均値を算出す
る平均化手段として機能するもので、上記Ａ／Ｄ変換器
１３から供給されるデータを４サンプル毎に平均値を算
出して、上記サンプリングポイントＳ₁における平均値
データＤ₁＝（Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄）／４と、上記
サンプリングポイントＳ₂における平均値データＤ₂＝
（Ｄ₂₁＋Ｄ₂₂＋Ｄ₂₃＋Ｄ₂₄）／４と、上記サンプリング
ポイントＳ₃における平均値データＤ₃＝（Ｄ₃₁＋Ｄ₃₂
＋Ｄ₃₃＋Ｄ₃₄）／４と、上記サンプリングポイントＳ₄
における平均値データＤ₄＝（Ｄ₄₁＋Ｄ₄₂＋Ｄ₄₃＋
Ｄ₄₄）／４と、上記サンプリングポイントＳ₅における
平均値データＤ₅＝（Ｄ₅₁＋Ｄ₅₂＋Ｄ₅₃＋Ｄ₅₄）／４を
上記ＦＩＦＯメモリ１５に供給する。

【００３８】ここで、上記平均化回路１４は、例えば図
５に示すように、加算器１４１とフリップフロップ１４
２とからなり、上記Ａ／Ｄ変換器１３によりディジタル
化されたデータと上記フリップフロップ１４２のラッチ
出力を上記加算器１４１により加算して、その加算出力
を上記フリップフロップ１４２に供給するようになって
いる。

【００３９】この平均化回路１４では、図６に示すよう
に、初期状態では、上記タイミング発生部１１から上記
フリップフロップ１４２のクリア入力端に供給されるク
リア信号が”Ｌ”で上記フリップフロップ１４２をクリ
アしている。従って、上記フリップフロップ１４２のラ
ッチ出力は、常に「０」となっている。

【００４０】そして、タイミングでアベレージスタート
信号が供給されると、上記タイミング発生部１１は、上
記フリップフロップ１４２のクリア入力端に”Ｈ”のク
リア信号を供給する。これにより、上記フリップフロッ
プ１４２は、ラッチ動作可能となり、上記加算器１４１
の加算出力を順番にラッチする。

【００４１】上記加算器１４１は、上記Ａ／Ｄ変換器１
３によりサンプリングされたデータＤ₁₁，Ｄ₁₂，Ｄ₁₃，
Ｄ₁₄を繰り返し加算する。これにより、上記加算器１４
１の加算出力は、（Ｄ₁₁）→（Ｄ₁₁＋Ｄ₁₂）→（Ｄ₁₁＋
Ｄ₁₂＋Ｄ₁₃）→（Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄）→（Ｄ₁₁＋
Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋１）となる。

【００４２】ここで、最後に”１”を加算したのは、後
で”４”で割るためのまるめ処理で、上記Ａ／Ｄ変換器
１３のキャリー入力端に上記タイミング発生部１１から
キャリー信号を供給することにより実現される。

【００４３】なお、処理によって”２”を加算したい場
合には、図６に破線で示すようにキャリー信号のパルス
幅を２クロック分広げることにより、上記Ａ／Ｄ変換器
１４において”１”を２回加算することができる。

【００４４】ここで、上記Ａ／Ｄ変換器１３が８ビット
の分解能を持っているとすると、上記Ａ／Ｄ変換器１３
によりサンプリングされたデータは８ビットであり、４
回加算することにより、上記加算器１４１の加算出力及
びフリップフロップ１４２のラッチ出力は１０ビットに
なるので、１０ビットのデータの上位８ビットを取り出
すことにより、”４”で割る操作を行うことができる。

【００４５】そして、この平均化回路１４により得られ
た平均値データは、上記タイミング発生部１１からのタ
イミングパルスによって上記ＦＩＦＯメモリ１５にラッ
チされる。なお、上記タイミング発生部１１は、上記平
均値データを上記ＦＩＦＯメモリ１５にラッチした後、
上記フリップフロップ１４２のクリア入力端に”Ｌ”の
クリア信号を供給して、上記フリップフロップ１４２を
クリアする。

【００４６】このようにして、上記平均化回路１４によ
り順次に得られた図４（ｈ）に示す各サンプリングポイ
ントＳ₁〜Ｓ₅における平均値データＤ₁〜Ｄ₅は、図
４（ｉ）に示すサンプリングパルスＳＡ₁〜ＳＡ₅の立
ち上がりエッジで上記ＦＩＦＯメモリ１５へ書き込まれ
る。このサンプリングパルスＳＡ₁〜ＳＡ₅もまた、上
述したタイミング発生回路１２で生成され、システムク
ロックに同期している。上記ＦＩＦＯメモリ１５は、サ
ンプリングパルスＳＡ₁〜ＳＡ₅によってデータが書き
込まれると、ＦＩＦＯエンプティフラグ（図４（ｋ）を
参照）のレベルを“Ｌ”に変化させ、何も入っていない
場合、上記フラグのレベルを“Ｈ”にして上記ＣＰＵ１
６に供給する。

【００４７】このように、上記ＣＰＵ１６は、上記ＦＩ
ＦＯメモリ１５を介して上記平均化回路１４から供給さ
れる平均値データに対してヘッド位置制御に必要な演算
処理するサーボ制御量演算手段として機能する。

【００４８】上記ＣＰＵ１６は、上記ＦＩＦＯエンプテ
ィフラグをチェックしてデータが入力されたと判断した
場合、上記ＦＩＦＯメモリ１５に対して図４（ｊ）に示
すリードパルス信号ＲＤ₁〜ＲＤ₅により各データＤ₁
〜Ｄ₅を読み込む。この読み込みに際してＣＰＵ１６
は、上記ＦＩＦＯメモリ１５に対してリードパルス信号
ＲＤ₁〜ＲＤ₅を発生しこのリードパルス信号ＲＤ₁〜
ＲＤ₅の立ち上がりエッジで各データを読み込んでい
る。このＦＩＦＯエンプティフラグを用いることによっ
て、上記ＣＰＵ１６は、サンプリングしたデータを取り
逃がすことがなくなること、データが供給されるまでの
待ち時間を最短にすることができる。このような動作に
より、上記ＣＰＵ１６の負担が軽減される。

【００４９】図７は、実際の上述したＦＩＦＯメモリ１
５中に下のアドレスから順にサンプリングパルスの立ち
上がりエッジで書き込み、リードパルス信号の立ち上が
りエッジでＣＰＵ１６へ読み込む場合を示している。Ｆ
ＩＦＯメモリ１５にはサンプリングパルスＳＡ₁でデー
タＤ₁が書き込まれ、ＦＩＦＯエンプティフラグが
“Ｌ”とされる。そして、リードパルス信号ＲＤ₁の供
給により、上記データＤ₁がＦＩＦＯメモリ１５から読
み出されてＣＰＵ１６に入力される。

【００５０】また、ＦＩＦＯメモリ１５には、サンプリ
ングパルスＳＡ₂〜ＳＡ₄によってデータＤ₂〜Ｄ₄が
下のアドレスから順に格納される。そして、リードパル
ス信号ＲＤ₂によりデータＤ₂がＦＩＦＯメモリ１５か
ら読み出されてＣＰＵ１６に入力される。

【００５１】ＦＩＦＯメモリ１５は、サンプリングパル
スＳＡ₅によりデータＤ₅が上位のアドレス側に書き込
まれる。これによりＦＩＦＯメモリ１５は、データＤ₃
〜Ｄ₅が格納された状態となる。この後、リードパルス
信号ＲＤ₃〜ＲＤ₅によってＦＩＦＯメモリ１５内のデ
ータＤ₃〜Ｄ₅が順次読み出されてＣＰＵ１６に入力さ
れる。この読み出しが終了した時点でＦＩＦＯエンプテ
ィフラグは“Ｈ”になる。このようにデータを適宜にメ
モリから読み出すことによってデータが上記ＦＩＦＯメ
モリ１５から失われることはない。

【００５２】ＣＰＵ１６は、すべてのデータＤ₁〜Ｄ₅
を読み取った後、サーボコンントロールに必要な演算を
行う。この演算によって、ＣＰＵ１６は、ヘッドの位置
制御量をＤ／Ａ変換器１７に出力する。上記Ｄ／Ａ変換
器１７は、ディジタルのヘッドの位置制御量をアナログ
信号に変換して出力端子１８から出力する。このヘッド
の位置制御量に応じた出力信号により高速のヘッド位置
決め制御が実現される。

【００５３】次に、上述したＣＰＵ１６におけるヘッド
の位置制御量の演算手順を図８に示すフローチャートを
参照しながら説明する。図８に示すフローチャートに従
ってステップＳ１０よりヘッドの位置決めサーボにおけ
る位置制御量の演算を開始する。ステップＳ１１では、
入力データの数をカウントするカウンタｎの値をゼロに
設定してステップＳ１２に進む。

【００５４】ステップＳ１２では、ＦＩＦＯメモリ１６
からこのＣＰＵ１６に供給されるＦＩＦＯエンプティフ
ラグの値をチェックしてＦＩＦＯメモリ１５中のデータ
の有無を判別している。上記ＦＩＦＯエンプティフラグ
の値がレベル“Ｈ”の場合、全メモリ領域にデータがな
いと判別してステップＳ１２に戻る。また、上記ＦＩＦ
Ｏエンプティフラグの値がレベル“Ｌ”の場合、メモリ
領域にデータが存在すると判別してステップＳ１３に進
む。

【００５５】ステップＳ１３で、上記ＦＩＦＯメモリ１
５から供給されるデータをＣＰＵ１６に読み込んでステ
ップＳ１４に進む。ステップＳ１４で入力データ数カウ
ンタｎの値を１だけ歩進してステップＳ１５に進む。

【００５６】ステップＳ１５では、上述した実施例に合
わせて上記入力データ数カウンタｎの値が５に達したか
どうかを判別している。上記入力データ数カウンタｎの
値が５に達していない場合、ステップＳ１１に戻ってデ
ータの入力を続ける。また、上記カウンタｎの値が５に
達した場合、ステップＳ１６に進んで計算を行う。

【００５７】ステップＳ１６では、ディスクに書き込ま
れているファインパターンＡ、Ｂ及びＣを読み込んだ際
の３つのバースト波形レベルＶ_A、Ｖ_B及びＶ_Cをサン
プリングポイントＳ₁〜Ｓ₅でのサンプリングされたデ
ータＤ₁〜Ｄ₅に基づいて次の３つの式から計算する。Ｖ_A＝Ｄ₂−Ｄ₁ （１）Ｖ_B＝Ｄ₃−Ｄ₂ （２）Ｖ_C＝Ｄ₅−Ｄ₄ （３）

【００５８】ステップＳ１７では、ステップＳ１６で求
めた３つのバースト波形レベルＶ_A、Ｖ_B及びＶ_Cの値
を基にヘッドの位置信号を（Ｖ_A−Ｖ_B）／Ｖ_Cから求
める。

【００５９】ステップＳ１８では例えばサーボ制御のた
めの比例・積分・微分（ＰＩＤ）動作の制御量を計算し
てサーボの補償量を求めている。ステップＳ１９で、上
記ステップＳ１８において求めた位置決めにおけるサー
ボの補償量をＤ／Ａ変換器１７に出力する。ステップＳ
２０でこの位置検出サーボの演算を終了する。

【００６０】このような手順に従ってＣＰＵ１６では、
位置検出サーボの制御量が計算されている。

【００６１】ここで、上記Ａ／Ｄ変換器１４により各サ
ンプリングポイントＳ₁〜Ｓ₅で信号レベルをそれぞれ
１個だけサンプリングしたとすると、図９に示すよう
に、例えばレベルが一定の入力に対して、実際には、こ
の入力に含まれるノイズをサンプリング周波数ｆｓでサ
ンプリングした変動を伴うデータがＡ／Ｄ変換器１４か
ら出力されることになる。従って、ＣＰＵ１６では、上
記各サンプリングポイントＳ₁〜Ｓ₅で信号レベルをそ
れぞれ１個だけサンプリングしたデータを用いて、１／
ｆｓ周期で位置検出サーボの制御量を算出すると、図１
０に示すように、上記Ａ／Ｄ変換器１４への入力信号の
ノイズや該Ａ／Ｄ変換器１４における量子化ノイズが、
サーボの伝達特性に畳込まれてしまい、これらのノイズ
がサーボの外乱として働き、ヘッドの位置精度が悪くな
る。

【００６２】しかし、この実施例では、上述のように上
記Ａ／Ｄ変換器１４により各サンプリングポイントＳ₁
〜Ｓ₅で信号レベルをそれぞれ４サンプルのデータを得
て、上記平均化回路１５により平均値データを得るよう
にしているので、４^1/2＝２倍のＳ／Ｎとなり、６ｄＢ
のＳ／Ｎ改善が図られる。

【００６３】この実施例においてヘッドにサーボをかけ
て、ヘッドの位置信号（Ｖ_A−Ｖ_B）／Ｖ_Cを実測した
結果を図１１のヒストグラムに示し、実施例における平
均化回路１５を外してヘッドの位置信号（Ｖ_A−Ｖ_B）
／Ｖ_Cを実測した結果を図１２のヒストグラムに示す。
上記図１１に示したヒストグラムの分散は３σ＝０．３
７μｍであり、上記図１２に示したヒストグラムの分散
は３σ＝０．４１μｍであって、平均化回路１５を設け
ることにより、明らかにヘッドの位置決め精度を高める
ことができる。

【００６４】なお、この実施例では上記平均化回路１５
により４サンプルのデータの平均値を算出するようにし
たが、原理的に、Ｎ個のデータを平均化することによ
り、Ｎ^1/2倍のＳ／Ｎ改善を図ることができる。

【００６５】このように構成して高速のシステムクロッ
クに同期したＡ／Ｄ変換を行うことにより、不要な変換
時間をなくすことができる。また、ディジタルサーボを
かける場合、サーボ特性を高性能にでき、位相余裕が大
きくすることが可能になる。また、回路構成も多数のサ
ンプルホールド回路を必要としない構成やＩＣ化を図る
等によりヘッド位置検出装置を省スペースで実現するこ
とができる。

【００６６】なお、本発明のヘッド位置検出装置は、セ
クタサーボ方式に対して適用したものにあるが上述した
実施例に限定されるものでなく、サーボ面サーボ方式等
にも使用することができる。

【００６７】

【発明の効果】以上の説明からも明らかなように、本発
明によれば、位置検出するためのトラック中心に対して
対称でありながら、トラックと直交方向に互いに逆向き
のオフセットをかけた異なる位置に記録を行う第１及び
第２のバースト信号を配した後、所定の基準信号を記録
したトラッキング制御のサーボ信号を有する記録媒体に
対するヘッド位置を検出するヘッド位置検出装置におい
て、上記記録媒体のトラッキング制御のサーボ信号の走
査タイミングに応じたタイミング信号を発生させるタイ
ミング発生手段と、該タイミング発生手段からのタイミ
ング信号に応じてトラッキング制御のサーボ信号の信号
レベルを検出する信号レベル検出手段と、該信号レベル
検出手段からの出力信号をディジタル信号に変換する並
列比較型のＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段からの
出力データをＮサンプル毎に平均値を算出する平均化手
段と、該平均化手段からの平均値データに対してヘッド
位置制御に必要な演算処理するサーボ制御量演算手段と
を備えることにより、ディジタルサーボをかける場合
に、不要な時間の短縮化を図ってサーボ特性を高性能に
でき、位相余裕を大きくすることができる。しかも、上
記Ａ／Ｄ変換手段によりディジタル化したデータについ
て、平均化手段によりＮサンプル毎に平均値を算出した
平均値データを用いて、サーボ制御量演算手段によりヘ
ッド位置制御に必要な演算処理を行うので、Ｎ^1/2倍に
ＳＮを向上することができ、高い精度でヘッドの位置検
出を行うことができる。

【図面の簡単な説明】

【図１】本発明を適用したハードディスク装置の構成を
示すブロック図である。

【図２】上記ハードディスク装置においてディスク上に
書き込まれているセクタサーボパターンの例を示す図で
ある。

【図３】上記ハードディスク装置におけるヘッド位置検
出装置の具体的構成を示すブロック図である。

【図４】上記ヘッド位置検出装置の動作を説明するため
のタイミングチャートである。

【図５】上記ヘッド位置検出装置における平均化回路の
具体的構成を示すブロック図である。

【図６】上記平均化回路の動作を説明するためのタイミ
ングチャートである。

【図７】上記ヘッド位置検出装置におけるＦＩＦＯメモ
リの動作を図４に示したタイミングに合わせて説明した
図である。

【図８】上記ヘッド位置検出装置におけるＣＰＵによる
位置検出サーボの演算手順を示すフローチャートであ
る。

【図９】上記ヘッド位置検出装置において各サンプリン
グポイントて信号レベルをそれぞれ１個だけサンプリン
グした場合のＡ／Ｄ変換器の出力を示す図である。

【図１０】入力信号のノイズやＡ／Ｄ変換器における量
子化ノイズが畳込まれたサーボの伝達特性を示す図であ
る。

【図１１】上記ヘッド位置検出装置によりヘッドにサー
ボをかけて、ヘッドの位置信号を実測した結果を示すヒ
ストグラムである。

【図１２】上記ヘッド位置検出装置において平均化回路
を外してヘッドの位置信号を実測した結果を示すヒスト
グラムである。

【図１３】ディスク上に書き込まれているセクタサーボ
パターンを説明する模式図である。

【図１４】従来のヘッド位置検出装置における各出力の
タイミングを示す出力波形図及びタイミングチャートで
ある。

【図１５】従来のヘッド位置検出装置の概略構成を示す
ブロック図である。

【図１６】従来のヘッド位置検出装置における無駄な時
間と位相遅延量の関係を示すグラフである。

【符号の説明】

１・・・・・・磁気ディスク３・・・・・・磁気ヘッド４・・・・・・ヘッドアーム５・・・・・・リードライト回路６・・・・・・ヘッド位置検出装置８・・・・・・ボイスコイルモータ駆動回路９・・・・・・ボイスコイルモータ１１・・・・タイミング発生部１２・・・・信号レベル検出部１３・・・・・並列比較型Ａ／Ｄ変換器１４・・・・・平均化回路１５・・・・・ＦＩＦＯメモリ１６・・・・・ＣＰＵ１７・・・・・Ｄ／Ａ変換器

Claims

【特許請求の範囲】

【請求項１】位置検出するためのトラック中心に対し
て対称でありながら、トラックと直交方向に互いに逆向
きのオフセットをかけた異なる位置に記録を行う第１及
び第２のバースト信号を配した後、所定の基準信号を記
録したトラッキング制御のサーボ信号を有する記録媒体
に対するヘッド位置を検出するヘッド位置検出装置にお
いて、上記記録媒体のトラッキング制御のサーボ信号の走査タ
イミングに応じたタイミング信号を発生させるタイミン
グ発生手段と、該タイミング発生手段からのタイミング信号に応じてト
ラッキング制御のサーボ信号の信号レベルを検出する信
号レベル検出手段と、該信号レベル検出手段からの出力信号をディジタル信号
に変換する並列比較型のＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段からの出力データをＮサンプル毎に平
均値を算出する平均化手段と、該平均化手段からの平均値データに対してヘッド位置制
御に必要な演算処理するサーボ制御量演算手段とを備え
てなることを特徴とするヘッド位置検出装置。