JPH0612607A - 記録アンプ回路 - Google Patents
記録アンプ回路Info
- Publication number
- JPH0612607A JPH0612607A JP4169762A JP16976292A JPH0612607A JP H0612607 A JPH0612607 A JP H0612607A JP 4169762 A JP4169762 A JP 4169762A JP 16976292 A JP16976292 A JP 16976292A JP H0612607 A JPH0612607 A JP H0612607A
- Authority
- JP
- Japan
- Prior art keywords
- current
- recording
- circuit
- amplifier
- feedback circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】素子のばらつきや温度特性などに対しても出力
電流を安定させ、しかも外付け部品を少なくしてコスト
も低減することのできる記録アンプ回路を提供すること
にある。 【構成】外付けのコンデンサＣ１およびＩＣ内部の電流
値により記録電流の立ち上りと立ち下りの電流波形に斜
面をつける全帰還回路２を設ける。この全帰還回路２に
より再生・記録切り換え時のヒゲを防止すると共に、出
力電流のばらつきを抑制する。
電流を安定させ、しかも外付け部品を少なくしてコスト
も低減することのできる記録アンプ回路を提供すること
にある。 【構成】外付けのコンデンサＣ１およびＩＣ内部の電流
値により記録電流の立ち上りと立ち下りの電流波形に斜
面をつける全帰還回路２を設ける。この全帰還回路２に
より再生・記録切り換え時のヒゲを防止すると共に、出
力電流のばらつきを抑制する。
Description
【０００１】
【産業上の利用分野】本発明はＶＴＲのヘッド増幅部に
関し、特に記録アンプ回路に関する。
関し、特に記録アンプ回路に関する。
【０００２】
【従来の技術】従来、かかる記録アンプ回路は、記録電
流の立ち上りと立ち下りの電流波形に斜面をつけるため
に設けられている。しかも、出力電流を制御するため
に、外部回路を付加して構成される。
流の立ち上りと立ち下りの電流波形に斜面をつけるため
に設けられている。しかも、出力電流を制御するため
に、外部回路を付加して構成される。
【０００３】図３は従来の一例を示す記録アンプ回路図
である。図３に示すように、従来の記録アンプ回路は、
外部回路７と、この外部回路７にＮＰＮトランジスタＱ
１５，Ｑ１６と定電流源１０，１１および抵抗Ｒ１７を
介して接続された記録入力回路１６と、この記録入力回
路１６に抵抗Ｒ２１，Ｒ２２とＮＰＮトランジスタＱ２
０，Ｑ２１および定電流源１５を介して接続されたアン
プ回路１７とから構成される。この記録入力回路１６は
ＮＰＮトランジスタＱ１７〜Ｑ１９と抵抗１８〜Ｒ２０
および定電流源１２〜１４とで構成され、アンプ回路１
７はＮＰＮトランジスタＱ２２〜Ｑ２４，ＰＮＰトラン
ジスタＱ２６〜Ｑ２８および抵抗Ｒ２３〜Ｒ２５，Ｒ２
６〜Ｒ３０で構成される。また、付加される外部回路７
はＰＮＰトランジスタＱ２５と抵抗Ｒ１５，Ｒ１６およ
びコンデンサＣ２で構成される。尚、８，９はそれぞれ
外部端子であり、ｒｅｆは基準電圧、Ｉ８〜Ｉ１３は定
電流である。
である。図３に示すように、従来の記録アンプ回路は、
外部回路７と、この外部回路７にＮＰＮトランジスタＱ
１５，Ｑ１６と定電流源１０，１１および抵抗Ｒ１７を
介して接続された記録入力回路１６と、この記録入力回
路１６に抵抗Ｒ２１，Ｒ２２とＮＰＮトランジスタＱ２
０，Ｑ２１および定電流源１５を介して接続されたアン
プ回路１７とから構成される。この記録入力回路１６は
ＮＰＮトランジスタＱ１７〜Ｑ１９と抵抗１８〜Ｒ２０
および定電流源１２〜１４とで構成され、アンプ回路１
７はＮＰＮトランジスタＱ２２〜Ｑ２４，ＰＮＰトラン
ジスタＱ２６〜Ｑ２８および抵抗Ｒ２３〜Ｒ２５，Ｒ２
６〜Ｒ３０で構成される。また、付加される外部回路７
はＰＮＰトランジスタＱ２５と抵抗Ｒ１５，Ｒ１６およ
びコンデンサＣ２で構成される。尚、８，９はそれぞれ
外部端子であり、ｒｅｆは基準電圧、Ｉ８〜Ｉ１３は定
電流である。
【０００４】また、図４は図３に示す外部回路の等価回
路図である。図４に示すように、ここでは、ＰＮＰトラ
ンジスタＱ２５をアンプ１８で表わしている。このコン
デンサＣ２の両端には、（１＋Ａ）×Ｖｉｎの電圧がか
かる。そのため、コンデンサＣ２に流れ込む電流ｉｃ
は、
路図である。図４に示すように、ここでは、ＰＮＰトラ
ンジスタＱ２５をアンプ１８で表わしている。このコン
デンサＣ２の両端には、（１＋Ａ）×Ｖｉｎの電圧がか
かる。そのため、コンデンサＣ２に流れ込む電流ｉｃ
は、
【０００５】
【０００６】になる。
【０００７】更に、図５は図３における各種信号の波形
図である。図５に示すように、波形Ｄは図３の抵抗Ｒ１
５を介してＰＮＰトランジスタＱ２５に入力される信号
であり、増幅後のＶ１点でみると、波形Ｅのようにな
る。すなわち、抵抗Ｒ１５をＰＮＰトランジスタＱ２５
のベースに接続し、コンデンサＣ２をコレクタ・ベース
間に接続することにより、ミラー効果を積極的に利用
し、波形の立ち上りと立ち下りを鈍らせている。従っ
て、記録出力では、図５の波形Ｆのようにすることで、
再生・記録切換え時のヒゲを防止することができる。
図である。図５に示すように、波形Ｄは図３の抵抗Ｒ１
５を介してＰＮＰトランジスタＱ２５に入力される信号
であり、増幅後のＶ１点でみると、波形Ｅのようにな
る。すなわち、抵抗Ｒ１５をＰＮＰトランジスタＱ２５
のベースに接続し、コンデンサＣ２をコレクタ・ベース
間に接続することにより、ミラー効果を積極的に利用
し、波形の立ち上りと立ち下りを鈍らせている。従っ
て、記録出力では、図５の波形Ｆのようにすることで、
再生・記録切換え時のヒゲを防止することができる。
【０００８】また、前述したように、波形ＥはＶ１点の
波形であるので、電流Ｉ７は Ｉ７＝（Ｖ１−Ｖ２）／Ｒ１６ によって定められる。この電流が記録入力回路１６を介
してアンプ回路１７に入力されると、必要な電流に増幅
されて出力される。
波形であるので、電流Ｉ７は Ｉ７＝（Ｖ１−Ｖ２）／Ｒ１６ によって定められる。この電流が記録入力回路１６を介
してアンプ回路１７に入力されると、必要な電流に増幅
されて出力される。
【０００９】
【発明が解決しようとする課題】上述した従来の記録ア
ンプ回路は、再生・記録切換え時のヒゲを防止すること
はできるが、出力電流の電流値は内部電圧Ｖ２と外付け
抵抗Ｒ１６で決定されるので、素子のばらつきや温度特
性などによって大きくばらつく欠点がある。すなわち、
素子のばらつき等により、Ｖ２点の電位が変わってしま
い、出力電流が変動するからである。また、従来の記録
アンプ回路は、外付け回路部分が多く、コスト的にも高
くなるという欠点がある。
ンプ回路は、再生・記録切換え時のヒゲを防止すること
はできるが、出力電流の電流値は内部電圧Ｖ２と外付け
抵抗Ｒ１６で決定されるので、素子のばらつきや温度特
性などによって大きくばらつく欠点がある。すなわち、
素子のばらつき等により、Ｖ２点の電位が変わってしま
い、出力電流が変動するからである。また、従来の記録
アンプ回路は、外付け回路部分が多く、コスト的にも高
くなるという欠点がある。
【００１０】本発明の目的は、かかる素子のばらつきや
温度特性などに対しても出力電流を安定させ、しかも外
付け部品を少なくしてコストを低減することのできる記
録アンプ回路を提供することにある。
温度特性などに対しても出力電流を安定させ、しかも外
付け部品を少なくしてコストを低減することのできる記
録アンプ回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明の記録アンプ回路
は、外付けのコンデンサおよびＩＣ内部の電流値により
記録電流の立ち上りと立ち下りの電流波形に斜面をつけ
る全帰還回路を設け、前記全帰還回路により再生・記録
切り換え時のヒゲを防止すると共に、出力電流のばらつ
きを抑制するように構成される。
は、外付けのコンデンサおよびＩＣ内部の電流値により
記録電流の立ち上りと立ち下りの電流波形に斜面をつけ
る全帰還回路を設け、前記全帰還回路により再生・記録
切り換え時のヒゲを防止すると共に、出力電流のばらつ
きを抑制するように構成される。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示す記録アンプ
回路図である。図１に示すように、本実施例はコンデン
サＣ１が接地された外部端子５が接続された全帰還回路
２と、この全帰還回路２の出力および記録入力端子１が
接続される記録アンプ３とを有し、この記録アンプ３の
出力が出力端子４から取り出される。全帰還回路２は、
ＮＰＮトランジスタＱ２〜Ｑ１１と、ＰＮＰトランジス
タＱ１２〜Ｑ１４と、抵抗Ｒ３〜Ｒ１４とを含む。ま
た、この全帰還回路２は、制御端子６よりコンパレータ
と、ＮＰＮトランジスタＱ１と、抵抗Ｒ１，Ｒ２とを介
して制御される。
て説明する。図１は本発明の一実施例を示す記録アンプ
回路図である。図１に示すように、本実施例はコンデン
サＣ１が接地された外部端子５が接続された全帰還回路
２と、この全帰還回路２の出力および記録入力端子１が
接続される記録アンプ３とを有し、この記録アンプ３の
出力が出力端子４から取り出される。全帰還回路２は、
ＮＰＮトランジスタＱ２〜Ｑ１１と、ＰＮＰトランジス
タＱ１２〜Ｑ１４と、抵抗Ｒ３〜Ｒ１４とを含む。ま
た、この全帰還回路２は、制御端子６よりコンパレータ
と、ＮＰＮトランジスタＱ１と、抵抗Ｒ１，Ｒ２とを介
して制御される。
【００１３】図２は図１における各種信号の波形図であ
る。図２に示すように、波形Ａは制御端子６より入力さ
れる信号であり、波形Ｂは全帰還回路２のトランジスタ
Ｑ２のベースに供給される信号である。また、波形Ｃは
全帰還回路２におけるトランジスタＱ９のコレクタから
出力される信号であり、立ち上りおよび立ち下りを鈍ら
せたものである。この波形Ｃの信号がＲＥＣアンプ３に
より増幅されて出力される。
る。図２に示すように、波形Ａは制御端子６より入力さ
れる信号であり、波形Ｂは全帰還回路２のトランジスタ
Ｑ２のベースに供給される信号である。また、波形Ｃは
全帰還回路２におけるトランジスタＱ９のコレクタから
出力される信号であり、立ち上りおよび立ち下りを鈍ら
せたものである。この波形Ｃの信号がＲＥＣアンプ３に
より増幅されて出力される。
【００１４】図１および図２に示すように、制御端子６
より制御信号Ａが入力されると、全帰還回路２の入力に
は、信号Ｂが入力される。この信号Ｂの振幅は、ＶＲＥ
Ｇ−Ｒ１×（Ｉ１＋Ｉ５）である。この信号ＢのＨレベ
ルがトランジスタＱ４のベースに入力されると、全帰還
の回路ではあるが、コンデンサＣ１が外部端子５を介し
てトランジスタＱ５のコレクタ側に接続されているの
で、トランジスタＱ５は最初カットオフする。このた
め、トランジスタＱ４に（Ｉ２＋Ｉ３）電流が流れるの
で、コンデンサＣ１は立ち上りの信号を鈍らせることに
なる。また、信号の立ち下りは、電流Ｉ４によりコンデ
ンサＣ１に電流を引くことにより行う。このように、立
ち上りおよび立ち下りの信号を鈍らせたものが波形Ｃで
ある。
より制御信号Ａが入力されると、全帰還回路２の入力に
は、信号Ｂが入力される。この信号Ｂの振幅は、ＶＲＥ
Ｇ−Ｒ１×（Ｉ１＋Ｉ５）である。この信号ＢのＨレベ
ルがトランジスタＱ４のベースに入力されると、全帰還
の回路ではあるが、コンデンサＣ１が外部端子５を介し
てトランジスタＱ５のコレクタ側に接続されているの
で、トランジスタＱ５は最初カットオフする。このた
め、トランジスタＱ４に（Ｉ２＋Ｉ３）電流が流れるの
で、コンデンサＣ１は立ち上りの信号を鈍らせることに
なる。また、信号の立ち下りは、電流Ｉ４によりコンデ
ンサＣ１に電流を引くことにより行う。このように、立
ち上りおよび立ち下りの信号を鈍らせたものが波形Ｃで
ある。
【００１５】このように、ＲＥＣアンプ３に、立ち上り
および立ち下りを制御する回路と、外部端子５を引き出
しそこにコンデンサＣ１を接続した全帰還回路２とを付
加することにより、ＲＥＣアンプ３の立ち上りおよび立
ち下り電流波形を鈍らせることができるので、再生・記
録切り換え時のヒゲを防止することができる。
および立ち下りを制御する回路と、外部端子５を引き出
しそこにコンデンサＣ１を接続した全帰還回路２とを付
加することにより、ＲＥＣアンプ３の立ち上りおよび立
ち下り電流波形を鈍らせることができるので、再生・記
録切り換え時のヒゲを防止することができる。
【００１６】また、電流値は前述したＶＲＥＧ−Ｒ１×
（Ｉ１＋Ｉ５）で求められた振幅を抵抗Ｒ１２によって
電流変換するので、出力電流のばらつきとしては、素子
のばらつきや温度特性などに関係せず、抵抗Ｒ１とＲ１
２の相対比ずれ分の電流が変化するレベルに押さえられ
る。
（Ｉ１＋Ｉ５）で求められた振幅を抵抗Ｒ１２によって
電流変換するので、出力電流のばらつきとしては、素子
のばらつきや温度特性などに関係せず、抵抗Ｒ１とＲ１
２の相対比ずれ分の電流が変化するレベルに押さえられ
る。
【００１７】
【発明の効果】以上説明したように、本発明は外付けの
コンデンサとＩＣ内部の電流値によっ記録電流の立ち上
りと立ち下りに斜面をつけることができ、しかも出力電
流も素子のばらつきや温度特性などに関係なく、ＩＣ内
部の抵抗の相対比ずれ分の電流変化に抑えられるので、
電流値や傾き時間のばらつきを少なくすることができる
という効果がある。また、本発明は外付けのコンデンサ
が１つで済むため、コストを削減できるという効果もあ
る。
コンデンサとＩＣ内部の電流値によっ記録電流の立ち上
りと立ち下りに斜面をつけることができ、しかも出力電
流も素子のばらつきや温度特性などに関係なく、ＩＣ内
部の抵抗の相対比ずれ分の電流変化に抑えられるので、
電流値や傾き時間のばらつきを少なくすることができる
という効果がある。また、本発明は外付けのコンデンサ
が１つで済むため、コストを削減できるという効果もあ
る。
【図１】本発明の一実施例を示す記録アンプ回路図であ
る。
る。
【図２】図１における各種信号の波形図である。
【図３】従来の一例を示す記録アンプ回路図である。
【図４】図４は図３に示す外部回路の等価回路図であ
る。
る。
【図５】図３における各種信号の波形図である。
１ 記録入力端子 ２ 全帰還回路 ３ アンプ ４ 出力端子 ５ 外部端子 ６ 制御端子 Ｑ１〜Ｑ１１ ＮＰＮトランジスタ Ｑ１２〜Ｑ１４ ＰＮＰトランジスタ Ｒ１〜Ｒ１４ 抵抗 Ｃ１ コンデンサ
Claims (1)
- 【請求項１】 順次記録方式に用いられるＶＴＲのヘッ
ド増幅部を構成する記録アンプ回路において、外付けの
コンデンサおよびＩＣ内部の電流値により記録電流の立
ち上りと立ち下りの電流波形に斜面をつける全帰還回路
を設け、前記全帰還回路により再生・記録切り換え時の
ヒゲを防止すると共に、出力電流のばらつきを抑制する
ことを特徴とする記録アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4169762A JPH0612607A (ja) | 1992-06-29 | 1992-06-29 | 記録アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4169762A JPH0612607A (ja) | 1992-06-29 | 1992-06-29 | 記録アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612607A true JPH0612607A (ja) | 1994-01-21 |
Family
ID=15892385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4169762A Withdrawn JPH0612607A (ja) | 1992-06-29 | 1992-06-29 | 記録アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD977456S1 (en) | 2021-08-19 | 2023-02-07 | Apple Inc. | Remote control |
-
1992
- 1992-06-29 JP JP4169762A patent/JPH0612607A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD977456S1 (en) | 2021-08-19 | 2023-02-07 | Apple Inc. | Remote control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548453A (en) | Reproducing circuit for magneto-resistive head having an initial amplifying stage, a differential amplifying stage, and means for controlling the time of operation thereof | |
| US4667118A (en) | Monostable multivibrator | |
| US5834952A (en) | Open-loop current mode biasing scheme for MR head | |
| JPH0612607A (ja) | 記録アンプ回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2760237B2 (ja) | Ｈブリッジ回路 | |
| JP2849966B2 (ja) | 電流スイッチ回路 | |
| US5467045A (en) | Integrator including an offset eliminating circuit and capable of operating with low voltage | |
| JPS6343923B2 (ja) | ||
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPH0653766A (ja) | 利得可変増幅器 | |
| JP2000244289A (ja) | コンパレータ回路 | |
| US4485350A (en) | Variable electronic impedance circuit | |
| JPH09321562A (ja) | リミッタ装置 | |
| JPH0348683B2 (ja) | ||
| EP0465668A1 (en) | Head amplifier | |
| US6130582A (en) | Amplifier circuit including compensation circuitry for canceling variations in an amplifier feedback signal | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH10224156A (ja) | 電流電圧変換回路 | |
| JP2672664B2 (ja) | 記録再生切換回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPH0759041B2 (ja) | ブランキング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |