JPH06125107A - 半導体受光装置 - Google Patents
半導体受光装置Info
- Publication number
- JPH06125107A JPH06125107A JP4273926A JP27392692A JPH06125107A JP H06125107 A JPH06125107 A JP H06125107A JP 4273926 A JP4273926 A JP 4273926A JP 27392692 A JP27392692 A JP 27392692A JP H06125107 A JPH06125107 A JP H06125107A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- photodiode
- photodiodes
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】２つＰＩＮ−ＰＤがモノリシック集積され直列
接続されたデュアルＰＩＮにおいて、基板の表面リーク
電流に起因するＰＩＮ−ＰＤ間の暗電流のアンバランス
を抑える。 【構成】メサ分離された２つのＰＩＮ−ＰＤ間にＰ型伝
導層を設ける。半絶縁性基板は通常ｎ型反転し易いが、
Ｐ型伝導層を設ける事により表面反転を抑え表面リーク
電流を低減することにより暗電流を抑える。表面リーク
電流は片方のＰＩＮ−ＰＤで顕著であるが本構成により
双方のＰＩＮ−ＰＤ暗電流は数ｎＡ以下に揃い、電気的
バランスがとれる。
接続されたデュアルＰＩＮにおいて、基板の表面リーク
電流に起因するＰＩＮ−ＰＤ間の暗電流のアンバランス
を抑える。 【構成】メサ分離された２つのＰＩＮ−ＰＤ間にＰ型伝
導層を設ける。半絶縁性基板は通常ｎ型反転し易いが、
Ｐ型伝導層を設ける事により表面反転を抑え表面リーク
電流を低減することにより暗電流を抑える。表面リーク
電流は片方のＰＩＮ−ＰＤで顕著であるが本構成により
双方のＰＩＮ−ＰＤ暗電流は数ｎＡ以下に揃い、電気的
バランスがとれる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信用の半導体受光
装置に関し、特にコヒーレント光通信用に適した半導体
受光装置の構造に関する。
装置に関し、特にコヒーレント光通信用に適した半導体
受光装置の構造に関する。
【０００２】
【従来の技術】光ファイバー通信技術の進歩に伴ない、
大容量・長距離伝送を実現する技術が開発されつつあ
る。伝送方式としては、従来からある光信号のＯＮ／Ｏ
ＦＦ情報を利用した直接変調方式に代り、光の周波数、
位相情報を利用したコヒーレント伝送方式により伝送容
量・伝送距離の大幅な増大が検討されている。一方、コ
ヒーレント伝送の受光方式としては、伝送信号光と波長
の少し異なる局発光をミキシングさせてビート信号を取
り出すヘテロダイン検波方式があり、受信機の構成は、
伝送信号光と局発光とのミキシング光を３ｄＢ分岐させ
直列接続した２つのＰＩＮフォトダイオード（以下デュ
アルＰＩＮと略す）で受光し雑音成分だけを抑圧して受
信感度特性を向上させている。このデュアルＰＩＮでは
雑音成分を十分抑圧させるために光学的、電気的にバラ
ンスのとれたものが必要となる。
大容量・長距離伝送を実現する技術が開発されつつあ
る。伝送方式としては、従来からある光信号のＯＮ／Ｏ
ＦＦ情報を利用した直接変調方式に代り、光の周波数、
位相情報を利用したコヒーレント伝送方式により伝送容
量・伝送距離の大幅な増大が検討されている。一方、コ
ヒーレント伝送の受光方式としては、伝送信号光と波長
の少し異なる局発光をミキシングさせてビート信号を取
り出すヘテロダイン検波方式があり、受信機の構成は、
伝送信号光と局発光とのミキシング光を３ｄＢ分岐させ
直列接続した２つのＰＩＮフォトダイオード（以下デュ
アルＰＩＮと略す）で受光し雑音成分だけを抑圧して受
信感度特性を向上させている。このデュアルＰＩＮでは
雑音成分を十分抑圧させるために光学的、電気的にバラ
ンスのとれたものが必要となる。
【０００３】従来から光学的バランスをとるために、同
一基板上にモノリシック集積し、光ファイバとの結合を
容易にさせ、基板は半絶縁性基板を用いて、メサ分離し
電気的分離をとっている。図２は従来からあるデュアル
ＰＩＮの構成を示す（１９９１年９月、電子情報通信学
会秋季大会、予稿Ｃ−１１０）。半絶縁性ＩｎＰよりな
る基板１上にｎ型ＩｎＰ層２、ｎ- 型ＩｎＧａＡｓ層
３、ｎ型ＩｎＰウインド層４が順次積層された層構造を
持ち受光部はＺｎの選択拡散によりＰ型伝導層５が形成
されている。フォトダイオードＡ６，フォトダイオード
Ｂ７は基板１に達するまで掘り込まれた溝８で電気的分
離をとっている。また、フォトダイオードＡ６とフォト
ダイオードＢ７とは配線９により直列接続されている。
尚、図中で１０はＰ側電極、１１はｎ側電極、１２は保
護膜であり、溝８はポリイミドにより埋め込まれてい
る。
一基板上にモノリシック集積し、光ファイバとの結合を
容易にさせ、基板は半絶縁性基板を用いて、メサ分離し
電気的分離をとっている。図２は従来からあるデュアル
ＰＩＮの構成を示す（１９９１年９月、電子情報通信学
会秋季大会、予稿Ｃ−１１０）。半絶縁性ＩｎＰよりな
る基板１上にｎ型ＩｎＰ層２、ｎ- 型ＩｎＧａＡｓ層
３、ｎ型ＩｎＰウインド層４が順次積層された層構造を
持ち受光部はＺｎの選択拡散によりＰ型伝導層５が形成
されている。フォトダイオードＡ６，フォトダイオード
Ｂ７は基板１に達するまで掘り込まれた溝８で電気的分
離をとっている。また、フォトダイオードＡ６とフォト
ダイオードＢ７とは配線９により直列接続されている。
尚、図中で１０はＰ側電極、１１はｎ側電極、１２は保
護膜であり、溝８はポリイミドにより埋め込まれてい
る。
【０００４】
【発明が解決しようとする課題】この従来のデュアルＰ
ＩＮでは、フォトダイオードＡ６のＰ側電極１０とフォ
トダイオードＢ７のｎ側電極１１とが接続されている。
一方、フォトダイオードＡ６とフォトダイオードＢ７と
は溝８により分離されているものの基板１の表面は反転
しやすく漏れ電流が多いためフォトダイオードＢ７では
暗電流が数百ｐＡ〜数ｎＡであるのに比べ、フォトダイ
オードＡ６では暗電流が数十ｎＡにもなってしまい、電
気的特性のアンバランスが大きいといった問題があっ
た。
ＩＮでは、フォトダイオードＡ６のＰ側電極１０とフォ
トダイオードＢ７のｎ側電極１１とが接続されている。
一方、フォトダイオードＡ６とフォトダイオードＢ７と
は溝８により分離されているものの基板１の表面は反転
しやすく漏れ電流が多いためフォトダイオードＢ７では
暗電流が数百ｐＡ〜数ｎＡであるのに比べ、フォトダイ
オードＡ６では暗電流が数十ｎＡにもなってしまい、電
気的特性のアンバランスが大きいといった問題があっ
た。
【０００５】
【課題を解決するための手段】本発明の半導体受光装置
は、半絶縁性ＩｎＰ基板上にｎ型ＩｎＰ、ｎ- 型ＩｎＧ
ａＡｓ，ｎ型ＩｎＰを少なくとも有する層構造を有し、
前記基板に達するまでの深さをもつメサ上に形成された
フォトダイオードであって、フォトダイオードが２つ配
置され、配線により直列接続されており、各フォトダイ
オード間に露出した基板上にＰ型伝導層が形成されてい
ることを特徴とする。
は、半絶縁性ＩｎＰ基板上にｎ型ＩｎＰ、ｎ- 型ＩｎＧ
ａＡｓ，ｎ型ＩｎＰを少なくとも有する層構造を有し、
前記基板に達するまでの深さをもつメサ上に形成された
フォトダイオードであって、フォトダイオードが２つ配
置され、配線により直列接続されており、各フォトダイ
オード間に露出した基板上にＰ型伝導層が形成されてい
ることを特徴とする。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例のデュアルＰＩＮの断
面構造図を示す。このデュアルＰＩＮは、まず半絶縁性
ＩｎＰよりなる基板１上にキャリア濃度５×１０16ｃｍ
-3，層厚１．５μｍのｎ型ＩｎＰ層２，キャリア濃度１
×１０15ｃｍ-3，層厚２μｍのｎ- 型ＩｎＧａＡｓ層
３，キャリア濃度５×１０15ｃｍ-3，層厚１μｍのｎ型
ＩｎＰウインド層４を気相成長法により順次積層する。
次に受光領域を残して基板１に達するまで、フォトレジ
スト等をマスクとして臭素，メタノール混合液等により
エッチングして２つのメサを形成する。次に受光部及び
２つのメサの間にＳｉＯ2 等をマスクとしてＺｎを選択
熱拡散しＰ型伝導層５を形成する。その後、ＳｉＮx 等
の保護膜１２をプラズマＣＶＤ等により形成し、ＡｕＺ
ｎのＰ側電極１０，ＡｕＧｅのｎ側電極１１，Ｔｉ／Ａ
ｕの配線をリフトオフ法により形成して完成する。
る。図１は本発明の第１の実施例のデュアルＰＩＮの断
面構造図を示す。このデュアルＰＩＮは、まず半絶縁性
ＩｎＰよりなる基板１上にキャリア濃度５×１０16ｃｍ
-3，層厚１．５μｍのｎ型ＩｎＰ層２，キャリア濃度１
×１０15ｃｍ-3，層厚２μｍのｎ- 型ＩｎＧａＡｓ層
３，キャリア濃度５×１０15ｃｍ-3，層厚１μｍのｎ型
ＩｎＰウインド層４を気相成長法により順次積層する。
次に受光領域を残して基板１に達するまで、フォトレジ
スト等をマスクとして臭素，メタノール混合液等により
エッチングして２つのメサを形成する。次に受光部及び
２つのメサの間にＳｉＯ2 等をマスクとしてＺｎを選択
熱拡散しＰ型伝導層５を形成する。その後、ＳｉＮx 等
の保護膜１２をプラズマＣＶＤ等により形成し、ＡｕＺ
ｎのＰ側電極１０，ＡｕＧｅのｎ側電極１１，Ｔｉ／Ａ
ｕの配線をリフトオフ法により形成して完成する。
【０００７】本実施例では、フォトダイオードＡ６とフ
ォトダイオードＢ７との間の基板１上にＰ型伝導層５を
設け基板１をＰ型にしている。基板１の表面は通常ｎ型
に反転し易いが、Ｚｎを拡散してＰ型にしておけば、ｎ
型への反転は無く、基板表面のリーク電流は十分抑えら
れフォトダイオードＢ７のｎ側電極１１を介してフォト
ダイオードＡ６の暗電流が増えることはなく、暗電流は
フォトダイオードＡ６，フォトダイオードＢ７ともに数
ｎＡ以下となり電気的にもバランスが取れる。一方、デ
ュアルＰＩＮでは、高速応答が要求され低容量化が必要
であるが、基板１に設けたＰ型伝導層５にはＰｎ接合は
形成されないので、容量が増加することはない。尚、図
中１３はボンディング部である。
ォトダイオードＢ７との間の基板１上にＰ型伝導層５を
設け基板１をＰ型にしている。基板１の表面は通常ｎ型
に反転し易いが、Ｚｎを拡散してＰ型にしておけば、ｎ
型への反転は無く、基板表面のリーク電流は十分抑えら
れフォトダイオードＢ７のｎ側電極１１を介してフォト
ダイオードＡ６の暗電流が増えることはなく、暗電流は
フォトダイオードＡ６，フォトダイオードＢ７ともに数
ｎＡ以下となり電気的にもバランスが取れる。一方、デ
ュアルＰＩＮでは、高速応答が要求され低容量化が必要
であるが、基板１に設けたＰ型伝導層５にはＰｎ接合は
形成されないので、容量が増加することはない。尚、図
中１３はボンディング部である。
【０００８】図３は本発明の第２の実施例のデュアルＰ
ＩＮの断面構造図を示す。このデュアルＰＩＮも基板１
上にｎ型ＩｎＰ層２，ｎ- 型ＩｎＧａＡｓ層３、ｎ型Ｉ
ｎＰウインド層４を気相成長法等により順次積層する。
次に２つの受光領域の両側に基板１に達するまでの溝８
をフォトレジスト等をマスクとして臭素，メタノール混
合液等によりエッチングして形成する。次に受光部及び
２つの受光領域間の溝８の中にＳｉＯ2 等をマスクとし
てＺｎを選択熱拡散しＰ型伝導層５を形成する。その後
ＳｉＮx 等の保護膜１２をプラズマＣＶＤ等により形成
し、ＡｕＺｎのＰ側電極１０、ＡｕＧｅのｎ側電極１
１，Ｔｉ／Ａｕの配線をリフトオフ法により形成し完成
する。本実施例に於てもフォトダイオードＡ６とフォト
ダイオードＢ７間の溝８にＰ型伝導層５が設けられ、基
板１の表面リーク電流は十分抑えられており、フォトダ
イオードＡ６の暗電流増加はなく、フォトダイオードＡ
６フォトダイオードＢ７ともに暗電流は数ｎＡ以下と電
気的バランスが取れている。
ＩＮの断面構造図を示す。このデュアルＰＩＮも基板１
上にｎ型ＩｎＰ層２，ｎ- 型ＩｎＧａＡｓ層３、ｎ型Ｉ
ｎＰウインド層４を気相成長法等により順次積層する。
次に２つの受光領域の両側に基板１に達するまでの溝８
をフォトレジスト等をマスクとして臭素，メタノール混
合液等によりエッチングして形成する。次に受光部及び
２つの受光領域間の溝８の中にＳｉＯ2 等をマスクとし
てＺｎを選択熱拡散しＰ型伝導層５を形成する。その後
ＳｉＮx 等の保護膜１２をプラズマＣＶＤ等により形成
し、ＡｕＺｎのＰ側電極１０、ＡｕＧｅのｎ側電極１
１，Ｔｉ／Ａｕの配線をリフトオフ法により形成し完成
する。本実施例に於てもフォトダイオードＡ６とフォト
ダイオードＢ７間の溝８にＰ型伝導層５が設けられ、基
板１の表面リーク電流は十分抑えられており、フォトダ
イオードＡ６の暗電流増加はなく、フォトダイオードＡ
６フォトダイオードＢ７ともに暗電流は数ｎＡ以下と電
気的バランスが取れている。
【０００９】尚、第１の実施例，第２の実施例のいずれ
の場合にも、フォトダイオードＡ６とフォトダイオード
Ｂ７との間に設けたＰ型伝導層５を形成する不純物はＺ
ｎに限らずＣｄ等Ｐ型不純物であれば良く、又、不純物
の導入方法は熱拡散法によらずイオン注入法であっても
良い。
の場合にも、フォトダイオードＡ６とフォトダイオード
Ｂ７との間に設けたＰ型伝導層５を形成する不純物はＺ
ｎに限らずＣｄ等Ｐ型不純物であれば良く、又、不純物
の導入方法は熱拡散法によらずイオン注入法であっても
良い。
【００１０】
【発明の効果】以上説明したように本発明は、半絶縁性
基板上にＰ型伝導層を設けることにより表面のｎ反転に
起因するリーク電流を低減し、メサ分離され直列に配線
接続されたデュアルＰＩＮの各フォトダイオードの暗電
流を共に数ｎＡ以下に揃えるという効果を有する。
基板上にＰ型伝導層を設けることにより表面のｎ反転に
起因するリーク電流を低減し、メサ分離され直列に配線
接続されたデュアルＰＩＮの各フォトダイオードの暗電
流を共に数ｎＡ以下に揃えるという効果を有する。
【図１】本発明の第１の実施例のデュアルＰＩＮの断面
構造図である。
構造図である。
【図２】従来のデュアルＰＩＮの断面構造図である。
【図３】本発明の第２の実施例のデュアルＰＩＮの断面
構造図である。
構造図である。
１ 基板 ２ ｎ型ＩｎＰ層 ３ ｎ- 型ＩｎＧａＡｓ層 ４ ｎ型ＩｎＰウインド層 ５ Ｐ型伝導層 ６ フォトダイオードＡ ７ フォトダイオードＢ ８ 溝 ９ 配線 １０ Ｐ側電極 １１ ｎ側電極 １２ 保護膜
Claims (1)
- 【請求項１】 半絶縁性ＩｎＰ基板上にｎ型ＩｎＰ，ｎ
- 型ＩｎＧａＡｓ，ｎ型ＩｎＰを少なくとも有する層構
造を有し、前記基板に達するまでの深さをもつメサ上に
形成されたフォトダイオードにおいて、前記フォトダイ
オードが前記基板上に２つ配置され、配線により直列接
続されており、各フォトダイオード間に露出した前記基
板上にＰ型伝導層が形成されていることを特徴とする半
導体受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4273926A JPH06125107A (ja) | 1992-10-13 | 1992-10-13 | 半導体受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4273926A JPH06125107A (ja) | 1992-10-13 | 1992-10-13 | 半導体受光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125107A true JPH06125107A (ja) | 1994-05-06 |
Family
ID=17534499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4273926A Pending JPH06125107A (ja) | 1992-10-13 | 1992-10-13 | 半導体受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041011A (ja) * | 2008-08-08 | 2010-02-18 | Hamamatsu Photonics Kk | 光検出装置 |
-
1992
- 1992-10-13 JP JP4273926A patent/JPH06125107A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041011A (ja) * | 2008-08-08 | 2010-02-18 | Hamamatsu Photonics Kk | 光検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| JPH0258878A (ja) | 半導体受光素子アレイ | |
| JPH06268196A (ja) | 光集積装置 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JPH06125107A (ja) | 半導体受光装置 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP3111982B2 (ja) | 導波路型半導体光素子 | |
| EP0388161B1 (en) | Semiconductor device having pin photodiodes | |
| Wang et al. | Top-Illuminated Avalanche Photodiodes With Cascaded Multiplication Layers for High-Speed and Wide Dynamic Range Performance | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| Kito et al. | High-speed flip-chip InP/InGaAs avalanche photodiodes with ultralow capacitance and large gain-bandwidth products | |
| JP2646978B2 (ja) | 半導体受光素子 | |
| JP2570424B2 (ja) | 半導体受光素子 | |
| JPH0582827A (ja) | 半導体受光素子 | |
| JPS63304664A (ja) | 集積型受光装置 | |
| JP2663842B2 (ja) | 半導体受光素子 | |
| JP2712208B2 (ja) | 受光素子 | |
| JP2767877B2 (ja) | 半導体受光素子の製造方法 | |
| JPS60123083A (ja) | 半導体装置 | |
| JPH01196182A (ja) | フォトダイオード | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JP3247552B2 (ja) | 受光素子 | |
| JPS6358977A (ja) | 半導体受光装置 | |
| JPH02239674A (ja) | 半導体装置の製造方法 | |
| JPH02228077A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |