JPH06125003A - 半導体集積回路のレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路のレイアウトの設計をコンピ
ューターを利用して行う際、配置したモジュールの配置
改善を、短い処理時間で効果的に行う。 【構成】 マスクレイアウト上で各素子モジュールの処
理を、配置位置が右から左である順、つまり、Ｂ６，Ｂ
５，Ａ２，Ｂ４，Ａ３，Ｂ２，Ｂ３，Ａ１，Ｂ１の順序
で、右方向への移動を行う。この順次移動は配線による
接続端子間距離を最小にするように行う。それにより、
先に移動したモジュールが元々配置していた領域も、新
たに空き領域となるため、短い処理時間で効果的に配置
の改善を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路のレイア
ウト設計方法、特に、コンピューターを利用して半導体
集積回路のレイアウトを自動設計する方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路は大規模化、少量
多品種化が進み、コンピューターを利用した自動設計の
導入による設計日数短縮の要求が高まっている。

【０００３】ところで、自動レイアウト設計には、大き
く分けて配置と、配線との２段階があり、配線がしやす
い配置をすることが望ましい。

【０００４】以下に、自動レイアウト設計において、配
線のしやすいよう配置を改善する従来の方法について説
明する。

【０００５】回路図上の各モジュールの相対位置関係を
保存し、レイアウト上に配置する従来の方法がある。各
モジュールのレイアウト上での配置面積を計算し、各モ
ジュールがレイアウト上で重ならないように配置し、回
路図上の相対位置関係をなるべく崩さないようにレイア
ウト面積を最小にする方法である。

【０００６】他に、精度よく配置の改善を行うには、配
置工程で仮配線を実行して、その結果を基に配置変更を
行う、あるいは、配線工程で配置を変更するというよう
に、レイアウトを配置、配線の両方を見込んで変更し、
特性や面積を漸近的に最適化していくという方法が行わ
れていた。

【０００７】他に、ある評価基準、たとえば、吸引ベク
トル（各モジュールの接続関係より求めた各モジュール
を移動するとよい方向と移動距離を表す数量）を独自に
決めて、それを基に、配置されているモジュール同士を
交換するという方法なども行われていた。

【０００８】また、半導体集積回路の自動レイアウト設
計においては、レイアウト面積はなるべく小さいことが
望ましい。

【０００９】自動レイアウト設計においては、レイアウ
ト面積を縮小するよう配置を改善する方法が望まれる
が、従来、レイアウト面積の縮小は、レイアウトされた
モジュールを一次元的（縦方向、横方向）に詰める処理
を、繰り返すことにより行っていた。

【００１０】

【発明が解決しようとする課題】しかしながら、配線の
しやすいように配置を改善する方法について、回路図を
保存する従来の配置改善方法によると、特に各モジュー
ルのレイアウト面積や形状がまちまちの場合、レイアウ
ト面積は大きくなりやすい。別の、配置配線の交互繰り
返しによる従来の配置改善方法では、最適な配置を決定
するまでにかなり処理時間がかかる。そのため、素子数
が多い回路においては、実用的とは言えない。別の、配
置されているモジュール同士を交換する方法は、交換す
るペアの選択数が多く、素子数が多い回路ではかなり処
理時間がかかるとともに、各モジュールのレイアウト面
積や形状がまちまちの場合、レイアウト制約（面積、形
状、デザインルールなど）の考慮により、レイアウト面
積は大きくなりやすい。

【００１１】また、レイアウトサイズを縮小する方法に
ついて、一次元的にモジュールを詰める方法によると、
繰り返し処理を行ってもなくならない、レイアウト内の
不要な空き領域が多く、かつ、レイアウトサイズを最小
化するまでに、何度も繰り返し処理を行うため、処理時
間がかかる。

【００１２】本発明は、上記従来の課題を解決するもの
で、コンピューターを利用し、回路図上の各素子のマス
クパターンを生成し、マスクレイアウト上に配置したの
ち配線を行うレイアウト設計システムにおける配置改善
方法であり、短い処理時間で効果的に配置の改善を行う
ことを目的とする。

【００１３】

【課題を解決するための手段】本発明の半導体集積回路
のレイアウト設計方法は、レイアウト上で配置の改善を
行う工程において、レイアウト上の各モジュールを移動
目的方向と逆方向順に選ぶ工程と上記選んだモジュール
を移動目的方向に移動または移動させた後、変形する工
程とを備えている。

【００１４】

【作用】上記レイアウト設計方法によると、移動目的方
向の領域に配置しているモジュールを、順次移動するこ
とで、後で移動するモジュールの移動目的方向に空き領
域が新たに発生し、後で移動するモジュールが移動目的
方向へ移動しやすくなるため、回路図上で接続している
モジュールをレイアウト上ですばやく効果的に集めた
り、レイアウト原点近くに密集するよう集めることがで
きる。上記レイアウト方法の実行に要する時間は、モジ
ュール数に比例すると予想されるが、これは、従来の配
置改良方法に比べ、十分短時間の処理である。したがっ
て、配置の改善を短時間に効果的に行うことができる。

【００１５】

【実施例】本発明はブロックレイアウト内の素子モジュ
ールの配置改善、チップ内のブロックの配置改善などに
適用できるが、本実施例においてはブロック内の素子モ
ジュールの配置改善方法を述べる。

【００１６】本発明によるレイアウト上の各モジュール
の順次移動においては、移動目的方向の領域内に移動目
的先をどのように決定するかが重要となる。

【００１７】以下では簡単な回路図モデルを用いて、配
線のしやすい配置に改善するために、回路図上で接続し
ているモジュールをレイアウト上で効果的に集めるに
は、移動目的先の決定方法の例と、その方法が本発明で
有効である実施例を述べる。

【００１８】ここで、素子の移動に関して、移動後に移
動先の空き領域の形状に併せて、素子を変形することも
あるが、以下の説明では省略する。

【００１９】ところで、ブロックの回路図では、上下に
電源電位配線、接地電位配線（以下では優先配線とい
う）をおく方式が一般的である。また、ブロックマスク
レイアウトでは電源電位配線、接地電位配線をブロック
の上下に配置し、幹線として一般の配線よりも太くする
配線方式が一般的に行われている。

【００２０】図１は、アナログ回路のブロック回路図を
電源電位から接地電位への電気信号の流れを基本に、モ
デル化したものである。図１で 直線１ｎ，２ｎが優先
配線を、そのほかの直線は優先配線以外の配線を表して
いる。図１において、破線は、モデル化のために、接続
関係を配置に反映させる優先度を低くした配線と、隣接
指定素子であるため一モジュールとして扱うことにした
ペア素子を表している。

【００２１】図３は、簡単な回路図モデルの各素子モジ
ュールをマスクレイアウト上に配置した、配置改善前の
マスクレイアウト図の例である。図３でＡ１，Ａ２，Ａ
３，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６は、各素子モ
ジュールのマスクパターンであり、１Ｎ，２Ｎは、優先
配線の配置見込み位置、点線は優先配線以外の配線によ
る各モジュールの接続関係を示す。

【００２２】図３の配置によると、配線の交差などがあ
り、そのままでは配線がしにくい。優先配線以外の配線
（以下では一般配線という）による各モジュールの接続
関係によると、配線をしやすくするためには、（Ｂ１，
Ａ１，Ｂ４），（Ｂ２，Ａ２，Ｂ５），（Ｂ３，Ａ３，
Ｂ６）がそれぞれ近接して配置するとよいグループとし
て関係づけられ、このように関係づけたモジュールを、
レイアウト上で集めるように配置を変更することによ
り、配線がしやすくなる。モジュールの関係付けを、一
般配線の接続関係により決定するのは、優先配線をブロ
ックの上下に配置する配線方式を用いる場合、優先配線
によるモジュール間の配線は、配置状態にあまり影響さ
れず、行うことができるためである。

【００２３】図２は、本発明にかかるフローチャートで
ある。本発明により、上記のようにグループとして関係
づけたモジュールを集めるように配置の変更を行うこと
が可能である。以下に図２のフローチャートと比較しな
がら発明を詳細に説明する。

【００２４】図２のフローチャートの処理１は、ブロッ
ク回路図から生成した各モジュールをレイアウト上に配
置するものである。処理１による配置は、なんらかの配
置制約事項（レイアウトサイズ、見込み配線長さ、電気
的特性による隣接近接指定など）を考慮する場合もあ
る。

【００２５】図４は、図３のレイアウト図の一部を、各
モジュールをシンボルとして、ランダムに配置した場合
の一例である。実線の円はレイアウト上のシンボルであ
り、シンボルａ１，ｂ１，ｂ４は、図３のモジュールＡ
１，Ｂ１，Ｂ４と対応している。

【００２６】図５は、図４と同様に図３のレイアウト図
の一部を、各モジュールをシンボルとしてランダムに配
置した場合の、別の一例である。

【００２７】処理２では、モジュールの関係付けのため
の前処理を行う。本実施例の説明には簡単な回路図モデ
ルを用いるが、実際のブロック回路図においては、この
ようなモデル化には、隣接指定モジュール同士を先に小
グループ化しておいたり、一般配線ネットに優先度をつ
けるなどの前処理を先に行う必要があるためである。

【００２８】処理３では、コンピューターに記憶させた
モジュールデータをモジュールの配置座標順に並べ変え
て記憶し直す。以下では上記のようにデータを並べ変え
た後に記憶し直すことを、ソートという。また、順ソー
トとはモジュールの配置座標がブロックレイアウト内の
左から右に向かって順になるようにデータを並べ変える
場合をいい、逆ソートとは右から左に向かって並べ変え
る場合をいうこととする。

【００２９】処理４では、逆ソートしたモジュールデー
タをソート順に、すなわち、ブロックレイアウト内の右
から左に向かう順で、モジュールごとに、全モジュール
を右方向を移動目的方向として移動する。右方向への移
動とは、ここでは、移動するモジュールが一般配線によ
り接続している相手のモジュールの内、移動目的方向の
領域にあり、最も配置座標が大きいモジュールにできる
だけ近い空き領域を移動目的先に決定して、配置位置を
変更することとする。

【００３０】図４は、モジュールの上記移動を、レイア
ウト制約を考えずに行えると仮定した場合の処理例であ
り、図４で、実線の円で表現したシンボルが、移動前の
配置における各モジュールの配置関係、点線の円で表現
したシンボルが移動後の配置関係である。近くに配置し
たいモジュールグループ（ｂ１，ａ１，ｂ４）の各モジ
ュールの処理は、移動前の配置における各モジュールの
配置関係より、ｂ４，ａ１，ｂ１の順に行う。まず、ｂ
４に一般配線により接続するモジュールは、ｂ４より右
に存在しないため、移動しない。ａ１はｂ４に接続して
いるため、矢印１の移動により、ｂ４の近傍に移動す
る。ｂ１はａ１に接続しているため、矢印２の移動によ
り、ａ１の近傍に移動する。このようにして、近傍に配
置したいモジュールグループ（ｂ１，ａ１，ｂ４）が、
右方向への移動一回で集められた。

【００３１】しかし、図５では、矢印３の移動が行われ
るだけで、右方向への移動一回だけではグループのモジ
ュール全てを集めることができない。

【００３２】そこで、処理６では、処理５で順ソートし
たモジュールデータをソート順に、すなわち、ブロック
レイアウト内の左から右に向かう順で、モジュールごと
に、全モジュールを左方向を移動目的方向として移動す
る。左方向への移動とは、ここでは、移動するモジュー
ルが接続している相手のモジュールの内、移動目的方向
の領域にあり、最も配置座標が小さいモジュールにでき
るだけ近い空き領域を移動目的先に決定して、配置位置
を変更することとする。

【００３３】図６で、近傍に配置したいモジュールグル
ープ（ｂ１，ａ１，ｂ４）の各モジュールの処理は、一
回目の右方向への移動後の配置における各モジュールの
配置関係により、ｂ１，ａ１，ｂ４の順に行う。まず、
ｂ１に一般配線により接続するモジュールは、ｂ１より
左に存在しないため、移動しない。ａ１はｂ１に接続し
ているため、矢印４の移動により、ｂ１の近傍に移動す
る。ｂ４はａ１に接続しているため、矢印５の移動によ
り、ａ１の近傍に移動する。このようにして、近傍に配
置したいモジュールグループ（ｂ１，ａ１，ｂ４）が、
右方向への移動一回と左方向への移動一回で集められ
た。なお、処理４、処理６を行った後には、ブロックの
原点を移動し、ブロックサイズを最小にする処理が必要
である。また、縦に空き領域ができる場合があるが、こ
の縦領域は削除はごく簡単に行うことができる。

【００３４】このように、モデル化した回路図のレイア
ウトは、本発明のレイアウト改善方法によれば、処理１
〜６を行うことで改善できることがわかる。

【００３５】実際のブロック回路は、一般に電源電位配
線からから接地電位配線への信号の流れを基本にモデル
化しやすいが、完全にモデル化することは困難であるた
め、判定１、判定２のように評価関数の判定をしなが
ら、処理３、４、５、６を繰り返し、最適な配置を決定
する。評価関数には、仮想配線長、レイアウトサイズな
どが考えられる。処理４、処理６の各モジュールの移動
ごとにも評価関数（各接続端子間の距離など）の判定に
より、最適な移動目的先を決定する。また、実際のマス
クレイアウトではレイアウト上の制約（素子面積、形
状、デザインルールなど）があるため、移動目的方向に
空き領域が少ないと移動がしにくい。そこで、移動目的
方向に配置しているモジュールを順次移動することで、
移動目的方向に空き領域をつくり、移動をしやすくする
ことが、本発明では可能である。

【００３６】図７は、図３のマスクレイアウトに本発明
を実施した例におけるマスクレイアウト図である。

【００３７】図７で各モジュール名であるＡ１，Ａ２，
Ａ３，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６は、図３の
Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ
６と同じモジュールである。図３の実線の長方形で示さ
れたブロックについて、Ｈ１はブロック高さを、Ｗ１は
ブロック幅を、図７の一点鎖線の長方形で示されたブロ
ックについて、Ｈ２はブロック高さを、Ｗ２はブロック
幅を示す。

【００３８】図７の優先配線見込み位置であるＮ１，Ｎ
２は、図６のＮ１，Ｎ２をブロックのサイズに合わせて
移動、変形したものである。

【００３９】図３で各素子モジュールの処理はＢ６，Ｂ
５，Ａ２，Ｂ４，Ａ３，Ｂ２，Ｂ３，Ａ１，Ｂ１の順序
で、右方向への移動を行う。各モジュールの移動は、各
接続端子間の距離を判定し、最適な移動目的先を決定す
る。まず、Ｂ６，Ｂ５は移動しない。Ａ２はＢ５との接
続端子間距離を最小にするように図７の位置に移動す
る。Ｂ４は移動せず、Ａ３はＢ６との接続端子間距離を
最小にするように移動する。Ｂ２はＡ２との接続端子間
距離を最小にするように移動する。Ｂ３はＡ３との接続
端子間距離を最小にするように移動する。Ａ１は元々Ａ
２，Ａ３があった位置に、Ｂ４との接続端子間距離を最
小にするように移動する。Ｂ１は元々Ｂ２があった位置
に、Ａ１との接続端子間距離を最小にするように移動す
る。そして、ブロックサイズを、高さがＨ１からＨ２
に、幅がＷ１からＷ２に修正した後のレイアウトが図７
である。

【００４０】以上は、請求項３で示した本発明にかかる
実施例であるが、配線のしやすい配置に改善するのに
は、各素子モジュールの仮想配線長や上述の吸引ベクト
ルなど最適な指標やその組み合わせを各モジュール移動
の際の評価関数にし、評価関数を最小にするよう請求項
１または請求項２で示した本発明による移動を行っても
よい。

【００４１】以上の例は、配線のしやすい配置に改善す
るよう本発明を実施したものだが、請求項４で示した本
発明にかかる実施例、つまり、移動目的方向をレイアウ
ト原点の方向に、移動目的先をレイアウト原点に最も近
い空き領域に設定して、請求項１で示した本発明による
順次移動を行えば、レイアウトサイズ縮小の為のモジュ
ールの移動を二次元的に行うことができ、一般に行われ
ている、一次元的なモジュールの移動に比べ、効果的に
短時間にレイアウトサイズの縮小を行うことができる。

【００４２】

【発明の効果】以上のように本発明によれば、配置の改
善が短時間で効果的に行える。

【００４３】素子モジュール数が約１００のブロック
で、図２の判定１、判定２の評価関数に仮想配線長を用
いた、請求項３の発明を適用したブロックマスクレイア
ウト自動設計システムにおいては、数十％の評価関数の
改善がされ、この配置改善後の自動配線において、配置
改善をしない場合に比べて、未配線数を削減することが
できた。

【００４４】同様に、請求項４の発明を適用したブロッ
クマスクレイアウト自動設計システムにおいては、最高
で数十％のレイアウト面積縮小ができた。

【図面の簡単な説明】

【図１】アナログ回路のブロック回路図をモデル化した
図

【図２】本発明のレイアウト設計方法のフローチャート

【図３】配置改善前のマスクレイアウト図

【図４】図３のマスクパターンをシンボルとしてレイア
ウトした図

【図５】図３のマスクパターンをシンボルとしてレイア
ウトした図

【図６】図５のシンボルレイアウト図を変更した後の図

【図７】図３のマスクレイアウトを配置改善したマスク
レイアウト図

【符号の説明】

１ｎ 回路図面上の電源電位配線 ２ｎ 回路図上の接地電位配線 １Ｎ マスクレイアウト上の電源電位配線 ２Ｎ マスクレイアウト上の接地電位配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】レイアウト上の各モジュールを移動目的方
   向と逆方向順に選ぶ工程と、前記選んだモジュールを移
   動目的方向に移動、または移動後変形する工程とを備え
   た半導体集積回路のレイアウト設計方法。
2. 【請求項２】レイアウト上の各モジュールを移動目的方
   向と逆方向順に選ぶ第１の工程と、前記選んだモジュー
   ルを移動目的方向に移動、または移動後変形する第２の
   工程と、前記第１、第２の工程を移動目的方向を反転し
   て同様に行う第３の工程と、前記第１から第３の工程を
   繰り返す工程とを備えた半導体集積回路のレイアウト設
   計方法。
3. 【請求項３】レイアウト上の各モジュールを移動目的方
   向と逆方向順に選ぶ第１の工程と、前記移動目的方向の
   領域にあり、前記選んだモジュールと接続関係がある相
   手モジュールのうちで、最も遠く配置されているモジュ
   ールを探す第２の工程と、前記相手モジュールに最も近
   い空き領域を移動目的先とする第３の工程と、前記移動
   目的先に上記選んだモジュールを移動、または移動後変
   形する第４の工程と、前記第１から第４の工程を移動目
   的方向を反転して同様に行う第５の工程と、前記第１か
   ら第５の工程を繰り返す工程とを備えた半導体集積回路
   のレイアウト設計方法。
4. 【請求項４】レイアウト上の各モジュールをレイアウト
   原点に向かう方向と逆方向順に選ぶ工程と、前記レイア
   ウト原点に最も近い空き領域を移動目的先とする工程
   と、前記移動目的先に前記選んだモジュールを移動、ま
   たは移動後変形する工程とを備えた半導体集積回路のレ
   イアウト設計方法。