JPH06120357A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06120357A JPH06120357A JP26347192A JP26347192A JPH06120357A JP H06120357 A JPH06120357 A JP H06120357A JP 26347192 A JP26347192 A JP 26347192A JP 26347192 A JP26347192 A JP 26347192A JP H06120357 A JPH06120357 A JP H06120357A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film layer
- layer
- resistance metal
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】長期信頼性が高く、良好な電気特性を有し、従
来より高い歩留で製造することができる半導体装置及び
その製造方法を提供する。 【構成】層間接続孔4の内部に第1導電膜層5及び第2
導電膜層6を順次形成し、この第2導電膜層6上にこの
層間接続孔径の約1/3の厚さの膜厚で第1低抵抗金属
膜8を形成する。この第1低抵抗金属膜8をレーザー照
射により溶融させて層間接続孔4内に充填する。更に、
この第1低抵抗金属膜8上に第3導電膜層9、第4導電
膜層10及び第2低抵抗金属膜12を順次形成する。
来より高い歩留で製造することができる半導体装置及び
その製造方法を提供する。 【構成】層間接続孔4の内部に第1導電膜層5及び第2
導電膜層6を順次形成し、この第2導電膜層6上にこの
層間接続孔径の約1/3の厚さの膜厚で第1低抵抗金属
膜8を形成する。この第1低抵抗金属膜8をレーザー照
射により溶融させて層間接続孔4内に充填する。更に、
この第1低抵抗金属膜8上に第3導電膜層9、第4導電
膜層10及び第2低抵抗金属膜12を順次形成する。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、メッキ法及びレーザー照射法を使
用して半導体装置を製造する分野に関する。
造方法に関し、特に、メッキ法及びレーザー照射法を使
用して半導体装置を製造する分野に関する。
【0002】
【従来の技術】従来の半導体装置及びその製造方法につ
いて添付の図面を参照して説明する。図19乃至図23
は、従来の半導体装置の製造方法を工程順に示す断面図
である。
いて添付の図面を参照して説明する。図19乃至図23
は、従来の半導体装置の製造方法を工程順に示す断面図
である。
【0003】図19に示すように、先ず、約O.5 乃至1.
0 μmの厚さでシリコン酸化膜により構成される第1絶
縁膜43を熱CVD法により半導体基板41上に形成す
る。更に、レジストをマスクとした反応性イオンエッチ
ング法により第1絶縁膜43に約O.5 乃至1.5 μm径の
層間接続孔44を開口する。次に、第1絶縁膜43をマ
スクとして半導体基板41の表面にイオン注入法により
拡散層42を形成する。
0 μmの厚さでシリコン酸化膜により構成される第1絶
縁膜43を熱CVD法により半導体基板41上に形成す
る。更に、レジストをマスクとした反応性イオンエッチ
ング法により第1絶縁膜43に約O.5 乃至1.5 μm径の
層間接続孔44を開口する。次に、第1絶縁膜43をマ
スクとして半導体基板41の表面にイオン注入法により
拡散層42を形成する。
【0004】次に、図20に示すように、第1絶縁膜4
3上及び層間接続孔44内部にタングステンにチタンが
10重量%添加されたチタン―タングステン合金より構
成される第1導電膜層45をD.C.マグネトロンスパッタ
法により成膜パワー1.0 乃至2.0kW、成膜圧力2 乃至10m
Torr の条件の下で、約0.1 μmの厚さに形成する。
3上及び層間接続孔44内部にタングステンにチタンが
10重量%添加されたチタン―タングステン合金より構
成される第1導電膜層45をD.C.マグネトロンスパッタ
法により成膜パワー1.0 乃至2.0kW、成膜圧力2 乃至10m
Torr の条件の下で、約0.1 μmの厚さに形成する。
【0005】更に、第1導電膜層45の全面に、例え
ば、金により構成される第2導電膜層46を第1導電膜
層45の形成方法と同様の手法を用いて、成膜パワー1.
0 乃至2.0kW、成膜圧力2 乃至10mTorr の条件の下で、
約0.02乃至0.05μmの厚さに形成する。
ば、金により構成される第2導電膜層46を第1導電膜
層45の形成方法と同様の手法を用いて、成膜パワー1.
0 乃至2.0kW、成膜圧力2 乃至10mTorr の条件の下で、
約0.02乃至0.05μmの厚さに形成する。
【0006】第1導電膜層45は後工程で形成する第1
低抵抗金属膜48及び第2導電膜層46の構成元素の能
動領域への拡散を防止する層として設けるが、第1低抵
抗金属膜48と第1導電膜層45の下層に存在する第1
絶縁膜とを密着させる層としても機能する。
低抵抗金属膜48及び第2導電膜層46の構成元素の能
動領域への拡散を防止する層として設けるが、第1低抵
抗金属膜48と第1導電膜層45の下層に存在する第1
絶縁膜とを密着させる層としても機能する。
【0007】第2導電膜層46は第1低抵抗金属膜48
の成長時のメッキ電流供給と、メッキ膜の安定した成長
と、第1低抵抗金属膜48と第1導電膜層45との間の
密着性確保と、第1導電膜層45表面のメッキ液からの
保護とを目的として形成されるものである。
の成長時のメッキ電流供給と、メッキ膜の安定した成長
と、第1低抵抗金属膜48と第1導電膜層45との間の
密着性確保と、第1導電膜層45表面のメッキ液からの
保護とを目的として形成されるものである。
【0008】次に、図21に示すように、g線又はi線
を用いたフォトリソグラフィ法により、約1.0 乃至2.0
μmの厚さを有するフォトレジストにより構成される第
1マスク膜47を第2導電膜層46上にパターニングす
る。
を用いたフォトリソグラフィ法により、約1.0 乃至2.0
μmの厚さを有するフォトレジストにより構成される第
1マスク膜47を第2導電膜層46上にパターニングす
る。
【0009】更に、金により構成される第1低抵抗金属
膜48を通常の電解メッキ法を用いて露出した第2導電
膜層46上に選択的に約0.5 乃至1.5 μmの厚さで形成
する。この際、層間接続孔44が微細である場合、アス
ペクト比が大きい場合又は孔の形状が悪い場合には第1
低抵抗金属膜48中にボイド(空洞)56が形成されて
しまう。なお、電解金メッキ液は硫酸及び硫酸金ナトリ
ウム等を主成分とし、これに平坦化剤及びpH安定化剤
等が添加されたものを使用する。このメッキ液は通常1
リットル当たり約10gの金を含有する非シアン系のもの
で、中性に近いpH(6乃至8)を有している。金メッ
キ処理はメッキ膜の膜質及び均一性の観点から見て、メ
ッキ温度35乃至60℃、電流密度1 乃至4mA/cm2 の条件下
で行なうことが好ましい。
膜48を通常の電解メッキ法を用いて露出した第2導電
膜層46上に選択的に約0.5 乃至1.5 μmの厚さで形成
する。この際、層間接続孔44が微細である場合、アス
ペクト比が大きい場合又は孔の形状が悪い場合には第1
低抵抗金属膜48中にボイド(空洞)56が形成されて
しまう。なお、電解金メッキ液は硫酸及び硫酸金ナトリ
ウム等を主成分とし、これに平坦化剤及びpH安定化剤
等が添加されたものを使用する。このメッキ液は通常1
リットル当たり約10gの金を含有する非シアン系のもの
で、中性に近いpH(6乃至8)を有している。金メッ
キ処理はメッキ膜の膜質及び均一性の観点から見て、メ
ッキ温度35乃至60℃、電流密度1 乃至4mA/cm2 の条件下
で行なうことが好ましい。
【0010】次に、図22に示すように、有機溶剤を使
用する湿式剥離法又は酸素プラズマを使用するアッシン
グ法により第1マスク膜47を除去する。更に、第1低
抵抗金属膜48をエッチングマスクとして第2導電膜層
46をエッチングし、次いで、第1導電膜層45もエッ
チングして配線パターン化する。例えば、第1導電膜層
45がチタン―タングステン合金、第2導電膜層46が
金により構成されており、これらをウエットエッチング
法で除去する場合、金は濃度10乃至20体積%の王水によ
り温度25乃至50℃のもとでエッチングし、チタン―タン
グステン合金は、濃度50乃至100体積%の過酸化水素水
により温度25乃至45℃条件下でエッチングを行なうこと
が好ましい。
用する湿式剥離法又は酸素プラズマを使用するアッシン
グ法により第1マスク膜47を除去する。更に、第1低
抵抗金属膜48をエッチングマスクとして第2導電膜層
46をエッチングし、次いで、第1導電膜層45もエッ
チングして配線パターン化する。例えば、第1導電膜層
45がチタン―タングステン合金、第2導電膜層46が
金により構成されており、これらをウエットエッチング
法で除去する場合、金は濃度10乃至20体積%の王水によ
り温度25乃至50℃のもとでエッチングし、チタン―タン
グステン合金は、濃度50乃至100体積%の過酸化水素水
により温度25乃至45℃条件下でエッチングを行なうこと
が好ましい。
【0011】また、ドライエッチング法により除去しよ
うとする場合、第2導電膜層46の不要部分をArガス
をミリングソースとするイオンミリング法により除去
し、第1導電膜層45をCF4 又はSF6 等のフッ素系
ガスを使用する反応性イオンエッチング法により除去す
ることもできる。
うとする場合、第2導電膜層46の不要部分をArガス
をミリングソースとするイオンミリング法により除去
し、第1導電膜層45をCF4 又はSF6 等のフッ素系
ガスを使用する反応性イオンエッチング法により除去す
ることもできる。
【0012】また、第2導電膜層46をウエットエッチ
ング法、第1導電膜層45をドライエッチング法により
除去することも可能である。
ング法、第1導電膜層45をドライエッチング法により
除去することも可能である。
【0013】次に、図23に示すように、SiH4 及び
NH3 を反応ガスとしたプラズマCVD法により、シリ
コン窒化膜により構成される第2絶縁膜53を全面に約
0.5乃至1.0 μmの厚さで形成する。
NH3 を反応ガスとしたプラズマCVD法により、シリ
コン窒化膜により構成される第2絶縁膜53を全面に約
0.5乃至1.0 μmの厚さで形成する。
【0014】上記工程により半導体基板41上に拡散層
42、第1絶縁膜43、第1導電膜層45、第2導電膜
層46、第1低抵抗金属膜48及び第2絶縁膜53を形
成する。
42、第1絶縁膜43、第1導電膜層45、第2導電膜
層46、第1低抵抗金属膜48及び第2絶縁膜53を形
成する。
【0015】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法においては、半導体装置
の高集積化が進み、層間接続孔44の径が微細化した場
合、従来の電解メッキ法により第1低抵抗金属膜48を
形成するときに、層間接続孔46中に空洞(ボイド)5
6が形成されてしまい、この空洞56中の残留物の影響
により欠陥率が増加して製造工程における歩留が増加す
るという問題点がある。
た従来の半導体装置の製造方法においては、半導体装置
の高集積化が進み、層間接続孔44の径が微細化した場
合、従来の電解メッキ法により第1低抵抗金属膜48を
形成するときに、層間接続孔46中に空洞(ボイド)5
6が形成されてしまい、この空洞56中の残留物の影響
により欠陥率が増加して製造工程における歩留が増加す
るという問題点がある。
【0016】更に、製品として完成した後でもボイド中
の残留物及びボイド自身の存在により、特性変動並びに
層間接続部でのエレクトロマイグレーション及びストレ
スマイグレーションによる断線が生じやすくなるなど、
半導体装置の長期的な信頼性が低下するという問題点が
ある。
の残留物及びボイド自身の存在により、特性変動並びに
層間接続部でのエレクトロマイグレーション及びストレ
スマイグレーションによる断線が生じやすくなるなど、
半導体装置の長期的な信頼性が低下するという問題点が
ある。
【0017】また、第1低抵抗金属膜48が腐食性の高
い元素の場合は、コロージョンを起こし易く、これによ
っても半導体装置の長期的な信頼性が低下するという問
題点がある。
い元素の場合は、コロージョンを起こし易く、これによ
っても半導体装置の長期的な信頼性が低下するという問
題点がある。
【0018】本発明はかかる問題点に鑑みてなされたも
のであって、長期的な信頼性が高く、良好な電気特性を
有し、欠陥発生率を低減でき、高い歩留を得ることがで
きる半導体装置及びその製造方法を提供することを目的
とする。
のであって、長期的な信頼性が高く、良好な電気特性を
有し、欠陥発生率を低減でき、高い歩留を得ることがで
きる半導体装置及びその製造方法を提供することを目的
とする。
【0019】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板上に形成する絶縁膜と、この絶縁膜を開
口して得る層間接続孔と、この層間接続孔の内面に形成
された第1導電膜層と、この第1導電膜層上に形成され
た第2導電膜層と、この第2導電膜層上に所定の厚さに
形成した後レーザーにより溶融して前記層間接続孔内に
充填された第1低抵抗金属膜と、この第1低抵抗金属膜
及び前記絶縁膜上に形成する第3導電膜層と、この第3
導電膜層上に形成する第4導電膜層と、この第4導電膜
層上に形成する第2低抵抗金属膜とを有することを特徴
とする。
は、半導体基板上に形成する絶縁膜と、この絶縁膜を開
口して得る層間接続孔と、この層間接続孔の内面に形成
された第1導電膜層と、この第1導電膜層上に形成され
た第2導電膜層と、この第2導電膜層上に所定の厚さに
形成した後レーザーにより溶融して前記層間接続孔内に
充填された第1低抵抗金属膜と、この第1低抵抗金属膜
及び前記絶縁膜上に形成する第3導電膜層と、この第3
導電膜層上に形成する第4導電膜層と、この第4導電膜
層上に形成する第2低抵抗金属膜とを有することを特徴
とする。
【0020】本発明に係る半導体装置の製造方法は、半
導体基板上に形成した絶縁膜を開口して得る層間接続孔
の内面に第1導電膜層を形成する工程と、この第1導電
膜層を形成した前記層間接続孔の内面に第2導電膜層を
形成する工程と、この第2導電膜層を形成した層間接続
孔の内面に所定の膜厚に形成した後レーザー照射による
溶融によって第1低抵抗金属膜を形成する工程と、この
第1低抵抗金属膜及び前記絶縁膜上に第3導電膜層を形
成する工程と、この第3導電膜層上に第4導電膜層を形
成する工程と、この第4導電膜層上に第2低抵抗金属膜
を形成する工程とを有することを特徴とする。
導体基板上に形成した絶縁膜を開口して得る層間接続孔
の内面に第1導電膜層を形成する工程と、この第1導電
膜層を形成した前記層間接続孔の内面に第2導電膜層を
形成する工程と、この第2導電膜層を形成した層間接続
孔の内面に所定の膜厚に形成した後レーザー照射による
溶融によって第1低抵抗金属膜を形成する工程と、この
第1低抵抗金属膜及び前記絶縁膜上に第3導電膜層を形
成する工程と、この第3導電膜層上に第4導電膜層を形
成する工程と、この第4導電膜層上に第2低抵抗金属膜
を形成する工程とを有することを特徴とする。
【0021】
【作用】本発明に係る半導体装置の製造方法は、第2導
電膜層を形成した層間接続孔の内面に、所定の膜厚で第
1低抵抗金属膜を形成してから、この第1低抵抗金属膜
をレーザー照射により溶融する。この第1低抵抗金属膜
を所定の膜厚に形成しているために、レーザー照射前に
層間接続孔の上部において閉塞してボイドが形成され、
リフローできなくなることがなく、また、レーザー熱に
より下層に悪影響を及ぼすこともない。従って、第1低
抵抗金属膜の形成時にボイドを含んでいても、レーザー
照射により第1低抵抗金属膜は溶融して流動し、ボイド
を浮上させ、ボイドを含まない第1低抵抗金属膜として
層間接続孔内部に充填される。このようにして、ボイド
が内部に含まれていない第1低抵抗金属膜を微細な層間
接続孔中へ形成することができる。これにより、金又は
銅等に代表される電気抵抗の小さな第1低抵抗金属膜及
び第2低抵抗金属膜の下層には、高融点の導電層である
第1導電膜層及び第3導電膜層が、夫々存在するため配
線部のみならず層間接続部においても低い層間接続抵
抗、高いエレクトロマイグレーション及び高いストレス
マイグレーション耐性が得られる。
電膜層を形成した層間接続孔の内面に、所定の膜厚で第
1低抵抗金属膜を形成してから、この第1低抵抗金属膜
をレーザー照射により溶融する。この第1低抵抗金属膜
を所定の膜厚に形成しているために、レーザー照射前に
層間接続孔の上部において閉塞してボイドが形成され、
リフローできなくなることがなく、また、レーザー熱に
より下層に悪影響を及ぼすこともない。従って、第1低
抵抗金属膜の形成時にボイドを含んでいても、レーザー
照射により第1低抵抗金属膜は溶融して流動し、ボイド
を浮上させ、ボイドを含まない第1低抵抗金属膜として
層間接続孔内部に充填される。このようにして、ボイド
が内部に含まれていない第1低抵抗金属膜を微細な層間
接続孔中へ形成することができる。これにより、金又は
銅等に代表される電気抵抗の小さな第1低抵抗金属膜及
び第2低抵抗金属膜の下層には、高融点の導電層である
第1導電膜層及び第3導電膜層が、夫々存在するため配
線部のみならず層間接続部においても低い層間接続抵
抗、高いエレクトロマイグレーション及び高いストレス
マイグレーション耐性が得られる。
【0022】本発明に係る半導体装置は、第2導電膜層
を形成した層間接続孔の内面に所定の厚さに形成してか
らレーザーにより溶融して層間接続孔内部に充填する第
1低抵抗金属膜を有している。従って、上述したように
この第1低抵抗金属膜はボイドが内部に含まれておら
ず、配線部のみならず層間接続部においても低い層間接
続抵抗と高いエレクトロマイグレーション及びストレス
マイグレーションを得ることができる。
を形成した層間接続孔の内面に所定の厚さに形成してか
らレーザーにより溶融して層間接続孔内部に充填する第
1低抵抗金属膜を有している。従って、上述したように
この第1低抵抗金属膜はボイドが内部に含まれておら
ず、配線部のみならず層間接続部においても低い層間接
続抵抗と高いエレクトロマイグレーション及びストレス
マイグレーションを得ることができる。
【0023】更に、第1低抵抗金属膜は周囲を高融点金
属である第1導電膜層及び第3導電膜層により覆われる
構造となっているため、他工程のメッキ液等が侵入する
ことを防止することができ、長期間腐食されにくい。ま
た第1導電膜層及び第3導電膜層により保護されている
ため、反応が進行することも少ない。これにより、低電
気抵抗であるが腐食性が高いために使用しにくかった金
属を使用することができ、また、低電気抵抗であるが反
応性が高くて使用しにくかった金属でも安定して使用す
ることができる。
属である第1導電膜層及び第3導電膜層により覆われる
構造となっているため、他工程のメッキ液等が侵入する
ことを防止することができ、長期間腐食されにくい。ま
た第1導電膜層及び第3導電膜層により保護されている
ため、反応が進行することも少ない。これにより、低電
気抵抗であるが腐食性が高いために使用しにくかった金
属を使用することができ、また、低電気抵抗であるが反
応性が高くて使用しにくかった金属でも安定して使用す
ることができる。
【0024】
【実施例】次に、本発明の実施例について添付の図面を
参照して具体的に説明する。
参照して具体的に説明する。
【0025】図1乃至図9は本発明の第1の実施例に係
る半導体装置の製造方法を工程順に示す断面図、図10
は本実施例方法の1工程を示す平面図である。図1に示
すように、約0.5 乃至1.0 μmの厚さでシリコン酸化膜
より構成される第1絶縁膜3をSiH4 ソースの熱CV
D法により半導体基板上に形成する。更に、レジストを
マスクとした反応性イオンエッチング法により約0.5 乃
至1.5 μm径の層間接続孔4を開口する。次に、第1絶
縁膜3をマスクとして半導体基板1の表面にイオン注入
法により拡散層2を形成する。
る半導体装置の製造方法を工程順に示す断面図、図10
は本実施例方法の1工程を示す平面図である。図1に示
すように、約0.5 乃至1.0 μmの厚さでシリコン酸化膜
より構成される第1絶縁膜3をSiH4 ソースの熱CV
D法により半導体基板上に形成する。更に、レジストを
マスクとした反応性イオンエッチング法により約0.5 乃
至1.5 μm径の層間接続孔4を開口する。次に、第1絶
縁膜3をマスクとして半導体基板1の表面にイオン注入
法により拡散層2を形成する。
【0026】次に、図2に示すように、タングステンに
チタンが10重量%添加されたチタン―タングステン合
金により構成される第1導電膜層5を通常のD.C.マグネ
トロンスパッタ法により成膜パワー1.0 乃至2.0 kW及び
成膜圧力 1乃至10mTorr の条件下で、約0.1 μmの厚さ
に全面に形成する。
チタンが10重量%添加されたチタン―タングステン合
金により構成される第1導電膜層5を通常のD.C.マグネ
トロンスパッタ法により成膜パワー1.0 乃至2.0 kW及び
成膜圧力 1乃至10mTorr の条件下で、約0.1 μmの厚さ
に全面に形成する。
【0027】更に、この第1導電膜層5上に、例えば金
により構成される第2導電膜層6を第1導電膜層5の形
成方法と同様の手法により成膜パワー0.2 乃至1.0kw 及
び成膜圧力2 乃至10mTorr の条件の下で、約0.02乃至0.
05μmの厚さに形成する。第1導電膜層5は後工程で形
成する第1低抵抗金属膜8の構成元素の拡散防止膜(バ
リアメタル)として作用し、また第1低抵抗金属膜8と
第1絶縁膜3との間の密着層として作用するものであ
る。
により構成される第2導電膜層6を第1導電膜層5の形
成方法と同様の手法により成膜パワー0.2 乃至1.0kw 及
び成膜圧力2 乃至10mTorr の条件の下で、約0.02乃至0.
05μmの厚さに形成する。第1導電膜層5は後工程で形
成する第1低抵抗金属膜8の構成元素の拡散防止膜(バ
リアメタル)として作用し、また第1低抵抗金属膜8と
第1絶縁膜3との間の密着層として作用するものであ
る。
【0028】第2導電膜層6はメッキ時の下地(メッキ
電流供給層)となり、後工程においてメッキ法により形
成される第1低抵抗金属膜8の形成時に安定した成長を
促し、第1低抵抗金属膜8の密着性を確保し、また、第
1導電膜層5の表面をメッキ液から保護することを目的
として形成されるものである。
電流供給層)となり、後工程においてメッキ法により形
成される第1低抵抗金属膜8の形成時に安定した成長を
促し、第1低抵抗金属膜8の密着性を確保し、また、第
1導電膜層5の表面をメッキ液から保護することを目的
として形成されるものである。
【0029】次に、図3に示すように、既知の技術であ
るg線又はi線を使用するフォトリソグラフィ法によ
り、第2導電膜層6上にフォトレジストにより構成され
る第1マスク膜7を約1.0 乃至 2.0μmの厚さでパター
ニングする。この第1マスク膜7は層間接続孔4とその
周辺部のみの第2導電膜層6とが露出されるパターンを
有するものであり、半導体装置の素子間を接続する配線
パターンを形成するためのマスクとは異なる。
るg線又はi線を使用するフォトリソグラフィ法によ
り、第2導電膜層6上にフォトレジストにより構成され
る第1マスク膜7を約1.0 乃至 2.0μmの厚さでパター
ニングする。この第1マスク膜7は層間接続孔4とその
周辺部のみの第2導電膜層6とが露出されるパターンを
有するものであり、半導体装置の素子間を接続する配線
パターンを形成するためのマスクとは異なる。
【0030】更に、第2導電膜層6上の第1マスク膜7
に覆われていない領域に金により構成される第1低抵抗
金属膜8を通常の電解金メッキ法により約0.2 乃至0.6
μmの厚さで、層間接続孔4内面及び第2導電膜層6が
露出している領域に形成する。この際、メッキ電流は下
層に存在する第1導電膜層5及び第2導電膜層6を通じ
て供給される。第1低抵抗金属膜8の膜厚は層間接続孔
4の径の約1/3とすることが望ましい。第1低抵抗金
属膜8をそれ以上の厚さで形成した場合、後工程でのレ
ーザーリフロー前に層間接続孔4内部にボイドが形成さ
れ、うまくリフローできなくなる可能性があるためであ
る。電解金メッキ液は硫酸及び硫酸金ナトリウム等を主
成分とし、これに平坦化剤及びpH安定化剤等が添加さ
れたものを使用する。このメッキ液は通常1リットル当
たり約10g の金を含有する非シアン系のもので、中性に
近いpH(6〜8)を有している。また、メッキ作業は
メッキ膜の膜質及び均一性の観点から見て、メッキ温度
35乃至60℃、電流密度1 乃至4mA/cm2 の条件下で実施す
ることが好ましい。
に覆われていない領域に金により構成される第1低抵抗
金属膜8を通常の電解金メッキ法により約0.2 乃至0.6
μmの厚さで、層間接続孔4内面及び第2導電膜層6が
露出している領域に形成する。この際、メッキ電流は下
層に存在する第1導電膜層5及び第2導電膜層6を通じ
て供給される。第1低抵抗金属膜8の膜厚は層間接続孔
4の径の約1/3とすることが望ましい。第1低抵抗金
属膜8をそれ以上の厚さで形成した場合、後工程でのレ
ーザーリフロー前に層間接続孔4内部にボイドが形成さ
れ、うまくリフローできなくなる可能性があるためであ
る。電解金メッキ液は硫酸及び硫酸金ナトリウム等を主
成分とし、これに平坦化剤及びpH安定化剤等が添加さ
れたものを使用する。このメッキ液は通常1リットル当
たり約10g の金を含有する非シアン系のもので、中性に
近いpH(6〜8)を有している。また、メッキ作業は
メッキ膜の膜質及び均一性の観点から見て、メッキ温度
35乃至60℃、電流密度1 乃至4mA/cm2 の条件下で実施す
ることが好ましい。
【0031】図10において、図中のA−A切断面が、
図3に示す縦断面に相当する。図10中、Lで示した層
間接続孔4の縁から第1マスク膜7の端までの適性マー
ジン量は、層間接続孔4の径、アスペクト比及び後に形
成する第1低抵抗金属膜の膜厚に依存するが、基本的に
は層間接続孔4の約1/3の値を目安とする。
図3に示す縦断面に相当する。図10中、Lで示した層
間接続孔4の縁から第1マスク膜7の端までの適性マー
ジン量は、層間接続孔4の径、アスペクト比及び後に形
成する第1低抵抗金属膜の膜厚に依存するが、基本的に
は層間接続孔4の約1/3の値を目安とする。
【0032】次に、図4に示すように、酸素プラズマを
使用するアッシング法及び有機溶剤を使用する湿式剥離
法等により第1マスク膜7を除去した後、XeClを光
源とする波長 308nmのエキシマレーザーをパルス照射す
る。これにより、第1低抵抗金属膜8が溶融及び流動し
て、層間接続孔4内部に充填する。照射のパルス間隔及
びパルスエネルギー密度等の照射条件は、第1低抵抗金
属膜8の反射率、膜厚及び埋め込み深さ等により変化さ
せる必要があるが、通常、パルス間隔は数乃至数10nsec
にして、パルスエネルギー密度は約0.2 乃至1.0 J/cm2
とすることが好ましい。また、過剰なエネルギーで照射
した場合、供給される熱により下層に存在するpn接合
の破壊が生じることもあるため注意が必要である。第1
低抵抗金属膜8及び第2導電膜層6の界面には両者の反
応層が形成されるが、レーザー照射前後で構造的相違は
生じない。
使用するアッシング法及び有機溶剤を使用する湿式剥離
法等により第1マスク膜7を除去した後、XeClを光
源とする波長 308nmのエキシマレーザーをパルス照射す
る。これにより、第1低抵抗金属膜8が溶融及び流動し
て、層間接続孔4内部に充填する。照射のパルス間隔及
びパルスエネルギー密度等の照射条件は、第1低抵抗金
属膜8の反射率、膜厚及び埋め込み深さ等により変化さ
せる必要があるが、通常、パルス間隔は数乃至数10nsec
にして、パルスエネルギー密度は約0.2 乃至1.0 J/cm2
とすることが好ましい。また、過剰なエネルギーで照射
した場合、供給される熱により下層に存在するpn接合
の破壊が生じることもあるため注意が必要である。第1
低抵抗金属膜8及び第2導電膜層6の界面には両者の反
応層が形成されるが、レーザー照射前後で構造的相違は
生じない。
【0033】次に、図5に示すように、露出している第
2導電膜層6を王水により除去し、次いで、第1導電膜
層5をCF4 及びSF6 等のフッ素系ガスを使用する反
応性イオンエッチング法により異方性エッチングを施し
て除去する。
2導電膜層6を王水により除去し、次いで、第1導電膜
層5をCF4 及びSF6 等のフッ素系ガスを使用する反
応性イオンエッチング法により異方性エッチングを施し
て除去する。
【0034】次に、図6に示すように、チタン−タング
ステン合金により構成される第3導電膜層9をD.C.マグ
ネトロンスパッタ法により、成膜パワー1.0 乃至2.0 K
W、成膜圧力1 乃至10mTorr の条件の下で、約0.05μm
の厚さに全面に成形する。更に、金により構成される第
4導電膜層10を同様の手法により成膜パワー0.2 乃至
1.0 KW、成膜圧力2 乃至10mTorr の条件で第3導電膜層
9上に約0.02乃至0.05μmの厚さに形成する。
ステン合金により構成される第3導電膜層9をD.C.マグ
ネトロンスパッタ法により、成膜パワー1.0 乃至2.0 K
W、成膜圧力1 乃至10mTorr の条件の下で、約0.05μm
の厚さに全面に成形する。更に、金により構成される第
4導電膜層10を同様の手法により成膜パワー0.2 乃至
1.0 KW、成膜圧力2 乃至10mTorr の条件で第3導電膜層
9上に約0.02乃至0.05μmの厚さに形成する。
【0035】次に、図7に示すように、g線又はi線を
使用するフォトリソグラフィー法により、第4導電膜層
10上にフォトレジストにより構成される第2マスク膜
11を約1.0 乃至2.0 μmの厚さでパターニングする。
このマスク膜は半導体装置の素子間を接続する配線パタ
ーンを形成するためのものであり、前工程で使用した層
間接続孔4への第1低抵抗金属膜8充填用の第1マスク
膜7とは異なるものである。
使用するフォトリソグラフィー法により、第4導電膜層
10上にフォトレジストにより構成される第2マスク膜
11を約1.0 乃至2.0 μmの厚さでパターニングする。
このマスク膜は半導体装置の素子間を接続する配線パタ
ーンを形成するためのものであり、前工程で使用した層
間接続孔4への第1低抵抗金属膜8充填用の第1マスク
膜7とは異なるものである。
【0036】更に、第2マスク膜が形成されてなく第4
導電膜層10が露出している領域に金により構成される
第2低抵抗金属膜12を通常の電解金メッキ法により約
0.5乃至1.5 μmの厚さで形成する。
導電膜層10が露出している領域に金により構成される
第2低抵抗金属膜12を通常の電解金メッキ法により約
0.5乃至1.5 μmの厚さで形成する。
【0037】次に、図8に示すように、酸素プラズマを
用いたアッシング法及び有機溶剤を用いた剥離法により
第2マスク膜11を除去する。次いで、第2低抵抗金属
膜12をエッチングマスクとしたウエットエッチング法
により第4導電膜層10の不要部分と第3導電膜層9の
不要部分を順次除去して配線パターン化する。
用いたアッシング法及び有機溶剤を用いた剥離法により
第2マスク膜11を除去する。次いで、第2低抵抗金属
膜12をエッチングマスクとしたウエットエッチング法
により第4導電膜層10の不要部分と第3導電膜層9の
不要部分を順次除去して配線パターン化する。
【0038】第3導電膜層9はチタン−タングステン合
金により構成されており、第4導電膜層10は金により
構成されている。これらをウエットエッチング法により
除去する場合、第4導電膜層10の金は10乃至20vol %
の王水を使用して25乃至50℃の温度でエッチングし、第
3導電膜層9のチタン−タングステン合金は50乃至100v
ol%の過酸化水素水を用いて25乃至45℃の温度でエッチ
ングを実施する。これにより、サイドエッチングの少な
い良好な配線形状を得ることができる。このエッチング
工程において第2低抵抗金属膜12は若干エッチングさ
れるため、成膜時の厚みは、この膜減少を考慮して決定
する必要がある。前記ウエットエッチング法は、第2低
抵抗金属膜12に対するイオンのアタックがないため、
ドライエッチング法よりも、表面の損傷を抑制できると
いう利点を有している。
金により構成されており、第4導電膜層10は金により
構成されている。これらをウエットエッチング法により
除去する場合、第4導電膜層10の金は10乃至20vol %
の王水を使用して25乃至50℃の温度でエッチングし、第
3導電膜層9のチタン−タングステン合金は50乃至100v
ol%の過酸化水素水を用いて25乃至45℃の温度でエッチ
ングを実施する。これにより、サイドエッチングの少な
い良好な配線形状を得ることができる。このエッチング
工程において第2低抵抗金属膜12は若干エッチングさ
れるため、成膜時の厚みは、この膜減少を考慮して決定
する必要がある。前記ウエットエッチング法は、第2低
抵抗金属膜12に対するイオンのアタックがないため、
ドライエッチング法よりも、表面の損傷を抑制できると
いう利点を有している。
【0039】次に、図9に示すように、全面にSiH4
及びN2 Oを使用しているプラズマCVDによりシリコ
ン酸化膜により構成される第2絶縁膜13を約0.5 乃至
1.0μmの厚さで形成する。
及びN2 Oを使用しているプラズマCVDによりシリコ
ン酸化膜により構成される第2絶縁膜13を約0.5 乃至
1.0μmの厚さで形成する。
【0040】上述の工程により形成された半導体装置
は、層間接続孔4の内部の第2導電膜層6上に、電解金
メッキ法により層間接続孔4の径の約1/3の膜厚で第
1低抵抗金属膜8を形成して、この第1低抵抗金属膜8
をレーザー照射により溶融する。この第1低抵抗金属膜
8を所定の膜厚にすることにより、レーザー照射前に層
間接続孔4の上部において閉塞してボイドが形成され、
リフローできなくなることがなく、また、レーザー熱に
より下層に悪影響を及ぼすこともない。更に、ボイドが
発生しても、後工程のレーザー熱源により第1低抵抗金
属膜8の全域が溶融されて、ボイドを浮上させることが
できる。従って、この溶融した金属は流動して、ボイド
等の欠陥を浮上させてボイド等に含まれていない第1低
抵抗金属膜8を微細な層間接続孔内部に形成することが
できる。これにより、金及び銅に代表される電気抵抗の
小さな第1低抵抗金属膜8及び第2低抵抗金属膜12の
下層には、高融点の導電層である第1導電膜層5及び第
3導電膜層9が、夫々存在するため配線部のみならず層
間接続部においても低い層間接続抵抗、高いエレクトロ
マイグレーション及び高いストレスマイグレーション耐
性が得られる。
は、層間接続孔4の内部の第2導電膜層6上に、電解金
メッキ法により層間接続孔4の径の約1/3の膜厚で第
1低抵抗金属膜8を形成して、この第1低抵抗金属膜8
をレーザー照射により溶融する。この第1低抵抗金属膜
8を所定の膜厚にすることにより、レーザー照射前に層
間接続孔4の上部において閉塞してボイドが形成され、
リフローできなくなることがなく、また、レーザー熱に
より下層に悪影響を及ぼすこともない。更に、ボイドが
発生しても、後工程のレーザー熱源により第1低抵抗金
属膜8の全域が溶融されて、ボイドを浮上させることが
できる。従って、この溶融した金属は流動して、ボイド
等の欠陥を浮上させてボイド等に含まれていない第1低
抵抗金属膜8を微細な層間接続孔内部に形成することが
できる。これにより、金及び銅に代表される電気抵抗の
小さな第1低抵抗金属膜8及び第2低抵抗金属膜12の
下層には、高融点の導電層である第1導電膜層5及び第
3導電膜層9が、夫々存在するため配線部のみならず層
間接続部においても低い層間接続抵抗、高いエレクトロ
マイグレーション及び高いストレスマイグレーション耐
性が得られる。
【0041】更に、第1低抵抗金属膜8は周囲を第2導
電膜層6及び第3導電膜層9の金属層により覆われる構
造となっているため、他工程のメッキ液等が侵入するこ
とを防止することができ、長期間腐食されにくい。また
前記金属層により保護されているため、シリコン系酸化
膜及び窒化膜により反応が進行することも少ない。
電膜層6及び第3導電膜層9の金属層により覆われる構
造となっているため、他工程のメッキ液等が侵入するこ
とを防止することができ、長期間腐食されにくい。また
前記金属層により保護されているため、シリコン系酸化
膜及び窒化膜により反応が進行することも少ない。
【0042】これにより、従来の半導体装置と比較し
て、高い長期信頼性及び良好な電気特性を有する微細な
半導体装置を、従来よりも高い歩留の製造工程によって
安定して得ることができる。
て、高い長期信頼性及び良好な電気特性を有する微細な
半導体装置を、従来よりも高い歩留の製造工程によって
安定して得ることができる。
【0043】図11乃至図18は本発明の第2の実施例
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
【0044】先ず、図11に示すように、半導体基板2
1上にSiH4 を反応ガスとした熱CVD法により0.50
μmの厚さを有する第1絶縁膜23を形成する。この第
1絶縁膜23上に、厚さ約0.05μmのチタン及び約0.1
μmの窒化チタンにより構成されるバリアメタル層34
aを選択的に形成する。また、このバリアメタル層34
a上に厚さ約0.02乃至0.05μmのスパッタ金膜34bを
形成する。更に、このスパッタ金膜34b上に約0.8 乃
至1.1 μmの厚さを有する金メッキ膜34cを形成す
る。これにより、バリアメタル層34a、スパッタ金膜
34b及び金メッキ膜34cにより構成される下層配線
34を形成することができる。この金メッキ膜34c及
び第1絶縁膜23上にSiH4 ガス及びN2 Oガスを用
いたプラズマCVD法により厚さ約0.5 乃至1.0 μmの
シリコン酸化膜により構成される第2絶縁膜33を形成
する。更に、この第2絶縁膜に反応性イオンエッチング
法を用いて、金メッキ膜34c上の一部の領域の第2絶
縁膜を除去して開口し、約0.5 乃至1.0 μmの径を有す
る層間接続孔24を形成する。このバリアメタル層34
aのチタンはターゲットとしてスパッタガスにアルゴン
を使用するD.C.マグネトロンスパッタ法により形成し、
窒化チタンはスパッタガスに窒素及びアルゴンの混合ガ
スを使用する反応性スパッタ法により形成することがで
きる。
1上にSiH4 を反応ガスとした熱CVD法により0.50
μmの厚さを有する第1絶縁膜23を形成する。この第
1絶縁膜23上に、厚さ約0.05μmのチタン及び約0.1
μmの窒化チタンにより構成されるバリアメタル層34
aを選択的に形成する。また、このバリアメタル層34
a上に厚さ約0.02乃至0.05μmのスパッタ金膜34bを
形成する。更に、このスパッタ金膜34b上に約0.8 乃
至1.1 μmの厚さを有する金メッキ膜34cを形成す
る。これにより、バリアメタル層34a、スパッタ金膜
34b及び金メッキ膜34cにより構成される下層配線
34を形成することができる。この金メッキ膜34c及
び第1絶縁膜23上にSiH4 ガス及びN2 Oガスを用
いたプラズマCVD法により厚さ約0.5 乃至1.0 μmの
シリコン酸化膜により構成される第2絶縁膜33を形成
する。更に、この第2絶縁膜に反応性イオンエッチング
法を用いて、金メッキ膜34c上の一部の領域の第2絶
縁膜を除去して開口し、約0.5 乃至1.0 μmの径を有す
る層間接続孔24を形成する。このバリアメタル層34
aのチタンはターゲットとしてスパッタガスにアルゴン
を使用するD.C.マグネトロンスパッタ法により形成し、
窒化チタンはスパッタガスに窒素及びアルゴンの混合ガ
スを使用する反応性スパッタ法により形成することがで
きる。
【0045】また、スパッタ金膜34bはD.C.マグネト
ロンスパッタ法により、成膜パワー0.2 乃至1.0 KW、成
膜圧力 2乃至10mTorr の条件の下で形成することができ
る。また、メッキ金膜34cは第1の実施例で示した通
りのフォトレジストを使用する電解金メッキ法により形
成し、配線パターン化も第1の実施例で示したエッチン
グ技術を用いる。
ロンスパッタ法により、成膜パワー0.2 乃至1.0 KW、成
膜圧力 2乃至10mTorr の条件の下で形成することができ
る。また、メッキ金膜34cは第1の実施例で示した通
りのフォトレジストを使用する電解金メッキ法により形
成し、配線パターン化も第1の実施例で示したエッチン
グ技術を用いる。
【0046】次に、図12に示すように、チタン及び窒
化チタンの2層膜より構成される第1導電膜層25を、
チタンを約0.05μm、また、窒化チタンを約0.1 μmの
厚さで全面に形成する。更に、第1導電膜層25上に、
例えば、銅により構成される第2導電膜層26をD.C.マ
グネトロンスパッタ法により約0.02乃至0.05μmの厚さ
で形成する。この第1導電膜層25は後工程で形成する
第1低抵抗金属膜28の構成元素の下層への拡散防止膜
として作用し、更に、第1低抵抗金属膜28と第2絶縁
膜33との間の密着層として作用する。
化チタンの2層膜より構成される第1導電膜層25を、
チタンを約0.05μm、また、窒化チタンを約0.1 μmの
厚さで全面に形成する。更に、第1導電膜層25上に、
例えば、銅により構成される第2導電膜層26をD.C.マ
グネトロンスパッタ法により約0.02乃至0.05μmの厚さ
で形成する。この第1導電膜層25は後工程で形成する
第1低抵抗金属膜28の構成元素の下層への拡散防止膜
として作用し、更に、第1低抵抗金属膜28と第2絶縁
膜33との間の密着層として作用する。
【0047】また、第2導電膜層26はメッキ時のメッ
キ電流供給層として働いて第1低抵抗金属膜28形成時
の安定した成長を促し、更に、第1低抵抗金属膜の周囲
にあって第1導電膜層25表面のメッキ液から第1低抵
抗金属膜28を保護することを目的として形成する。
キ電流供給層として働いて第1低抵抗金属膜28形成時
の安定した成長を促し、更に、第1低抵抗金属膜の周囲
にあって第1導電膜層25表面のメッキ液から第1低抵
抗金属膜28を保護することを目的として形成する。
【0048】次に,g線又はi線を用いたフォトリソグ
ラフィー法により、第2導電膜層26上にフォトレジス
トにより構成される第1マスク膜27を約1.0 乃至2.0
μmの厚さでパターニングする。この第1マスク膜27
も第1の実施例と同様に、層間接続孔24とその周辺部
のみの第2導電膜層26が露出されるようなパターンを
有するものである。
ラフィー法により、第2導電膜層26上にフォトレジス
トにより構成される第1マスク膜27を約1.0 乃至2.0
μmの厚さでパターニングする。この第1マスク膜27
も第1の実施例と同様に、層間接続孔24とその周辺部
のみの第2導電膜層26が露出されるようなパターンを
有するものである。
【0049】更に、電解メッキ法により銅により構成さ
れる第1低抵抗金属膜28を層間接続孔24内部及び第
2導電膜層26上の第1マスク膜27が形成されていな
い領域に約0.2 乃至0.4 μmの厚さで形成する。この電
解メッキ工程においては析出させる銅膜の均一性が重要
となるため、メッキ液は硫酸銅、金属銅及び硫酸が、夫
々、60乃至100 、15乃至25及び170 乃至220 g/l 含まれ
てメッキ膜厚の高均一性が得やすいものとなっており、
これに少量の塩素及び平坦化剤等の添加剤を含有したも
のを使用する。また、メッキ作業は、温度が20乃至30℃
で実施し、電流密度が1 乃至3 mA/cm2の条件のもとで実
施する。これにより、平坦で均一性の高い銅膜を形成す
ることができる。
れる第1低抵抗金属膜28を層間接続孔24内部及び第
2導電膜層26上の第1マスク膜27が形成されていな
い領域に約0.2 乃至0.4 μmの厚さで形成する。この電
解メッキ工程においては析出させる銅膜の均一性が重要
となるため、メッキ液は硫酸銅、金属銅及び硫酸が、夫
々、60乃至100 、15乃至25及び170 乃至220 g/l 含まれ
てメッキ膜厚の高均一性が得やすいものとなっており、
これに少量の塩素及び平坦化剤等の添加剤を含有したも
のを使用する。また、メッキ作業は、温度が20乃至30℃
で実施し、電流密度が1 乃至3 mA/cm2の条件のもとで実
施する。これにより、平坦で均一性の高い銅膜を形成す
ることができる。
【0050】次に、図13に示すように、酸素プラズマ
又は有機溶剤を使用して第1マスク膜27を除去する。
更に、XeClを光源とした波長308nm のエキシマレー
ザーを第1低抵抗金属膜28にパルス照射する。これに
より、第1低抵抗金属膜28が溶融して流動し、層間接
続孔24内部へ充填する。照射のパルス間隔及びパルス
エネルギー密度等の照射条件は、第1低抵抗金属膜28
の反射率、膜厚及び埋め込み深さ等により変化させる必
要がある。例えば、パルス間隔は、約数乃至数10nsecに
して、パルスエネルギー密度は約0.2 乃至1.0J/cm2の条
件で実施する。過剰なエネルギーでエキシマレーザーを
照射した場合、供給される熱により下層配線34が溶融
したり第2絶縁膜33にクラックが発生する。
又は有機溶剤を使用して第1マスク膜27を除去する。
更に、XeClを光源とした波長308nm のエキシマレー
ザーを第1低抵抗金属膜28にパルス照射する。これに
より、第1低抵抗金属膜28が溶融して流動し、層間接
続孔24内部へ充填する。照射のパルス間隔及びパルス
エネルギー密度等の照射条件は、第1低抵抗金属膜28
の反射率、膜厚及び埋め込み深さ等により変化させる必
要がある。例えば、パルス間隔は、約数乃至数10nsecに
して、パルスエネルギー密度は約0.2 乃至1.0J/cm2の条
件で実施する。過剰なエネルギーでエキシマレーザーを
照射した場合、供給される熱により下層配線34が溶融
したり第2絶縁膜33にクラックが発生する。
【0051】次に、図14に示すように、露出している
第2導電膜層26をCCl4 及びBCl3 等の塩素系ガ
スを使用する反応性イオンエッチング法により除去し
て、更に、露出している第1導電膜層23も同じく塩素
系ガスを使用する反応性イオンエッチング法によりエッ
チバックして第2絶縁膜33を露出させる。
第2導電膜層26をCCl4 及びBCl3 等の塩素系ガ
スを使用する反応性イオンエッチング法により除去し
て、更に、露出している第1導電膜層23も同じく塩素
系ガスを使用する反応性イオンエッチング法によりエッ
チバックして第2絶縁膜33を露出させる。
【0052】次に、図15に示すように、窒化チタンに
より構成される第3導電膜層29を反応性スパッタ法に
より、約0.05乃至0.1 μmの厚さで全面に形成する。更
に、金により構成される第4導電膜層30を第3導電膜
層29上に約0.02乃至0.05μmの厚さでスパッタ法によ
り形成する。また、g線又はi線を用いたフォトリソグ
ラフィー法により、第4導電膜層30上にフォトレジス
トにより構成される第2マスク膜31を約1.0 乃至2.0
μmの厚さでパターニングする。この第2マスク膜31
は第1マスク膜27とは異なり半導体装置の素子間を接
続する配線パターンを形成するためのものである。
より構成される第3導電膜層29を反応性スパッタ法に
より、約0.05乃至0.1 μmの厚さで全面に形成する。更
に、金により構成される第4導電膜層30を第3導電膜
層29上に約0.02乃至0.05μmの厚さでスパッタ法によ
り形成する。また、g線又はi線を用いたフォトリソグ
ラフィー法により、第4導電膜層30上にフォトレジス
トにより構成される第2マスク膜31を約1.0 乃至2.0
μmの厚さでパターニングする。この第2マスク膜31
は第1マスク膜27とは異なり半導体装置の素子間を接
続する配線パターンを形成するためのものである。
【0053】次に、図16に示すように、第4導電膜層
30上の第2マスク膜31が形成されていない領域に、
金により構成される第2低抵抗金属膜32を電解金メッ
キ法により約0.5 乃至1.5 μmの厚さで形成する。更
に、酸素プラズマを用いたアッシング法及び有機溶剤を
使用する剥離法により第2マスク膜31を除去する。
30上の第2マスク膜31が形成されていない領域に、
金により構成される第2低抵抗金属膜32を電解金メッ
キ法により約0.5 乃至1.5 μmの厚さで形成する。更
に、酸素プラズマを用いたアッシング法及び有機溶剤を
使用する剥離法により第2マスク膜31を除去する。
【0054】次に、図17に示すように、第2低抵抗金
属膜32をエッチングマスクとして第4導電膜層30の
不要部分及び第3導電膜層29の不要部分を順次除去し
て配線パターン化する。この第3導電膜層29は窒化チ
タンより構成され、CCl4及びBCl3 等の塩素系ガ
スを使用する反応性イオンエッチング法により除去する
ことができ、金により構成される第4導電膜層30は、
Arイオンミリング法でエッチングして除去することが
できる。また、このエッチング工程において、第2低抵
抗金属膜32は若干エッチングされるため、第2低抵抗
金属膜32の成膜時の厚さは、この膜減少を考慮して決
定する。
属膜32をエッチングマスクとして第4導電膜層30の
不要部分及び第3導電膜層29の不要部分を順次除去し
て配線パターン化する。この第3導電膜層29は窒化チ
タンより構成され、CCl4及びBCl3 等の塩素系ガ
スを使用する反応性イオンエッチング法により除去する
ことができ、金により構成される第4導電膜層30は、
Arイオンミリング法でエッチングして除去することが
できる。また、このエッチング工程において、第2低抵
抗金属膜32は若干エッチングされるため、第2低抵抗
金属膜32の成膜時の厚さは、この膜減少を考慮して決
定する。
【0055】次に、図18に示すように、全面にSiH
4 及びN2 Oを使用するプラズマCVDによりシリコン
酸化膜から構成される第3絶縁膜35を約0.5 乃至1.0
μmの厚さで形成する。
4 及びN2 Oを使用するプラズマCVDによりシリコン
酸化膜から構成される第3絶縁膜35を約0.5 乃至1.0
μmの厚さで形成する。
【0056】本実施例方法により製造された半導体装置
は、第1の実施例と同様に層間接続孔24の内部の第2
導電膜層26上に、電解金メッキ法により層間接続孔2
4の径の約1/3の膜厚で第1低抵抗金属膜28を形成
して、この第1低抵抗金属膜28をレーザー照射により
溶融しているためにボイド等の欠陥を浮上させてボイド
が内部に含まれていない第1低抵抗金属膜28を微細な
層間接続孔24中へ形成することができる。
は、第1の実施例と同様に層間接続孔24の内部の第2
導電膜層26上に、電解金メッキ法により層間接続孔2
4の径の約1/3の膜厚で第1低抵抗金属膜28を形成
して、この第1低抵抗金属膜28をレーザー照射により
溶融しているためにボイド等の欠陥を浮上させてボイド
が内部に含まれていない第1低抵抗金属膜28を微細な
層間接続孔24中へ形成することができる。
【0057】これにより、第1の実施例と同様に、配線
部のみならず層間接続部においても低い層間接続抵抗、
高いエレクトロマイグレーション及び高いストレスマイ
グレーション耐性を得ることができる。
部のみならず層間接続部においても低い層間接続抵抗、
高いエレクトロマイグレーション及び高いストレスマイ
グレーション耐性を得ることができる。
【0058】また、第1低抵抗金属膜28は周囲を第2
導電膜層26及び第3導電膜層29により覆われる構造
となっているため、他工程のメッキ液等が侵入すること
を防止することができ、長期間腐食されにくいコロージ
ョン耐性の高いものとなっている。
導電膜層26及び第3導電膜層29により覆われる構造
となっているため、他工程のメッキ液等が侵入すること
を防止することができ、長期間腐食されにくいコロージ
ョン耐性の高いものとなっている。
【0059】更に、主導電材料となる第2低抵抗金属膜
32の下層にも高融点金属膜層である第3導電膜層及び
第4導電膜層が存在するため、配線部及び層間接続部の
両者において従来と比較して高い長期信頼性を有する微
細な半導体装置を得ることができる。
32の下層にも高融点金属膜層である第3導電膜層及び
第4導電膜層が存在するため、配線部及び層間接続部の
両者において従来と比較して高い長期信頼性を有する微
細な半導体装置を得ることができる。
【0060】これにより、従来の半導体装置と比較し
て、高い長期信頼性及び良好な電気特性を有する微細な
半導体装置を、従来よりも高い歩留の製造工程によって
安定して得ることができる。
て、高い長期信頼性及び良好な電気特性を有する微細な
半導体装置を、従来よりも高い歩留の製造工程によって
安定して得ることができる。
【0061】なお、第1の実施例の半導体基板1の表面
に形成される層は、上述の拡散層に限定されず、他結晶
シリコン、チタンシリサイド又はタングステンシリサイ
ドのような金属ケイ化物も使用することができる。
に形成される層は、上述の拡散層に限定されず、他結晶
シリコン、チタンシリサイド又はタングステンシリサイ
ドのような金属ケイ化物も使用することができる。
【0062】また、第1,2の実施例の第1及び第3導
電膜層5,9,25,29は上述の材料に限定されるこ
とはなく、ジルコニウム、ハフニウム、バナジウム、モ
リブデン、チタンと窒化チタンとの積層膜又はチタンと
ホウ化チタンとの積層膜等のような融点が高く、耐熱性
及び下地密着性を確保できる材料であれば使用すること
ができる。
電膜層5,9,25,29は上述の材料に限定されるこ
とはなく、ジルコニウム、ハフニウム、バナジウム、モ
リブデン、チタンと窒化チタンとの積層膜又はチタンと
ホウ化チタンとの積層膜等のような融点が高く、耐熱性
及び下地密着性を確保できる材料であれば使用すること
ができる。
【0063】第1,2の実施例の第2及び第4導電膜層
6,10,26,30は上述の材料以外に、パラジウ
ム、白金、ロジウム、オスミウム、イリジウム、ルテニ
ウム等を使用することができ、第1低抵抗金属膜8,2
8形成時の膜成長の下地として、耐熱性、密着性及びメ
ッキ性等の観点から相性の良いものであれば、特に限定
されるものではない。
6,10,26,30は上述の材料以外に、パラジウ
ム、白金、ロジウム、オスミウム、イリジウム、ルテニ
ウム等を使用することができ、第1低抵抗金属膜8,2
8形成時の膜成長の下地として、耐熱性、密着性及びメ
ッキ性等の観点から相性の良いものであれば、特に限定
されるものではない。
【0064】第2の実施例の第2導電膜層26は、銅に
より構成されているが基本的に第1低抵抗金属膜28形
成時の膜成長の下地として、耐熱性、密着性及びメッキ
性等の観点から見て、相性が良く、後工程で形成する銅
メッキ膜の析出が可能で、熱処理によって銅の電気特性
及び第1導電膜層のバリアメタルとしての耐熱性を劣化
させないのであれば使用することができる。
より構成されているが基本的に第1低抵抗金属膜28形
成時の膜成長の下地として、耐熱性、密着性及びメッキ
性等の観点から見て、相性が良く、後工程で形成する銅
メッキ膜の析出が可能で、熱処理によって銅の電気特性
及び第1導電膜層のバリアメタルとしての耐熱性を劣化
させないのであれば使用することができる。
【0065】なお、第1,2の実施例の第1及び第2マ
スク膜7,11,27,31は、上述の材料に限定され
ることはなく、ポリイミド系有機樹脂材料、シリコン酸
化膜、窒化膜及び酸窒化膜等の無機系材料も使用するこ
とができる。
スク膜7,11,27,31は、上述の材料に限定され
ることはなく、ポリイミド系有機樹脂材料、シリコン酸
化膜、窒化膜及び酸窒化膜等の無機系材料も使用するこ
とができる。
【0066】また、第1,2の実施例の第1低抵抗金属
膜8,28は、上述の材料に限定されることはなくメッ
キ法により第2導電膜層6,26上に形成可能な金属
で、上下の絶縁膜に対して密着をとりにくいものであれ
ば、更に、電気抵抗の低い金属でも使用することができ
る。
膜8,28は、上述の材料に限定されることはなくメッ
キ法により第2導電膜層6,26上に形成可能な金属
で、上下の絶縁膜に対して密着をとりにくいものであれ
ば、更に、電気抵抗の低い金属でも使用することができ
る。
【0067】更に、第1,2の実施例の第3,4導電膜
層9,10,29,30の不要部分の除去は上述のウエ
ットエッチング法に限定されることはなく、導電膜層の
種類及び配線幅によってはドライエッチング法を使用す
ることもでき、又は、ドライエッチング法及びウエット
エッチング法を組み合わせた方法を使用することもでき
る。例えば、白金等のように化学活性度が低く、ウエッ
トエッチング法での除去が難しい元素が第3,4導電膜
層の場合は、イオンミリングのようなイオンの衝突エネ
ルギーを利用した物理的エッチング法により除去するこ
とができる。
層9,10,29,30の不要部分の除去は上述のウエ
ットエッチング法に限定されることはなく、導電膜層の
種類及び配線幅によってはドライエッチング法を使用す
ることもでき、又は、ドライエッチング法及びウエット
エッチング法を組み合わせた方法を使用することもでき
る。例えば、白金等のように化学活性度が低く、ウエッ
トエッチング法での除去が難しい元素が第3,4導電膜
層の場合は、イオンミリングのようなイオンの衝突エネ
ルギーを利用した物理的エッチング法により除去するこ
とができる。
【0068】第3導電膜層9,29のドライエッチング
法による除去は反応性イオンエッチングで可能である。
また、第4導電膜層10,30の除去は、前述のフッ素
系ガス又はCCL4 及びBCL3 等に代表される塩素系
ガスを試用することができる。但しこのドライエッチン
グ法による除去工程においてもマスクとなる第2低抵抗
金属膜12,32はエッチングされて膜厚は減少するこ
とになる。従って、この膜減少を考慮して成膜時の膜厚
を設定する必要がある。
法による除去は反応性イオンエッチングで可能である。
また、第4導電膜層10,30の除去は、前述のフッ素
系ガス又はCCL4 及びBCL3 等に代表される塩素系
ガスを試用することができる。但しこのドライエッチン
グ法による除去工程においてもマスクとなる第2低抵抗
金属膜12,32はエッチングされて膜厚は減少するこ
とになる。従って、この膜減少を考慮して成膜時の膜厚
を設定する必要がある。
【0069】なお、第1の実施例の第2絶縁膜13及び
第2の実施例の第3絶縁膜35は、上述のシリコン酸化
膜に限定されることはなく、例えば、PSG、BSG又
はBPSG等に代表されるようなリン又はボロンを含有
した酸化膜を使用することもできる。また、シリコン窒
化膜、シリコン酸窒化膜又はポリイミド樹脂系有機膜等
も使用することができる。その成膜方法もプラズマCV
D法に限定されるものではなく、SOG(スピンオング
ラス)及びポリイミド樹脂系材料に代表される回転塗布
法等、他の方法によっても可能である。更に、反応性イ
オンエッチングを用いた絶縁膜のエッチバック法に代表
される絶縁膜の平坦化処理を組み合わせても有効であ
る。
第2の実施例の第3絶縁膜35は、上述のシリコン酸化
膜に限定されることはなく、例えば、PSG、BSG又
はBPSG等に代表されるようなリン又はボロンを含有
した酸化膜を使用することもできる。また、シリコン窒
化膜、シリコン酸窒化膜又はポリイミド樹脂系有機膜等
も使用することができる。その成膜方法もプラズマCV
D法に限定されるものではなく、SOG(スピンオング
ラス)及びポリイミド樹脂系材料に代表される回転塗布
法等、他の方法によっても可能である。更に、反応性イ
オンエッチングを用いた絶縁膜のエッチバック法に代表
される絶縁膜の平坦化処理を組み合わせても有効であ
る。
【0070】また、第2の実施例の下層配線34は、特
に、金に限定されるものではなく、アルミ系材料等も使
用することができる。
に、金に限定されるものではなく、アルミ系材料等も使
用することができる。
【0071】更に、第1,2の実施例において第1低抵
抗金属膜8,28に照射するのに使用されるレーザー源
はXeClに限定されるものではなく、KrF等を使用
することができる。但し、波長等が異なるため適性照射
条件はXeClの場合と異なり、再度検討する必要があ
る。
抗金属膜8,28に照射するのに使用されるレーザー源
はXeClに限定されるものではなく、KrF等を使用
することができる。但し、波長等が異なるため適性照射
条件はXeClの場合と異なり、再度検討する必要があ
る。
【0072】本実施例に係る半導体装置及びその製造方
法は、MOS型トランジスタ及びBIPOLAR型トラ
ンジスタ等のような半導体集積回路の種類にかかわらず
適用可能である。
法は、MOS型トランジスタ及びBIPOLAR型トラ
ンジスタ等のような半導体集積回路の種類にかかわらず
適用可能である。
【0073】
【発明の効果】以上説明したように本発明によれば、層
間接続孔中に電気抵抗の小さな第1低抵抗金属膜をレー
ザーにより溶融して充填している。また、この第1低抵
抗金属膜の周囲部が高融点金属膜層である第2導電膜層
により覆われており、更に、主導電材料となる低電気抵
抗の第2低抵抗金属膜の下層にも高融点金属膜層である
第4導電膜層を形成している。
間接続孔中に電気抵抗の小さな第1低抵抗金属膜をレー
ザーにより溶融して充填している。また、この第1低抵
抗金属膜の周囲部が高融点金属膜層である第2導電膜層
により覆われており、更に、主導電材料となる低電気抵
抗の第2低抵抗金属膜の下層にも高融点金属膜層である
第4導電膜層を形成している。
【0074】これにより、小さな層間接続孔でもボイド
レス埋め込みができ、配線部及び層間接続部の両方でエ
レクトロマイグレーション及びストレスマイグレーショ
ン耐性の高い構造とすることができる。また、第1低抵
抗金属膜が腐食性の高い元素の場合でも、その周囲が覆
われて保護されているためコロージョンを起こしにくく
なり、従来、使用することが難しかった元素の使用が可
能となる。従って、高い長期信頼性及び良好な電気特性
を有する微細な半導体装置を得ることができ、また、こ
の半導体装置の製造方法は高い歩留を得ることができ
る。
レス埋め込みができ、配線部及び層間接続部の両方でエ
レクトロマイグレーション及びストレスマイグレーショ
ン耐性の高い構造とすることができる。また、第1低抵
抗金属膜が腐食性の高い元素の場合でも、その周囲が覆
われて保護されているためコロージョンを起こしにくく
なり、従来、使用することが難しかった元素の使用が可
能となる。従って、高い長期信頼性及び良好な電気特性
を有する微細な半導体装置を得ることができ、また、こ
の半導体装置の製造方法は高い歩留を得ることができ
る。
【図1】本発明の第1の実施例に係る半導体装置の製造
方法における一工程を示す断面図である。
方法における一工程を示す断面図である。
【図2】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図3】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図4】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図5】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図6】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図7】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図8】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図9】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図10】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図11】本発明の第2の実施例に係る半導体装置の製
造方法における一工程を示す断面図である。
造方法における一工程を示す断面図である。
【図12】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図13】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図14】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図15】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図16】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図17】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図18】同じくその実施例方法における他の一工程を
示す平面図である。
示す平面図である。
【図19】従来の半導体装置の製造方法における一工程
を示す断面図である。
を示す断面図である。
【図20】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
【図21】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
【図22】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
【図23】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
1,21,41;半導体基板 2,42;拡散層 3,23,43;第1絶縁膜 4,24,44;層間接続孔 5,25,45;第1導電膜層 6,26,46;第2導電膜層 7,27,47;第1マスク層 8,28,48;第1低抵抗金属膜 9,29;第3導電膜層 10,30;第4導電膜層 11,31;第2マスク層 12,32;第2低抵抗金属膜 13,33,53;第2絶縁膜 34a;バリアメタル層 34b;スパッタ層 34c;メッキ層 34;下層配線 35;第3絶縁膜 56;ボイド
Claims (8)
- 【請求項1】 半導体基板上に形成する絶縁膜と、この
絶縁膜を開口して得る層間接続孔と、この層間接続孔の
内面に形成された第1導電膜層と、この第1導電膜層上
に形成された第2導電膜層と、この第2導電膜層上に所
定の厚さに形成した後レーザーにより溶融して前記層間
接続孔内に充填された第1低抵抗金属膜と、この第1低
抵抗金属膜及び前記絶縁膜上に形成する第3導電膜層
と、この第3導電膜層上に形成する第4導電膜層と、こ
の第4導電膜層上に形成する第2低抵抗金属膜とを有す
ることを特徴とする半導体装置。 - 【請求項2】 前記第1導電膜層及び第3導電膜層は、
タングステン、チタン、モリブデン、ジルコニウム、バ
ナジウム、ハフニウム、並びにこれらの金属を主成分と
する合金、これらの金属のケイ素化合物、窒素化合物、
ホウ素化合物及び炭素化合物からなる群から選択された
ものの単層膜であることを特徴とする請求項1に記載の
半導体装置。 - 【請求項3】 前記第1導電膜層及び第3導電膜層は、
チタン及び窒化チタンにより構成される2層膜又はチタ
ン及びホウ化チタンにより構成される2層膜からなるこ
とを特徴とする請求項1に記載の半導体装置。 - 【請求項4】 前記第2導電膜層及び第4導電膜層は、
金、パラジウム、白金、オスミウム、イリジウム、ロジ
ウム、ルテニウム、レニウム、チタン及び銅からなる群
から選択された少なくとも一種の元素により形成されて
いることを特徴とする請求項1に記載の半導体装置。 - 【請求項5】 前記第1低抵抗金属膜及び第2低抵抗金
属膜は、金又は銅より構成されていることを特徴とする
請求項1に記載の半導体装置。 - 【請求項6】 半導体基板上に形成した絶縁膜を開口し
て得る層間接続孔の内面に第1導電膜層を形成する工程
と、この第1導電膜層を形成した前記層間接続孔の内面
に第2導電膜層を形成する工程と、この第2導電膜層を
形成した層間接続孔の内面に所定の膜厚に形成した後レ
ーザー照射による溶融によって第1低抵抗金属膜を形成
する工程と、この第1低抵抗金属膜及び前記絶縁膜上に
第3導電膜層を形成する工程と、この第3導電膜層上に
第4導電膜層を形成する工程と、この第4導電膜層上に
第2低抵抗金属膜を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項7】 前記レーザー照射は、XeCl又はKr
Fの光源を使用することを特徴とする請求項6に記載の
半導体装置の製造方法。 - 【請求項8】 前記レーザーの照射は、間欠的なパルス
照射法を使用することを特徴とする請求項6に記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4263471A JP3003422B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4263471A JP3003422B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06120357A true JPH06120357A (ja) | 1994-04-28 |
JP3003422B2 JP3003422B2 (ja) | 2000-01-31 |
Family
ID=17389975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4263471A Expired - Fee Related JP3003422B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3003422B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148560A (ja) * | 1994-11-16 | 1996-06-07 | Nec Corp | 半導体装置の配線構造及びその製造方法 |
US5573978A (en) * | 1993-09-15 | 1996-11-12 | Hyundai Electronics Industries Co., Ltd. | Method of forming a metal wire in a semiconductor device |
US6514801B1 (en) | 1999-03-30 | 2003-02-04 | Seiko Epson Corporation | Method for manufacturing thin-film transistor |
US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
JP2009278053A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
1992
- 1992-10-01 JP JP4263471A patent/JP3003422B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5573978A (en) * | 1993-09-15 | 1996-11-12 | Hyundai Electronics Industries Co., Ltd. | Method of forming a metal wire in a semiconductor device |
JPH08148560A (ja) * | 1994-11-16 | 1996-06-07 | Nec Corp | 半導体装置の配線構造及びその製造方法 |
US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
US6514801B1 (en) | 1999-03-30 | 2003-02-04 | Seiko Epson Corporation | Method for manufacturing thin-film transistor |
JP2009278053A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3003422B2 (ja) | 2000-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7341946B2 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
JP2906873B2 (ja) | 金配線の製造方法 | |
US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
JPS62133738A (ja) | 集積回路 | |
JPH07211776A (ja) | 半導体基板に導体路を形成する方法 | |
JPH06260441A (ja) | 半導体装置の製造方法 | |
JPS61263216A (ja) | 半導体デバイスおよびその製造方法 | |
US6475907B1 (en) | Semiconductor device having a barrier metal layer and method for manufacturing the same | |
KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
JP3003422B2 (ja) | 半導体装置の製造方法 | |
JPH06291191A (ja) | 半導体装置の製造方法 | |
JP2819938B2 (ja) | 半導体装置の製造方法 | |
JPH10209278A (ja) | 半導体装置およびその製造方法 | |
JPH0758201A (ja) | 多層配線基板の製造方法 | |
US20010041455A1 (en) | Method of manufacturing semiconductor device | |
JPH05206301A (ja) | 金属の埋め込み構造およびその製造方法 | |
JPH11283979A (ja) | 半導体装置の製造方法 | |
JP2737762B2 (ja) | 半導体装置の製造方法 | |
JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
JP2000269214A (ja) | 半導体装置及びその製造方法 | |
US20010029081A1 (en) | Method for producing semiconductor device | |
JPH0555167A (ja) | 半導体装置の製造方法 | |
JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |