JPH06120338A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06120338A
JPH06120338A JP4266193A JP26619392A JPH06120338A JP H06120338 A JPH06120338 A JP H06120338A JP 4266193 A JP4266193 A JP 4266193A JP 26619392 A JP26619392 A JP 26619392A JP H06120338 A JPH06120338 A JP H06120338A
Authority
JP
Japan
Prior art keywords
film
mesa
passivation
glass film
dicing saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4266193A
Other languages
Japanese (ja)
Inventor
Shuzo Ito
修三 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4266193A priority Critical patent/JPH06120338A/en
Publication of JPH06120338A publication Critical patent/JPH06120338A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)

Abstract

PURPOSE:To obtain a high breakdown voltage without deterioration of a passivation film in proximity to the bottom of trenches by removing the film through laser beam irradiation and cutting the area near the trench bottom by means of a dicing saw. CONSTITUTION:This method is for manufacturing a mesa diode. A p-type region 33 is formed on one surface of an n-type silicon substrate 30 by p-type impurity diffusion. Trenches 36 are formed in a grid pattern, and a passivation glass film 37 is deposited on the inner face of the trenches 36. The passivation glass film 37 is removed from the area in proximity to the bottom of the trenches 36 using a laser beam 45. The silicon substrate 30 is cut at the portion of the removal by means of a dicing saw 40. This prevents a dicing saw 40 from coming into contact with a passivation glass film 37 during the cutting of a silicon substrate 30, eliminating cracking in the film 37.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、大電力用の整流素子の
ように、高耐圧性が要求されるときに用いられるメサ構
造を有するダイオードやトランジスタ等の半導体装置の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a diode or a transistor having a mesa structure which is used when high withstand voltage is required, such as a rectifier for high power. .

【0002】[0002]

【従来の技術】従来から、大電力用の整流素子には、高
耐圧性を有するメサ構造のダイオード(以下、「メサ型
ダイオード」という。)が用いられている。このメサ型
ダイオードの構造の一例は、図2に示されている。図2
において、N- 型半導体基板1の一方表面側にはメサ部
2が形成されている。メサ部2の頂面付近にはP型不純
物を拡散したP型領域3が形成されており、その表面に
アノード電極5が設けられている。一方、N- 型半導体
基板1の他方表面側にはN型不純物を高濃度に拡散させ
たN+ 型領域4が形成されており、その表面にカソード
電極6が設けられている。N+ 型領域4は、オーミック
接触を得るためのものである。メサ部2の傾斜面2aに
は、主としてPN接合部の逆バイアスに対する耐圧を向
上させる目的で、ガラス焼成されたパッシベーションガ
ラス膜7が被着されている。
2. Description of the Related Art Conventionally, a rectifying element for high power uses a diode having a high breakdown voltage and having a mesa structure (hereinafter referred to as "mesa type diode"). An example of the structure of this mesa type diode is shown in FIG. Figure 2
In, the mesa portion 2 is formed on the one surface side of the N type semiconductor substrate 1. A P-type region 3 in which P-type impurities are diffused is formed near the top surface of the mesa portion 2, and an anode electrode 5 is provided on the surface thereof. On the other hand, on the other surface side of the N type semiconductor substrate 1, an N + type region 4 in which N type impurities are diffused at a high concentration is formed, and a cathode electrode 6 is provided on the surface thereof. The N + type region 4 is for obtaining ohmic contact. On the inclined surface 2a of the mesa portion 2, a glass-fired passivation glass film 7 is deposited mainly for the purpose of improving the withstand voltage of the PN junction portion against a reverse bias.

【0003】上記のようなメサ型ダイオードの製造工程
は、図3に示されている。先ず、図3(a) において、N
- 型半導体基板1の表面および裏面からそれぞれN型不
純物が高濃度に拡散させられて、N+ 型領域8,4が形
成される。その後、図3(b)に示すように、N+ 型領域
8がスライスされて除去される。そして、図3(c) に示
すように、N+ 型領域8が除去されたことにより現れた
- 型半導体基板1の表面からP型不純物が拡散させら
れて、P型領域3が形成される。
The manufacturing process of the mesa type diode as described above is shown in FIG. First, in FIG. 3 (a), N
N-type impurities are diffused in high concentration from the front surface and the back surface of the type semiconductor substrate 1, and N + type regions 8 and 4 are formed. Then, as shown in FIG. 3B, the N + type region 8 is sliced and removed. Then, as shown in FIG. 3 (c), P-type impurities are diffused from the surface of the N type semiconductor substrate 1 which has appeared by removing the N + type region 8 to form the P type region 3. It

【0004】次に、図3(d) に示すように、メサ部2を
形成するためにレジスト9がマスクとして設けられ、図
3(e) に示すように、溝10がエッチングにより格子状
に形成される。この溝10に囲まれた部分がメサ部2と
なる。溝10は断面が略半円形状であり、溝10の内部
には、図3(f) に示すように、PN接合を被覆するよう
にパッシベーションガラス膜7が被着させられる。そし
て、図3(g) に示すように、P型領域3の表面にアノー
ド電極5が、N+ 型領域4の表面にカソード電極6が、
それぞれ真空蒸着法などにより形成される。
Next, as shown in FIG. 3 (d), a resist 9 is provided as a mask for forming the mesa portion 2, and as shown in FIG. 3 (e), the grooves 10 are formed into a lattice by etching. It is formed. The portion surrounded by the groove 10 becomes the mesa portion 2. The groove 10 has a substantially semicircular cross section, and a passivation glass film 7 is deposited inside the groove 10 so as to cover the PN junction, as shown in FIG. 3 (f). Then, as shown in FIG. 3 (g), the anode electrode 5 is formed on the surface of the P-type region 3, and the cathode electrode 6 is formed on the surface of the N + -type region 4.
Each is formed by a vacuum deposition method or the like.

【0005】次に、図3(h) に示すように、N- 型半導
体基板1は、パッシベーションガラス膜7が被着させら
れた溝10の底部12で、ダイシングソー11により切
断される。これにより図2に示すメサ型ダイオードが得
られる。
Next, as shown in FIG. 3 (h), the N -- type semiconductor substrate 1 is cut by a dicing saw 11 at the bottom 12 of the groove 10 to which the passivation glass film 7 is deposited. As a result, the mesa diode shown in FIG. 2 is obtained.

【0006】[0006]

【発明が解決しようとする課題】ガラス焼成されたパッ
シベーションガラス膜7は堅くて脆い膜なので、上記の
ように直接ダイシングソー11で切断するとクラック
(ひびわれ)が生じやすい。このため、逆バイアス印加
時の耐圧が劣化したり、リーク不良が生じたりするとい
う問題がある。
Since the glass-fired passivation glass film 7 is a hard and brittle film, if it is directly cut with the dicing saw 11 as described above, cracks are likely to occur. Therefore, there is a problem that the breakdown voltage is deteriorated when a reverse bias is applied and a leak failure occurs.

【0007】たとえば、パッシベーションガラス膜7が
良好に形成されている場合には、カソード−アノード間
の電圧Vに対する電流Iの変化が、図4の曲線L1に示
すとおりとなる。ところが、もしもパッシベーションガ
ラス膜7にクラックが生じていると、カソード−アノー
ド間の電圧対電流特性は、曲線L2やL3のような特性
になる。すなわち、逆バイアスを印加したときのブレー
クダウン電圧VBDが小さくなる。このため、逆バイアス
に対する耐圧が低下することになり、リーク不良も増大
する。
For example, when the passivation glass film 7 is well formed, the change in the current I with respect to the voltage V between the cathode and the anode is as shown by the curve L1 in FIG. However, if cracks occur in the passivation glass film 7, the voltage-current characteristics between the cathode and the anode become characteristics like curves L2 and L3. That is, the breakdown voltage V BD becomes smaller when the reverse bias is applied. Therefore, the withstand voltage against the reverse bias is lowered, and the leak failure is increased.

【0008】そこで、本発明の目的は、メサ部を被覆す
るパッシベーション膜を劣化させることがなく、したが
って高耐圧の半導体装置を得ることができる製造方法を
提供することである。
Therefore, an object of the present invention is to provide a manufacturing method capable of obtaining a semiconductor device having a high breakdown voltage without deteriorating a passivation film covering a mesa portion.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、PN接合部を有す
るメサ形状部の傾斜面に上記PN接合部を被覆するパッ
シベーション膜を備えた半導体装置を製造する方法であ
って、半導体基板にPN接合を形成する工程と、上記メ
サ形状部を形成するために、上記半導体基板の表面をエ
ッチングして上記PN接合よりも深い溝をパターン形成
する工程と、上記溝の壁面にパッシベーション膜を被着
させる工程と、上記溝の底部付近のパッシベーション膜
をレーザビームを照射して除去する工程と、上記半導体
基板の溝の底部付近をダイシングソーで切断する工程と
を含むことを特徴とするものである。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a passivation film for covering the PN junction on an inclined surface of a mesa-shaped portion having a PN junction. A method of manufacturing a semiconductor device, the method comprising: forming a PN junction in a semiconductor substrate; and etching a surface of the semiconductor substrate to form a groove deeper than the PN junction in order to form the mesa-shaped portion. Step, a step of depositing a passivation film on the wall surface of the groove, a step of removing the passivation film near the bottom of the groove by irradiating a laser beam, and a dicing saw near the bottom of the groove of the semiconductor substrate And a step of cutting.

【0010】[0010]

【作用】上記の製造方法によれば、溝の底部付近のパッ
シベーション膜をレーザビームを照射して除去し、その
除去した部分から半導体基板をダイシングソーで切断し
ている。このため、ダイシングソーをパッシベーション
膜に触れさせずに半導体基板を切断することができる。
したがって、パッシベーション膜にクラックが生じるこ
とがない。このため、高耐圧の半導体装置を得ることが
できる。
According to the above manufacturing method, the passivation film near the bottom of the groove is irradiated with the laser beam to be removed, and the semiconductor substrate is cut from the removed portion with a dicing saw. Therefore, the semiconductor substrate can be cut without the dicing saw touching the passivation film.
Therefore, no crack is generated in the passivation film. Therefore, a high breakdown voltage semiconductor device can be obtained.

【0011】[0011]

【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図1は、本発明の一実施例のメ
サ型ダイオードの製造方法を工程順に示す断面図であ
る。まず、図1(a) に示すように、N- 型シリコン基板
30の表面30aおよび裏面30bからそれぞれN型不
純物(たとえばリン)が高濃度に拡散させられて、N+
型領域31,32が形成される。N+ 型領域32は、後
述するカソード電極と基板30との間でオーミック接触
を得るためのものである。
Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. 1A to 1D are sectional views showing a method of manufacturing a mesa type diode according to an embodiment of the present invention in the order of steps. First, as shown in FIG. 1A, N-type impurities (for example, phosphorus) are diffused at high concentrations from the front surface 30a and the back surface 30b of the N type silicon substrate 30, respectively, and N +
Mold regions 31 and 32 are formed. The N + type region 32 is for obtaining ohmic contact between the cathode electrode described later and the substrate 30.

【0012】その後、図1(b) に示すように、N+ 型領
域31がポリシイング法でスライスされて除去される。
そして、図1(c) に示すように、N+ 型領域31が除去
されたことにより現れた基板30の表面30cからP型
不純物(たとえばホウ素)が拡散させられて、P型領域
33が形成される。これにより、PN接合が形成され
る。
Thereafter, as shown in FIG. 1B, the N + type region 31 is sliced and removed by the polishing method.
Then, as shown in FIG. 1C, a P-type impurity (for example, boron) is diffused from the surface 30c of the substrate 30 which appears by removing the N + -type region 31 to form a P-type region 33. To be done. As a result, a PN junction is formed.

【0013】次に、図1(d) に示すように、レジスト3
5がパターン形成される。このレジスト35には、格子
状の窓35aが形成されている。次に、図1(e) に示す
ように、フッ硝酸(HF,HNO3) 等によるエッチングによ
り、レジスト35をマスクとして基板30がエッチング
される。このエッチングによって、基板30上に格子状
の溝36が形成される。溝36はPN接合部よりも深く
形成され、その断面は略半円形状になっている。この溝
36に囲まれた部分がメサ部34となる。
Next, as shown in FIG. 1 (d), the resist 3
5 are patterned. The resist 35 is formed with a lattice-shaped window 35a. Next, as shown in FIG. 1 (e), the substrate 30 is etched by etching with hydrofluoric nitric acid (HF, HNO 3 ) or the like using the resist 35 as a mask. By this etching, the grid-shaped grooves 36 are formed on the substrate 30. The groove 36 is formed deeper than the PN junction portion, and its cross section has a substantially semicircular shape. The portion surrounded by the groove 36 becomes the mesa portion 34.

【0014】次に、図1(f) に示すように、P型領域3
3の表面および溝36の内壁面が覆われるように、膜厚
20〜30μm程度のパッシベーションガラス膜37が
形成される。このパッシベーションガラス膜37の形成
には、たとえば粉末化した低融点ガラスを酢酸エチルと
イソプロピルアルコールとの混液に溶かし、この溶液を
基板30表面上に塗布し、これを焼結する方法が採られ
る。
Next, as shown in FIG. 1 (f), the P-type region 3
A passivation glass film 37 having a film thickness of about 20 to 30 μm is formed so as to cover the surface of No. 3 and the inner wall surface of the groove 36. To form the passivation glass film 37, for example, a method of dissolving powdered low melting point glass in a mixed liquid of ethyl acetate and isopropyl alcohol, applying the solution on the surface of the substrate 30 and sintering the solution is adopted.

【0015】そして、図1(g) に示すように、溝36の
内壁面にのみパッシベーションガラス膜37が残るよう
に、他の領域のパッシベーションガラス膜37が、たと
えば円筒刃により機械的に切削される。このように、溝
36の内壁面にパッシベーションガラス膜37が形成さ
れることにより、PN接合部の外気との接触が防がれ
る。
Then, as shown in FIG. 1 (g), the passivation glass film 37 in the other region is mechanically cut by, for example, a cylindrical blade so that the passivation glass film 37 remains only on the inner wall surface of the groove 36. It By thus forming the passivation glass film 37 on the inner wall surface of the groove 36, contact of the PN junction with the outside air can be prevented.

【0016】パッシベーションガラス膜37が除去され
たP型領域33の表面には、アルミニウム(Al)等の導電
性の金属がたとえば真空蒸着され、これによりアノード
電極38が形成される。また、N+ 型領域32の表面に
もアルミニウム等の金属が真空蒸着されカソード電極3
9が形成される。次いで、図1(h) に示すように、レー
ザビーム45で溝36の底部付近のパッシベーションガ
ラス膜37が除去される。このとき、除去されるパッシ
ベーションガラス膜37の幅wはたとえば約80μm程
度である。幅wは、後述するダイシングソー40が除去
されていないパッシベーションガラス膜37に触れない
程度に充分大きく設定されればよい。
A conductive metal such as aluminum (Al) is vacuum-deposited on the surface of the P-type region 33 from which the passivation glass film 37 has been removed, whereby an anode electrode 38 is formed. In addition, a metal such as aluminum is vacuum-deposited on the surface of the N + type region 32 to form the cathode electrode 3.
9 is formed. Next, as shown in FIG. 1H, the passivation glass film 37 near the bottom of the groove 36 is removed by the laser beam 45. At this time, the width w of the passivation glass film 37 to be removed is about 80 μm, for example. The width w may be set sufficiently large so that the dicing saw 40 described later does not come into contact with the passivation glass film 37 which has not been removed.

【0017】次に、図1(i) に示すように、レーザビー
ム45によって除去された部分からダイシングソー40
により基板30がライン46に沿って切断される。ダイ
シングソー40の幅はたとえば約40μm程度である。
すなわち、この幅はレーザビーム45で除去されたパッ
シベーションガラス膜37の幅w(約80μm)よりも
小さいため、基板30を切断するときにダイシングソー
40がパッシベーションガラス膜37に触れることはな
い。したがって、パッシベーションガラス膜37にクラ
ック等が生じることはない。
Next, as shown in FIG. 1 (i), the dicing saw 40 is removed from the portion removed by the laser beam 45.
Thus, the substrate 30 is cut along the line 46. The width of the dicing saw 40 is, for example, about 40 μm.
That is, since this width is smaller than the width w (about 80 μm) of the passivation glass film 37 removed by the laser beam 45, the dicing saw 40 does not touch the passivation glass film 37 when the substrate 30 is cut. Therefore, the passivation glass film 37 is not cracked.

【0018】以上のように本実施例のメサ型ダイオード
の製造方法においては、メサ部34を形成するための溝
36の底部付近では、パッシベーションガラス膜37は
レーザビーム45の照射により除去される。そして、そ
の除去された部分からダイシングソー40で基板30が
切断され、メサ型ダイオードが製造される。したがっ
て、ダイシングソーによって直接パッシベーションガラ
ス膜および基板を切断してメサ型ダイオードを製造する
従来技術に対して、本実施例においては、ダイシングソ
ー40は基板30のみを切断するのであり、パッシベー
ションガラス膜37に触れることはない。したがって、
PN接合部を被覆するパッシベーションガラス膜37に
は、クラック等が生じることがない。これにより、高耐
圧のメサ型ダイオードが製造できる。
As described above, in the mesa diode manufacturing method of this embodiment, the passivation glass film 37 is removed by the irradiation of the laser beam 45 near the bottom of the groove 36 for forming the mesa portion 34. Then, the substrate 30 is cut from the removed portion with the dicing saw 40, and the mesa type diode is manufactured. Therefore, in the present embodiment, the dicing saw 40 cuts only the substrate 30 in contrast to the conventional technique in which the passivation glass film and the substrate are directly cut by the dicing saw to manufacture the mesa type diode. Never touch. Therefore,
No cracks or the like occur in the passivation glass film 37 that covers the PN junction. As a result, a high breakdown voltage mesa diode can be manufactured.

【0019】本発明の実施例の説明は以上のとおりであ
るが、本発明は上述の実施例に限定されるものではな
い。たとえば、上述の実施例はメサ型ダイオードについ
て説明したが、本発明は、パワートランジスタやサイリ
スタ等の上記メサ構造を有する半導体装置に対して広く
適用できる。その他、本発明の要旨を変更しない範囲で
種々の設計変更を施すことが可能である。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments. For example, although the above-mentioned embodiment has explained the mesa type diode, the present invention can be widely applied to the semiconductor device having the above mesa structure such as a power transistor and a thyristor. In addition, various design changes can be made without changing the gist of the present invention.

【0020】[0020]

【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、ダイシングソーをパッシベーション膜に
触れさせずに半導体基板を切断することができる。した
がって、パッシベーション膜にクラック等が生じること
がないので、高耐圧の半導体装置を得ることができる。
As described above, according to the semiconductor device manufacturing method of the present invention, the semiconductor substrate can be cut without the dicing saw coming into contact with the passivation film. Therefore, a crack or the like does not occur in the passivation film, so that a high breakdown voltage semiconductor device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるメサ型ダイオードの製
造方法を工程順に示す断面図である。
FIG. 1 is a cross-sectional view showing a method of manufacturing a mesa diode according to an embodiment of the present invention in the order of steps.

【図2】メサ型ダイオードの構成を示す断面図である。FIG. 2 is a cross-sectional view showing the structure of a mesa diode.

【図3】従来のメサ型ダイオードの製造方法を工程順に
示す断面図である。
FIG. 3 is a cross-sectional view showing a method of manufacturing a conventional mesa diode in the order of steps.

【図4】メサ型ダイオードの電圧対電流特性を示す特性
図である。
FIG. 4 is a characteristic diagram showing voltage-current characteristics of a mesa diode.

【符号の説明】[Explanation of symbols]

30 N- 型シリコン基板 33 P型領域 34 メサ部 36 溝 40 ダイシングソー 45 レーザビーム30 N type silicon substrate 33 P type region 34 mesa section 36 groove 40 dicing saw 45 laser beam

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/316 G 7352−4M 29/06 21/329 Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location H01L 21/316 G 7352-4M 29/06 21/329

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】PN接合部を有するメサ形状部の傾斜面に
上記PN接合部を被覆するパッシベーション膜を備えた
半導体装置を製造する方法であって、 半導体基板にPN接合を形成する工程と、 上記メサ形状部を形成するために、上記半導体基板の表
面をエッチングして上記PN接合よりも深い溝をパター
ン形成する工程と、 上記溝の壁面にパッシベーション膜を被着させる工程
と、 上記溝の底部付近のパッシベーション膜をレーザビーム
を照射して除去する工程と、 上記半導体基板の溝の底部付近をダイシングソーで切断
する工程とを含むことを特徴とする半導体装置の製造方
法。
1. A method of manufacturing a semiconductor device having a passivation film for covering the PN junction on an inclined surface of a mesa-shaped portion having a PN junction, the method comprising: forming a PN junction on a semiconductor substrate; Etching the surface of the semiconductor substrate to form a groove deeper than the PN junction in order to form the mesa-shaped portion; depositing a passivation film on the wall surface of the groove; A method of manufacturing a semiconductor device, comprising: a step of irradiating a laser beam to remove a passivation film near a bottom portion; and a step of cutting the bottom portion of the groove of the semiconductor substrate with a dicing saw.
JP4266193A 1992-10-05 1992-10-05 Manufacture of semiconductor device Pending JPH06120338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4266193A JPH06120338A (en) 1992-10-05 1992-10-05 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4266193A JPH06120338A (en) 1992-10-05 1992-10-05 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06120338A true JPH06120338A (en) 1994-04-28

Family

ID=17427552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4266193A Pending JPH06120338A (en) 1992-10-05 1992-10-05 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06120338A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658346A (en) * 2017-10-26 2018-02-02 捷捷半导体有限公司 A kind of high junction temperature avalanche diode chip assembly and its manufacture method
CN110098254A (en) * 2019-04-30 2019-08-06 江苏捷捷微电子股份有限公司 Utilize the single table surface high-voltage thyristor chip and manufacturing method of the two-way scribing of symmetry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658346A (en) * 2017-10-26 2018-02-02 捷捷半导体有限公司 A kind of high junction temperature avalanche diode chip assembly and its manufacture method
CN110098254A (en) * 2019-04-30 2019-08-06 江苏捷捷微电子股份有限公司 Utilize the single table surface high-voltage thyristor chip and manufacturing method of the two-way scribing of symmetry

Similar Documents

Publication Publication Date Title
US7187054B2 (en) Diode and method for manufacturing the same
TW417190B (en) Semiconductor chips having a mesa structure provided by sawing
JP2005532698A (en) Trench type Schottky barrier diode
EP0653785A2 (en) Di-electric isolated type semiconductor device
JP6879617B2 (en) Manufacturing method of light receiving element
JP4901300B2 (en) Manufacturing method of semiconductor device
US6727525B1 (en) Diode comprising a metal semiconductor contact and a method for the production thereof
JPH06120338A (en) Manufacture of semiconductor device
JP5074093B2 (en) Semiconductor device and manufacturing method thereof
EP0206136B1 (en) Semiconductor device manufacturing method
JP2002502115A (en) Diode manufacturing method
JPH0728044B2 (en) Method for manufacturing glass-covered semiconductor chip
US4977107A (en) Method for manufacturing semiconductor rectifier
JP2003115596A (en) Semiconductor device
JPH098274A (en) Semiconductor device and its manufacture
JPS6156617B2 (en)
KR100505561B1 (en) Manufacturing method of high breakdown voltage transistor
JP2651678B2 (en) High breakdown voltage semiconductor element and method of manufacturing the same
JP2023055018A (en) Semiconductor device and manufacturing method thereof
JPS63141376A (en) Semiconductor element
JPH10117002A (en) Schottky barrier semiconductor device and its manufacturing method
JPH10117000A (en) Schottky barrier semiconductor device and fabrication thereof
JPH03245536A (en) Manufacture of semiconductor device
JPH06252381A (en) Manufacture of schottky barrier diode
CN113745315A (en) P-type base region silicon carbide DAS device and preparation method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091011

LAPS Cancellation because of no payment of annual fees