JPH06113537A - 制御極付半導体素子を整流回路に用いた電力変換装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 制御極付半導体素子を整流回路に用いて低損
失化を図った電力変換装置において、フライホイール用
制御極付半導体素子のオンすべき全期間にわたりオンで
きるようにして、低損失化の効果が十分発揮できるよう
にする。 【構成】 トランス３の１次巻線側のスイッチング素子
２をオン・オフし、その時の２次巻線電圧で整流用制御
極付半導体素子４およびフライホイール用制御極付半導
体素子５を交互にオン・オフさせて電力変換を行う。こ
こで、フライホイール用制御極付半導体素子５に並列に
コンデンサ１１を付加し、その容量値を所定の値に設定
する。これにより、フライバック電圧の発生期間を延ば
し、かつ、フライバック電圧をフライホイール用制御極
付半導体素子５の閾値電圧より高くして、フライホイー
ル用制御極付半導体素子５をオンすべき全期間にわたっ
てオンにし、そのオン電圧を低く押さえて、低損失な整
流回路を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は整流手段としてＦＥＴの
ような制御極付半導体素子を用いて、整流回路の低損失
化を図るようにした電力変換装置に関するものである。

【０００２】

【従来の技術】制御極付半導体素子を整流回路に使用し
た電力変換装置の従来例の回路構成を図３に、その動作
波形を図４に示す。

【０００３】図３において、１は直流電源、２はＦＥＴ
のようなスイッチング素子、３はトランス、４，５はＦ
ＥＴのような制御極付半導体素子であって４は整流用制
御極付半導体素子、５はフライホイール用制御極付半導
体素子、６は平滑用チョークコイル、７は平滑用コンデ
ンサ、８は出力端子、９，１０はそれぞれ制御極付半導
体素子４，５の寄生ダイオード、ｎ₁はトランス３の１
次巻線、ｎ₂はトランス３の２次巻線である。

【０００４】トランス３の１次巻線ｎ₁には、直流電源
１とスイッチング素子２の直列回路が接続されている。
一方、トランス３の２次巻線ｎ₂の一側（黒丸印（・
印）側）には、平滑用チョークコイル６と平滑用コンデ
ンサ７の直列回路にフライホイール用制御極付半導体素
子５を並列に接続した回路におけるフライホイール用制
御極付半導体素子５の一端が直接接続され、２次巻線ｎ
₂の他側には、前記回路におけるフライホイール用制御
極付半導体素子５の他端が整流用制御極付半導体素子４
を介して接続されている。ここで、整流用制御極付半導
体素子４の制御極は、２次巻線ｎ₂の一側に、フライホ
イール用制御極付半導体素子５の制御極は２次巻線ｎ₂
の他側に、それぞれ接続されている。負荷接続用の出力
端子８は、平滑用コンデンサ８の両端に接続されてい
る。

【０００５】図３及び図４において、ａ，ｂ，ｃはそれ
ぞれ制御極付半導体素子４の制御極電圧（ＦＥＴの場
合、ゲート・ドレイン間電圧）、出力端子電流（ＦＥＴ
の場合、ソースからドレインへ流れる電流）、出力端子
電圧（ＦＥＴの場合、ソース・ドレイン間電圧）であ
り、ｄ，ｅ，ｆはそれぞれフライホイール用制御極付半
導体素子５の制御極電圧（ＦＥＴの場合、ゲート・ドレ
イン間電圧）、出力端子電流（ＦＥＴの場合、ソースか
らドレインへ流れる電流）、出力端子電圧（ＦＥＴの場
合、ソース・ドレイン間電圧）である。

【０００６】図３の従来例の回路動作を図４を用いて説
明すると、次のとおりである。図４中に示す時刻ｔ₀で
スイッチング素子２の制御極に正の電圧が印加される
と、スイッチング素子２がオンしてトランス３の１次巻
線ｎ₁に直流電源１の電圧が印加され、２次巻線ｎ₂に黒
丸印（・印）側が正の極性の電圧が生じる。これにより
トランス３の励磁インダクタンス（図示せず）が励磁さ
れるとともに、制御極電圧ａが正の極性となって整流用
制御付半導体素子４がオンし（図４中のａ，ｃ参照）、
電流は出力端子８の下側端子から整流用制御極付半導体
素子４、２次巻線ｎ₂、チョークコイル６、出力端子８
の上側端子を通って負荷（図示せず）に流れる（図４中
のｂ参照）。

【０００７】時刻ｔ₁でスイッチング素子２の制御極の
電圧を零にすると、スイッチング素子２がオフする。こ
こで、トランス３の励磁インダクタンスに蓄えられたエ
ネルギーにより、トランス３の励磁インダクタンスとス
イッチング素子２の出力容量（ＦＥＴの場合、ドレイン
・ソース間容量とドレイン・ゲート間容量の和）、整流
用制御極付半導体素子４の出力容量（ＦＥＴの場合、ド
レイン・ソース間容量とドレイン・ゲート間容量の
和）、フライホイール用制御極付半導体素子５の入力容
量（ＦＥＴの場合、ゲート・ソース間容量とドレイン・
ゲート間容量の和）との間で共振が生じる。これにより
トランス３の１次巻線ｎ₁、２次巻線ｎ₂の電圧が反転
し、黒丸印（・印）側が負の極性の正弦波状電圧（以
後、フライバック電圧とよぶ。）が生じる。この電圧で
制御極電圧ａが負の極性となって整流用制御極付半導体
素子４がオフし（図４中のａ，ｃ参照）、制御極電圧ｄ
が正の極性となってフライホイール用制御付半導体素子
５がオンする（図４中のｄ，ｆ参照）。チョークコイル
６の電流は、フライホイール用制御極付半導体素子５を
通り、出力端子８に接続される負荷を通って還流する
（図４中のｅ参照）。

【０００８】時刻ｔ₂でトランス３のフライバック電圧
が零になるとフライホイール用制御極付半導体素子５が
オフし（図４中のｄ，ｆ参照）、チョークコイル６の電
流はフライホイール用制御極付半導体素子５の寄生ダイ
オード１０を通り、出力端子８に接続される負荷を通っ
て還流する（図４中のｅ参照）。

【０００９】時刻ｔ₃でスイッチング素子２の制御極に
正の電圧が印加されるとスイッチング素子２がオンし、
トランスの２次巻線ｎ₂に再び黒丸印（・印）側が正の
極性の電圧が誘起して、制御極電圧ａが正の極性となっ
て整流用制御極付半導体素子４がオンし、制御極電圧ｄ
が負の極性となってフライホイール用制御極付半導体素
子５がオフし、以後、同様の動作を繰り返す。

【００１０】さて、図３の回路では、整流用制御極付半
導体素子４にはオンすべき期間（ｔ₀〜ｔ₁）中、制御極
電圧ａが印加されるが、フライホイール用制御極付半導
体素子５の制御極電圧ｄは主トランス３のフライバック
電圧を用いているため、オンすべき期間（ｔ₁〜ｔ₃）の
うちフライバック電圧の発生しているｔ₁〜ｔ₂の期間し
か制御極に駆動電圧が印加されない（図４中のｄ参
照）。従ってｔ₂〜ｔ₃の期間にフライホイール用制御極
付半導体素子５はオンせず、寄生ダイオード１０がオン
して、この期間の出力端子電圧がフライホイール用制御
極付半導体素子５・オン時の出力端子間電圧（ＦＥＴの
場合、ソース・ドレイン間電圧）よりも上昇する（図４
中のｆ参照）。

【００１１】

【発明が解決しようとする課題】ところで、ＦＥＴのよ
うな制御極付半導体素子を整流回路に用いるのは、オン
電圧を０．１〜０．２Ｖと低く抑えて低損失化を図るた
めであるが、上記従来例の電力変換装置の回路構成では
フライホイール用制御極付半導体素子５の制御極に駆動
電圧が印加されない期間があるため、このような整流回
路の低損失化の効果が十分に発揮できないという欠点が
あった。

【００１２】本発明は以上の欠点を除去するためになさ
れたものであり、その目的は、フライホイール用制御極
付半導体素子のオンすべき全期間にわたって、該フライ
ホイール用制御極付半導体素子がオンするのに必要な制
御極電圧が得られるようにして、整流回路の低損失化の
効果が十分発揮できるようにした電力変換装置を提供す
ることにある。

【００１３】

【課題を解決するための手段】本発明は上記の目的を達
成するため、本発明においては、直流電源とスイッチン
グ素子の直列回路をトランスの１次巻線に接続し、チョ
ークコイルと負荷の直列回路に第１の制御極付半導体素
子を並列に接続した回路における該制御極付半導体素子
の両端のうち一端を前記トランスの２次巻線の一側に直
接接続し、その他端を第２の制御極付半導体素子を介し
て前記２次巻線の他側に接続して成り、前記スイッチン
グ素子を周期的にオン、オフしたときに生じる前記トラ
ンスの２次巻線出力電圧を、前記第１の制御極付半導体
素子のオン時には第２の制御極付半導体素子がオフ、前
者がオフの時には後者がオンの如く、交互に動作させる
ことにより、整流、平滑して負荷に電力を供給するよう
にした電力変換装置において、前記第２の制御極付半導
体素子と並列にコンデンサを接続し、前記スイッチング
素子がオフの時に該スイッチング素子が次にオンする直
前まで前記トランスの２次巻線に生じるフライバック電
圧が前記第１の制御極付半導体素子の制御極の閾値以上
になるように前記コンデンサの静電容量値を設定した構
成とするか、もしくは、上記構成において、第２の制御
極付半導体装置と並列にコンデンサを接続する代わり
に、スイッチング素子がオフの時に該スイッチング素子
が次にオンする直前までトランスの２次巻線に生じるフ
ライバック電圧が第１の制御極付半導体素子の制御極の
閾値以上になるように前記トランスの励磁インダクタン
ス値を設定した構成としている。

【００１４】

【作用】本発明の制御極付半導体素子を整流回路に用い
た電力変換装置においては、フライホイール用制御極付
半導体素子に並列に所定の容量のコンデンサを付加する
か、トランスの励磁インダクタンスを調整して、トラン
スのフライバック電圧発生期間をスイッチング素子のオ
フ期間の全期間に延ばし、かつ、フライバック電圧をフ
ライホイール用制御極付半導体素子の閾値電圧より高く
することにより、フライホイール用制御極付半導体素子
がオンすべき全期間にわたってオンさせて、そのオン電
圧を低く押さえ、低損失な整流回路を実現している。

【００１５】

【実施例】以下、本発明の一実施例を、図面に基づいて
詳細に説明する。

【００１６】図１は本発明の一実施例の構成を説明する
ための回路図であり、図２はその回路の動作を説明する
ための動作波形図である。図１において、１は直流電
源、２はスイッチング素子、３はトランス、４は整流用
制御極付半導体素子、５はフライホイール用制御極付半
導体素子、６は平滑用チョークコイル、７は平滑用コン
デンサ、８は出力端子、９，１０はそれぞれ制御極付半
導体素子４、５の寄生ダイオード、１１はコンデンサ、
ｎ₁はトランス３の１次巻線、ｎ₂はトランス３の２次巻
線である。

【００１７】上記各部材の接続構成は、次のとおりであ
る。トランス３の１次巻線ｎ₁には、直流電源１とスイ
ッチング素子２の直列回路が接続される。一方、トラン
ス３の２次巻線ｎ₂の一側（黒丸（・）印側）には平滑
用チョークコイル６と平滑用コンデンサ７の直列回路に
フライホイール用制御極付半導体素子５を並列に接続し
た回路におけるフライホイール用制御極付半導体素子５
の一端が直接接続され、２次巻線ｎ₂の他側には、前記
回路におけるフライホイール用の制御極付半導体素子５
の他端が整流用制御極付半導体素子４を介して接続され
ている。ここで、整流用制御極付半導体素子４の制御極
は、２次巻線ｎ₂の一側に、フライホイール用制御極付
半導体素子５の制御極は２次巻線ｎ₂の他側に、それぞ
れ接続されている。負荷接続用の出力端子８は、平滑用
コンデンサ８の両端に接続されている。さらに、本実施
例では、整流用制御極付半導体素子４に並列にコンデン
サ１１を接続し、スイッチング素子２がオフの時にトラ
ンス３の２次巻線ｎ₂に生じるフライバック電圧が、ス
イッチング素子２が次にオンする直前まで、フライバッ
ク用制御極付半導体素子５の制御極の閾値以上になるよ
うにコンデンサ１１の静電容量値を設定する。

【００１８】図１及び図２において、ａ，ｂ，ｃはそれ
ぞれ整流用制御極付半導体素子４の制御極電圧（ＦＥＴ
の場合、ゲート・ドレイン間電圧）、出力端子電流（Ｆ
ＥＴの場合、ソースからドレインへ流れる電流）、出力
端子電圧（ＦＥＴの場合ソース・ドレイン間電圧）であ
り、ｄ，ｅ，ｆはそれぞれフライホイール用制御極付半
導体素子５の制御極電圧（ＦＥＴの場合、ゲート・ドレ
イン間電圧）、出力端子電流（ＦＥＴの場合、ソースか
らドレインへ流れる電流）、出力端子電圧（ＦＥＴの場
合、ソース・ドレイン間電圧）である。なお、図２中の
時刻ｔ₀，ｔ₁，ｔ₃は、比較を容易にするため、従来例
の動作波形を示した図４中のｔ₀，ｔ₁，ｔ₃に対応させ
てある。

【００１９】以下、上記のように構成した実施例の動作
および作用を説明する。

【００２０】まず、図１及び図２により上記実施例の回
路動作を説明する。図２中の時刻ｔ₀でスイッチング素
子２の制御極に正の電圧が印加されるとスイッチング素
子２がオンし、トランス３の１次巻線ｎ₁に直流電源１
の電圧が印加され、２次巻線ｎ₂に黒丸印（・印）側が
正の極性の電圧が生じる。これによりトランス３の励磁
インダクタンス（図示せず）が励磁されるとともに、制
御極電圧ａが正の極性となって整流用制御極付半導体素
子４がオンし（図２中のａ，ｃ参照）、電流は出力端子
８の下側端子から該整流用制御極付半導体素子４、２次
巻線ｎ₂、チョークコイル６、出力端子８の上側端子を
通って負荷（図示せず）に流れる（図２中のｂ参照）。

【００２１】時刻ｔ₁でスイッチング素子２の制御極の
電圧を零にするとスイッチング素子２がオフし、トラン
ス３の励磁インダクタンスに蓄えられたエネルギーによ
りトランス３の励磁インダクタンスとスイッチング素子
２の出力容量（ＦＥＴの場合、ドレイン・ソース間容量
とドレイン・ゲート間容量の和）、整流用制御極付半導
体素子４の出力容量（ＦＥＴの場合、ドレイン・ソース
間容量とドレイン・ゲート間容量の和）、フライホイー
ル用制御極付半導体素子５の入力容量（ＦＥＴの場合、
ゲート・ソース間容量とドレイン・ゲート間容量の和）
及びコンデンサ１１との間で共振が生じる。これにより
トランス３の１次巻線ｎ₁、２次巻線ｎ₂の電圧が反転
し、黒丸印（・印）側が負の極性の正弦波状のフライバ
ック電圧が生じる。この電圧で制御極電圧ａが負の極性
となって整流用制御極付半導体素子４がオフし（図２中
のａ，ｃ参照）、制御極電圧ｄが正の極性となってフラ
イホイール用制御極付半導体素子５がオンし（図２中の
ｄ，ｆ参照）、チョークコイル６の電流はフライホイー
ル用制御極付半導体素子５を通り、出力端子８に接続さ
れる図略の負荷を通って還流する（図２中のｅ参照）。
このようにコンデンサ１１を付加すると、トランス３の
フライバック電圧の共振周期が長くなる。そこで、フラ
イバック電圧の発生期間（共振周期の約１／２の期間に
相当）が時刻ｔ₁から次にスイッチング素子２がオンす
る時刻ｔ₃までの期間になるように、かつ、フライバッ
ク電圧の絶対値がフライホイール用制御極付半導体素子
５の制御極の閾値電圧より高くなるようにコンデンサ１
１の静電容量を選ぶと、時刻ｔ₁から時刻ｔ₃までフライ
ホイール用制御極付半導体素子５がオンし続け、そのオ
ン電圧は低く維持される（図２中のｆ参照）。

【００２２】時刻ｔ₃でスイッチング素子２がオンする
と、トランス３の２次巻線ｎ₂に再び黒丸印（・印）側
が正極性の電圧が誘起して、制御極電圧ａが正の極性と
なって整流用制御極付半導体素子４がオンし、制御極電
圧ｄが負の極性となってフライホイール用制御極付半導
体素子５がオフし、以後、同様の動作を繰り返す。

【００２３】なお、上記実施例におけるコンデンサ１１
をフライホイール用制御極付半導体素子５の制御極と出
力端子間に接続しても上記と同様の効果が得られる。

【００２４】トランス３の巻線に並列にコンデンサを接
続してもフライバック電圧発生期間を延ばすことができ
るが、スイッチング素子２のスイッチング時にコンデン
サの充放電損が発生する。これに対しコンデンサ１１を
整流用制御極付半導体素子４に並列接続すると、コンデ
ンサ１１の充放電はフライバック電圧の共振により行わ
れるので損失が発生しない利点がある。

【００２５】また、コンデンサ１１を付加するかわり
に、トランス３のフライバック電圧発生期間が時刻ｔ₁
から次にスイッチング素子２がオンする時刻ｔ₃までの
期間になるようにトランス３の励磁インダクタンスを選
定しても同様の効果が得られる。

【００２６】コンデンサ１１あるいはトランス３の励磁
インダクタンスは、以下に示す式を用いて設定できる。
直流電源１の電圧をＥ₁、スイッチング素子２のオン時
間をＴ₁、スイッチングの繰り返し周期をＴ、トランス
３の１次巻線数をＮ₁、２次巻線数をＮ₂、１次巻線ｎ₁
から見た励磁インダクタンスをＬｍ、スイッチング素子
２の出力容量値（ＦＥＴの場合、ドレイン・ソース間容
量とドレイン・ゲート間容量の和）をＣ₂、整流用制御
極付半導体素子４の出力容量値（ＦＥＴの場合、ドレイ
ン・ソース間容量とドレイン・ゲート間容量の和）をＣ
₃、フライホイール用制御極付半導体素子５の入力容量
値（ＦＥＴの場合、ゲート・ソース間容量とドレイン・
ゲート間容量の和）をＣ₄、コンデンサ１１の容量値を
Ｃ₁₁とすると、トランス３の２次巻線ｎ₂に誘起するフ
ライバック電圧瞬時値の絶対値υ（ｔ）は次の式（１）
で与えられる。

【００２７】

【数１】

【００２８】ここで、

【００２９】

【数２】

【００３０】ｔは図２の時刻ｔ₀からの時間を表す。

【００３１】図２の時刻ｔ₃におけるフライバック電圧
の絶対値がフライホイール用制御極付半導体素子５の制
御極閾値電圧Ｖｔｈより高くなるには、 υ（Ｔ）≧Ｖｔｈ （２） を満足する必要がある。（２）式に（１）式を代入する
と

【００３２】

【数３】

【００３３】となる。（３）式を満足するようにコンデ
ンサ１１の容量値Ｃ₁₁またはトランス３の励磁インダク
タンスＬｍを選定する。時刻ｔ₃におけるフライバック
電圧の絶対値がフライホイール用制御極付半導体素子５
の制御極閾値電圧Ｖｔｈより高くなり過ぎると、スイッ
チング素子２の出力容量、整流用制御極付半導体素子４
の入力容量、フライホイール用制御極付半導体素子５の
出力容量、等の充放電損が大きくなるので、（３）式の
左辺の値がフライホイール用制御極付半導体素子５の制
御極閾値電圧Ｖｔｈ付近になるようにコンデンサ１１の
容量値Ｃ₁₁またはトランス３の励磁インダクタンスＬｍ
を設定するのが良い。

【００３４】例えば、Ｅ₁＝４８ Ｖ，Ｔ₁＝１．１４
μｓ，Ｔ＝２．５ μｓ，Ｎ₁／Ｎ₂＝４，Ｌｍ＝１００
μＨ，Ｃ₂＝１７０ ｐＦ，Ｃ₃＝１．２ ｎＦ，Ｃ₄
＝６．９ ｎＦ，Ｖｔｈ＝３ Ｖ，とすると、コンデン
サ１１の容量値Ｃ₁₁は２３．５ｎＦとなる。

【００３５】ここで、本実施例の効果を具体例により従
来例との比較で示すと、次のとおりである。例えば、入
力電圧４８Ｖ、出力５Ｖ１０Ａ、変換周波数４００ｋＨ
ｚで、図１の本実施例の電力変換装置を動作させたと
き、図３の従来例によるコンデンサ１１がない場合の装
置全体の電力損は５．５Ｗ、電力変換率は８９．４％で
あったが、コンデンサ１１として２５ｎＦの静電容量値
のコンデンサを付加することにより電力損は４．９Ｗと
１０％減少し、電力変換効率は９１．５％と２％上昇す
る。また、トランスのフライバック電圧発生期間をスイ
ッチング素子オフ期間の全期間に延ばすことにより、フ
ライバック電圧のピーク値が低くなる。例えば、本実施
例による上記の電力変換装置では、図３の従来例による
コンデンサ１１がない場合にフライバック電圧のピーク
値がトランス２次側で２４Ｖであるが、コンデンサ１１
として２５ｎＦの静電容量値のコンデンサを付加するこ
とによりピーク値は１４Ｖと４０％減少する。このた
め、コンデンサ１１がない図３の従来例の場合は制御極
付半導体素子として４０Ｖ程度の耐圧が必要であるが、
本実施例ではコンデンサ１１を付加することにより耐圧
は２０Ｖ程度でよくなる。これにより、低耐圧でオン電
圧が小さい制御極付半導体素子を用いることができるの
で、整流回路のより一層の低損失化ができる。

【００３６】以上説明したように、コンデンサ１１の容
量値またはトランス３の励磁インダクタンスを選定する
ことにより、制御極付半導体素子４，５のオン電圧は、
図２中のｃ、ｆに示すようにオン期間全域で低い値に押
えられ、低損失な整流回路が実現される。

【００３７】なお、本実施例では制御極付半導体素子の
制御極をトランスの２次巻線で直接駆動する整流回路で
説明しているが、トランスに別巻線を設けてそれにより
制御極を駆動する整流回路でも同様の効果が得られる。
また、トランスのフライバック電圧を直流電源１、平滑
用コンデンサ８、別に設けた直流電源、等でクランプし
て、フライバック電圧のピーク値を押さえるようにした
電力変換回路でも同様の効果が得られる。

【００３８】

【発明の効果】以上述べたように、本発明によれば、電
力変換装置において、フライホイール用制御極付半導体
素子に並列にコンデンサを付加するか、トランスの励磁
インダクタンスを調整して、トランスのフライバック電
圧発生期間をスイッチング素子のオフ期間の全期間に延
ばし、かつ、フライバック電圧の絶対値がフライホイー
ル用制御極付半導体素子制御極の閾値電圧より高くする
ようにしたので、フライホイール用制御極付半導体素子
がオンすべき全期間にわたって該フライホイール用制御
極付半導体素子の制御極に電圧を印加できる。これによ
りフライホイール用制御極付半導体素子のオン期間の全
域にわたってオン電圧を低く押さえることができ、低損
失な整流回路が構成できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】図１に示す実施例の回路の動作波形を示す波形
図である。

【図３】整流手段として制御極付半導体素子を用いるよ
うにした電力変換回路の従来例を示す回路図である。

【図４】図３に示す従来例の回路の動作波形を示す波形
図である。

【符号の説明】

１…直流電源 ２…スイッチング素子 ３…トランス ４…整流用制御極付半導体素子 ５…フライホイール用制御極付半導体素子 ６…平滑用チョークコイル ７…平滑コンデンサ ８…出力端子 ９，１０…制御極付半導体素子の寄生ダイオード １１…コンデンサ ａ…整流用制御極付半導体素子４の制御極電圧 ｂ…整流用制御極付半導体素子４の出力端子電流 ｃ…整流用制御極付半導体素子４の出力端子電圧 ｄ…フライホイール用制御極付半導体素子５の制御極電
圧 ｅ…フライホイール用制御極付半導体素子５の出力端子
電流 ｆ…フライホイール用制御極付半導体素子５の出力端子
電圧

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流電源とスイッチング素子の直列回路
   をトランスの１次巻線に接続し、チョークコイルと負荷
   の直列回路に第１の制御極付半導体素子を並列に接続し
   た回路における該制御極付半導体素子の両端のうち一端
   を前記トランスの２次巻線の一側に直接接続し、その他
   端を第２の制御極付半導体素子を介して前記２次巻線の
   他側に接続して成り、前記スイッチング素子を周期的に
   オン、オフしたときに生じる前記トランスの２次巻線出
   力電圧を、前記第１の制御極付半導体素子のオン時には
   第２の制御極付半導体素子がオフ、前者がオフの時には
   後者がオンの如く、交互に動作させることにより、整
   流、平滑して負荷に電力を供給するようにした電力変換
   装置において、 前記第２の制御極付半導体素子と並列にコンデンサを接
   続し、前記スイッチング素子がオフの時に該スイッチン
   グ素子が次にオンする直前まで前記トランスの２次巻線
   に生じるフライバック電圧が前記第１の制御極付半導体
   素子の制御極の閾値以上になるように前記コンデンサの
   静電容量値を設定したことを特徴とする制御極付半導体
   素子を整流回路に用いた電力変換装置。
2. 【請求項２】 請求項１に記載の制御極付半導体素子を
   整流回路に用いた電力変換装置において、第２の制御極
   付半導体装置と並列にコンデンサを接続する代わりに、 スイッチング素子がオフの時に該スイッチング素子が次
   にオンする直前までトランスの２次巻線に生じるフライ
   バック電圧が第１の制御極付半導体素子の制御極の閾値
   以上になるように前記トランスの励磁インダクタンス値
   を設定したことを特徴とする制御極付半導体素子を整流
   回路に用いた電力変換装置。