JPH06112980A - 正弦出力信号を発生するための装置 - Google Patents
正弦出力信号を発生するための装置Info
- Publication number
- JPH06112980A JPH06112980A JP4284108A JP28410892A JPH06112980A JP H06112980 A JPH06112980 A JP H06112980A JP 4284108 A JP4284108 A JP 4284108A JP 28410892 A JP28410892 A JP 28410892A JP H06112980 A JPH06112980 A JP H06112980A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- multiplier
- input
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 可変入力レベルを有する入力信号に応答して
出力信号を発生する装置を、デジタル信号処理技術によ
り、周波数遷移の間に破壊的なノイズを発生することな
く提供する。 【構成】 入力は端子１８から遅延回路１６に入り、１
クロック期間の遅延を受け、端子２０から出力される。
この出力は二分され、一方は遅延回路２４に入り、更に
１クロック期間の遅延を受けて次段の加算器３８に送ら
れる。遅延回路１からのもう一方の出力は乗算器２８に
入り、こゝで乗数δが掛けられ、出力は加算器３８に入
る。加算器３８ではこれら二つの入力が加算されて端子
４２から正弦信号Ｘ（ｎ）として出力される。出力の一
部はフィードバックライン４４により遅延回路１６の入
力端子１８に戻される。
出力信号を発生する装置を、デジタル信号処理技術によ
り、周波数遷移の間に破壊的なノイズを発生することな
く提供する。 【構成】 入力は端子１８から遅延回路１６に入り、１
クロック期間の遅延を受け、端子２０から出力される。
この出力は二分され、一方は遅延回路２４に入り、更に
１クロック期間の遅延を受けて次段の加算器３８に送ら
れる。遅延回路１からのもう一方の出力は乗算器２８に
入り、こゝで乗数δが掛けられ、出力は加算器３８に入
る。加算器３８ではこれら二つの入力が加算されて端子
４２から正弦信号Ｘ（ｎ）として出力される。出力の一
部はフィードバックライン４４により遅延回路１６の入
力端子１８に戻される。
Description
【０００１】
【発明の背景】可変入力レベルを有する入力信号に応答
して、可変出力周波数を有する正弦出力信号を発生する
ことは、デジタル通信を生み出すための方法として知ら
れている。このような通信技術の一般的な応用は周波数
シフトキーイング（ＦＳＫ），ならびにミニマムシフト
キーイング（ＭＳＫ）およびガウス型ミニマムシフトキ
ーイング（ＧＭＳＫ）のようなＦＳＫの派生物である。
して、可変出力周波数を有する正弦出力信号を発生する
ことは、デジタル通信を生み出すための方法として知ら
れている。このような通信技術の一般的な応用は周波数
シフトキーイング（ＦＳＫ），ならびにミニマムシフト
キーイング（ＭＳＫ）およびガウス型ミニマムシフトキ
ーイング（ＧＭＳＫ）のようなＦＳＫの派生物である。
【０００２】このようなＦＳＫ信号は時々、アナログ装
置を含む回路によって生み出され、そのようなアナログ
装置は一般にデジタル装置よりもより大きくより不安定
である（特に可変温度環境において）。
置を含む回路によって生み出され、そのようなアナログ
装置は一般にデジタル装置よりもより大きくより不安定
である（特に可変温度環境において）。
【０００３】デジタル装置を用いるＦＳＫ信号を発生す
る装置においては、入力信号の信号レベルの変化に応じ
る急な周波数シフトは一般に、周波数遷移時の望ましく
ない雑音を伴う。
る装置においては、入力信号の信号レベルの変化に応じ
る急な周波数シフトは一般に、周波数遷移時の望ましく
ない雑音を伴う。
【０００４】安定しており、一般にコンパクトなデジタ
ル装置が、周波数遷移時の破壊的なノイズを発生させる
ことなくＦＳＫ動作を生出すデジタル通信において用い
られることが望ましい。
ル装置が、周波数遷移時の破壊的なノイズを発生させる
ことなくＦＳＫ動作を生出すデジタル通信において用い
られることが望ましい。
【０００５】
【発明の概要】この発明は可変入力レベルを有する入力
信号に応答して出力信号を発生するための装置である。
出力信号は入力レベルの変化を表わすために変わる出力
周波数を有する。この装置は、入力信号に応答して、複
数の制御信号を発生させるためのデジタル信号処理アル
ゴリズムを実行するための処理回路を含み、その複数の
制御信号は可変入力レベルを表わし、この装置はさら
に、複数の制御信号に応答して出力信号を発生するため
の発振回路を含む。複数の制御信号は出力信号の第１出
力周波数を表わす第１制御信号と、出力信号の第２出力
周波数を表わす第２制御信号と、第１出力周波数と第２
出力周波数との中間の出力信号の出力周波数を表わす少
なくとも１つの中間制御信号とを含む。好ましくは、各
々の中間制御信号は各々の中間周波数と関連付けられて
いる。
信号に応答して出力信号を発生するための装置である。
出力信号は入力レベルの変化を表わすために変わる出力
周波数を有する。この装置は、入力信号に応答して、複
数の制御信号を発生させるためのデジタル信号処理アル
ゴリズムを実行するための処理回路を含み、その複数の
制御信号は可変入力レベルを表わし、この装置はさら
に、複数の制御信号に応答して出力信号を発生するため
の発振回路を含む。複数の制御信号は出力信号の第１出
力周波数を表わす第１制御信号と、出力信号の第２出力
周波数を表わす第２制御信号と、第１出力周波数と第２
出力周波数との中間の出力信号の出力周波数を表わす少
なくとも１つの中間制御信号とを含む。好ましくは、各
々の中間制御信号は各々の中間周波数と関連付けられて
いる。
【０００６】処理回路は、出力信号が第１出力周波数か
ら第２出力周波数に変わるときならいつでも、または出
力信号が第２出力周波数から第１出力周波数に変わると
きならいつでも、少なくとも１つの中間制御信号を発生
する。発振回路による周波数シフトのあらゆる場合にお
けるこのような中間周波数の発生は、第１出力周波数と
第２出力周波数間の遷移を“和らげ”る働きがあり、か
つ出力周波数におけるこのような急な変化によって通常
発生するノイズを減らす。
ら第２出力周波数に変わるときならいつでも、または出
力信号が第２出力周波数から第１出力周波数に変わると
きならいつでも、少なくとも１つの中間制御信号を発生
する。発振回路による周波数シフトのあらゆる場合にお
けるこのような中間周波数の発生は、第１出力周波数と
第２出力周波数間の遷移を“和らげ”る働きがあり、か
つ出力周波数におけるこのような急な変化によって通常
発生するノイズを減らす。
【０００７】好ましくは、発振回路は第１信号を受け第
２信号を発生する第１遅延回路を含み、その第２信号は
第１信号に関して１クロック期間遅延されており、発振
回路はさらに、第１遅延回路から第２信号を受け第３信
号を発生する、第２遅延回路を含み、その第３信号は第
２信号に関して１クロック期間だけ遅延されている。発
振回路にさらに含まれるのは信号に乗数を乗じるための
乗算回路である。乗算回路は第１遅延回路からの第２信
号を受け、乗数入力で乗数を受け、かつ乗数で乗じた第
２信号からなる乗数出力信号を発生する。発振回路はさ
らに差動回路を含み、その差動回路は第２遅延回路から
の第３信号を受け、乗算回路からの乗数出力信号を受
け、かつ乗数出力信号から第３信号を引いたその差であ
る正弦出力を発生し、正弦出力信号はまたフィードバッ
クループ内で第１遅延回路に与えられ、第１遅延回路に
よって第１信号として受取られ、発振回路が帰納的発振
器として動作する。
２信号を発生する第１遅延回路を含み、その第２信号は
第１信号に関して１クロック期間遅延されており、発振
回路はさらに、第１遅延回路から第２信号を受け第３信
号を発生する、第２遅延回路を含み、その第３信号は第
２信号に関して１クロック期間だけ遅延されている。発
振回路にさらに含まれるのは信号に乗数を乗じるための
乗算回路である。乗算回路は第１遅延回路からの第２信
号を受け、乗数入力で乗数を受け、かつ乗数で乗じた第
２信号からなる乗数出力信号を発生する。発振回路はさ
らに差動回路を含み、その差動回路は第２遅延回路から
の第３信号を受け、乗算回路からの乗数出力信号を受
け、かつ乗数出力信号から第３信号を引いたその差であ
る正弦出力を発生し、正弦出力信号はまたフィードバッ
クループ内で第１遅延回路に与えられ、第１遅延回路に
よって第１信号として受取られ、発振回路が帰納的発振
器として動作する。
【０００８】好ましい実施例において、乗算器回路によ
って受けられる乗数は、入力信号の可変入力レベルを表
わす定数を含む。乗数はこのように制御信号として用い
られ、制御信号発生器によって発生されてもよい。この
ような制御信号発生器は、その好ましい実施例におい
て、入力信号を受け、少なくとも１つのスケールファク
タに従って入力信号を計数して制御信号（すなわち乗
数）を生出す計数回路を含む。代替の実施例において
は、このような制御信号発生器は、入力信号を受ける論
理回路と、デジタルフィルタのアレイとを含む。論理回
路は入力信号レベルに応答してデジタルフィルタのアレ
イの１つのデジタルフィルタを選択する。選択されたデ
ジタルフィルタは論理回路から入力信号を受け、入力信
号をフィルタし、発振回路が、その時の各入力信号レベ
ルを表わすよう、正しい周波数においてその正弦出力を
発生させるのに適した選ばれた制御信号を生出す。デジ
タルフィルタは出力信号周波数偏位の間のノイズを減ら
すため、中間出力周波数を生じるために適した制御信号
を発生するために設けられる。
って受けられる乗数は、入力信号の可変入力レベルを表
わす定数を含む。乗数はこのように制御信号として用い
られ、制御信号発生器によって発生されてもよい。この
ような制御信号発生器は、その好ましい実施例におい
て、入力信号を受け、少なくとも１つのスケールファク
タに従って入力信号を計数して制御信号（すなわち乗
数）を生出す計数回路を含む。代替の実施例において
は、このような制御信号発生器は、入力信号を受ける論
理回路と、デジタルフィルタのアレイとを含む。論理回
路は入力信号レベルに応答してデジタルフィルタのアレ
イの１つのデジタルフィルタを選択する。選択されたデ
ジタルフィルタは論理回路から入力信号を受け、入力信
号をフィルタし、発振回路が、その時の各入力信号レベ
ルを表わすよう、正しい周波数においてその正弦出力を
発生させるのに適した選ばれた制御信号を生出す。デジ
タルフィルタは出力信号周波数偏位の間のノイズを減ら
すため、中間出力周波数を生じるために適した制御信号
を発生するために設けられる。
【０００９】それゆえ、この発明の目的は可変入力レベ
ルを有する入力信号に応答して正弦出力信号を発生する
ための装置であって、このような発生を達成するために
デジタル信号処理技術を用いる装置を提供することであ
る。
ルを有する入力信号に応答して正弦出力信号を発生する
ための装置であって、このような発生を達成するために
デジタル信号処理技術を用いる装置を提供することであ
る。
【００１０】この発明の他の目的は可変入力レベルを有
する入力信号に応答して正弦出力信号を発生するための
装置であって、周波数遷移の間の破壊的なノイズを生出
すことなく、このような発生を達成するためのデジタル
信号処理技術を用いる装置を提供することである。
する入力信号に応答して正弦出力信号を発生するための
装置であって、周波数遷移の間の破壊的なノイズを生出
すことなく、このような発生を達成するためのデジタル
信号処理技術を用いる装置を提供することである。
【００１１】この発明のさらなる目的および特徴は、こ
の発明の好ましい実施例を表わす添付の図面と関連して
考察すると、以下の明細書およびクレームから明らかと
なるであろう。
の発明の好ましい実施例を表わす添付の図面と関連して
考察すると、以下の明細書およびクレームから明らかと
なるであろう。
【００１２】
【詳細な説明】デジタル通信、および一般に周波数シフ
トキー（ＦＳＫ）通信システムにおいて見られる典型的
な周波数変調構成が図１に示されているる。図１におい
て、デジタル入力信号は入力信号１０が時間ｔ０から時
間ｔ１の間レベル−Ｖｒｅｆであり、時間ｔ１でレベル
＋Ｖｒｅｆにシフトし、時間ｔ３までレベル＋Ｖｒｅｆ
を保ち、かつ時間ｔ３でレベル−Ｖｒｅｆにシフトし、
時間ｔ３から時間ｔ５にわたってレベル−Ｖｒｅｆを保
持するよう、−Ｖｒｅｆと＋Ｖｒｅｆの間で時間ととも
に変わるのが示されている。
トキー（ＦＳＫ）通信システムにおいて見られる典型的
な周波数変調構成が図１に示されているる。図１におい
て、デジタル入力信号は入力信号１０が時間ｔ０から時
間ｔ１の間レベル−Ｖｒｅｆであり、時間ｔ１でレベル
＋Ｖｒｅｆにシフトし、時間ｔ３までレベル＋Ｖｒｅｆ
を保ち、かつ時間ｔ３でレベル−Ｖｒｅｆにシフトし、
時間ｔ３から時間ｔ５にわたってレベル−Ｖｒｅｆを保
持するよう、−Ｖｒｅｆと＋Ｖｒｅｆの間で時間ととも
に変わるのが示されている。
【００１３】出力信号１２は入力信号１０のレベルに従
って変調される。このように、出力信号１２は、入力信
号１０が値−Ｖref であるとき時間ｔ0 と時間ｔ1 との
間で周波数ｆ1 を有し、出力信号１２は、入力信号１０
が値＋Ｖref を有するとき、時間ｔ1 と時間ｔ3 との間
の期間の間周波数ｆ2 を有し、出力信号１２は入力信号
１０が再び値−Ｖref を有するとき、ｔ3 からｔ5 の時
間期間の間周波数ｆ1で伝達される。このような様態
で、出力信号１２の周波数は入力信号１０の信号レベル
を表わす。
って変調される。このように、出力信号１２は、入力信
号１０が値−Ｖref であるとき時間ｔ0 と時間ｔ1 との
間で周波数ｆ1 を有し、出力信号１２は、入力信号１０
が値＋Ｖref を有するとき、時間ｔ1 と時間ｔ3 との間
の期間の間周波数ｆ2 を有し、出力信号１２は入力信号
１０が再び値−Ｖref を有するとき、ｔ3 からｔ5 の時
間期間の間周波数ｆ1で伝達される。このような様態
で、出力信号１２の周波数は入力信号１０の信号レベル
を表わす。
【００１４】この発明の装置は以下の三角法の関係に基
づいており、周波数関数は、
づいており、周波数関数は、
【００１５】
【数１】
【００１６】として規定されてもよく、ここではｆs は
サンプリングレートであり、かつｆは望ましい周波数で
ある。
サンプリングレートであり、かつｆは望ましい周波数で
ある。
【００１７】もし式ｘ（ｎ）＝Ａｓｉｎ（ｎω）の式が
装置の正弦波出力を表わすなら、以下の、この正弦出力
信号の遅延シーケンスが規定できる： 現在のｔ時間出力： ｘ（ｎ）＝Ａｓｉｎ（ｎω） ［１］ 出力、１時間期間後： ｘ（ｎ−１）＝Ａｓｉｎ（ｎω−ω） ｘ（ｎ−１）＝Ａｓｉｎ（ｎω）ｃｏｓ（ω）−Ａｃｏｓ（ｎω）ｓｉｎ （ω） ［２］ 出力、２時間期間後： ｘ（ｎ−２）＝Ａｓｉｎ（ｎω−２ω） ｘ（ｎ−２）＝Ａｓｉｎ（ｎω）ｃｏｓ（２ω）−Ａｃｏｓ（ｎω）ｓｉｎ （２ω） ［３］ 式［２］と２ｃｏｓ（ω）を乗じると： ［２ｃｏｓ（ω）］［ｘ（ｎ−１）］＝［Ａｓｉｎ（ｎω）ｃｏｓ（ω）］ ［２ｃｏｓ（ω）］−［Ａｃｏｓ（ｎω）ｓｉｎ（ω）］［２ｃｏｓ（ω）］ がもたらされる。
装置の正弦波出力を表わすなら、以下の、この正弦出力
信号の遅延シーケンスが規定できる： 現在のｔ時間出力： ｘ（ｎ）＝Ａｓｉｎ（ｎω） ［１］ 出力、１時間期間後： ｘ（ｎ−１）＝Ａｓｉｎ（ｎω−ω） ｘ（ｎ−１）＝Ａｓｉｎ（ｎω）ｃｏｓ（ω）−Ａｃｏｓ（ｎω）ｓｉｎ （ω） ［２］ 出力、２時間期間後： ｘ（ｎ−２）＝Ａｓｉｎ（ｎω−２ω） ｘ（ｎ−２）＝Ａｓｉｎ（ｎω）ｃｏｓ（２ω）−Ａｃｏｓ（ｎω）ｓｉｎ （２ω） ［３］ 式［２］と２ｃｏｓ（ω）を乗じると： ［２ｃｏｓ（ω）］［ｘ（ｎ−１）］＝［Ａｓｉｎ（ｎω）ｃｏｓ（ω）］ ［２ｃｏｓ（ω）］−［Ａｃｏｓ（ｎω）ｓｉｎ（ω）］［２ｃｏｓ（ω）］ がもたらされる。
【００１８】三角法の恒等式ｓｉｎ（２ω）＝２ｓｉｎ
（ω）ｃｏｓ（ω）を用いると：［２ｃｏｓ（ω）］
［ｘ（ｎ−１）］＝［２Ａｓｉｎ（ｎω）ｃｏｓ
2 （ω）］−［Ａｃｏｓ（ｎω）ｓｉｎ（２ω）］がも
たらされる。
（ω）ｃｏｓ（ω）を用いると：［２ｃｏｓ（ω）］
［ｘ（ｎ−１）］＝［２Ａｓｉｎ（ｎω）ｃｏｓ
2 （ω）］−［Ａｃｏｓ（ｎω）ｓｉｎ（２ω）］がも
たらされる。
【００１９】式［２］から式［３］を減じると：［２ｃ
ｏｓ（ω）］［ｘ（ｎ−１）］−ｘ（ｎ−２）＝２Ａｓ
ｉｎ（ｎω）ｃｏｓ2 （ω）−Ａｃｏｓ（ｎω）ｓｉｎ
（２ω）］−Ａｓｉｎ（ｎω）ｃｏｓ（２ω）＋Ａｃｏ
ｓ（ｎω）ｓｉｎ（２ω）がもたらされる。
ｏｓ（ω）］［ｘ（ｎ−１）］−ｘ（ｎ−２）＝２Ａｓ
ｉｎ（ｎω）ｃｏｓ2 （ω）−Ａｃｏｓ（ｎω）ｓｉｎ
（２ω）］−Ａｓｉｎ（ｎω）ｃｏｓ（２ω）＋Ａｃｏ
ｓ（ｎω）ｓｉｎ（２ω）がもたらされる。
【００２０】上の式を還元すると：２ｃｏｓ（ω）ｘ
（ｎ−１）−ｘ（ｎ−２）＝Ａｓｉｎ（ｎω）［ｃｏｓ
2 （ω）］−ｃｏｓ（２ω）となる。
（ｎ−１）−ｘ（ｎ−２）＝Ａｓｉｎ（ｎω）［ｃｏｓ
2 （ω）］−ｃｏｓ（２ω）となる。
【００２１】ｘ（ｎ）＝Ａｓｉｎ（ｎω）であることを
思い出すと、式は、２ｃｏｓ（ω）ｘ（ｎ−１）−ｘ
（ｎ−２）＝ｘ（ｎ）［２ｃｏｓ2 （ω）−ｃｏｓ（２
ω）］と書換えられてもよい。
思い出すと、式は、２ｃｏｓ（ω）ｘ（ｎ−１）−ｘ
（ｎ−２）＝ｘ（ｎ）［２ｃｏｓ2 （ω）−ｃｏｓ（２
ω）］と書換えられてもよい。
【００２２】三角法恒等式、
【００２３】
【数２】
【００２４】を用いると、２ｃｏｓ（ω）ｘ（ｎ−１）
−ｘ（ｎ−２）＝ｘ（ｎ）となる。
−ｘ（ｎ−２）＝ｘ（ｎ）となる。
【００２５】この式は、 ｘ（ｎ）＝δｘ（ｎ−１）−
ｘ（ｎ−２） という形で表わされてもよく、δ＝２ｃ
ｏｓ（ω）であり、δは所与の周波数ωに対する定数で
ある。
ｘ（ｎ−２） という形で表わされてもよく、δ＝２ｃ
ｏｓ（ω）であり、δは所与の周波数ωに対する定数で
ある。
【００２６】このように、現在の出力ｘ（ｎ）は１時間
期間後（ｘ（ｎ−１））および２時間期間後（ｘ（ｎ−
２））の出力に関して帰納的であり、かつ出力信号ｘ
（ｎ）の帰納的な性質は、サンプリング周波数がナイキ
ストのサンプリング定理（すなわちｆs ≧２ｆ）を見た
さなければならないということを除いて、発生するべき
望ましい周波数（ｆ）と特別な関係を持たないサンプリ
ング周波数ｆs を用いた正弦波を発生するために用いら
れ得る。
期間後（ｘ（ｎ−１））および２時間期間後（ｘ（ｎ−
２））の出力に関して帰納的であり、かつ出力信号ｘ
（ｎ）の帰納的な性質は、サンプリング周波数がナイキ
ストのサンプリング定理（すなわちｆs ≧２ｆ）を見た
さなければならないということを除いて、発生するべき
望ましい周波数（ｆ）と特別な関係を持たないサンプリ
ング周波数ｆs を用いた正弦波を発生するために用いら
れ得る。
【００２７】この帰納的関係は簡素化された正弦出力信
号の発生を容易にする。明瞭な利点は特に、このような
帰納的信号発生の実行において与えられている。なぜな
ら先行技術の装置が、波形サンプルを記憶するためにル
ックアップテーブル（リードオンリーメモリ；ＲＯＭ）
を用いているからであり、記憶されることが要求される
サンプルの数は望ましい周波数とサンプリングレートと
の関係に基づいている。対照的に、この発明の帰納的能
力はどの周波数が望ましいかにかかわらず、わずか２つ
の記憶場所しか必要としない。特定的に、この発明の帰
納的能力は２つの連続信号サンプリング［ｘ（ｎ−１）
およびｘ（ｎ−２）］を用いる正弦出力信号の発生を容
易にする。このように、２つの記憶場所は帰納的関係を
用いるために必要なすべてであり、１つの記憶場所はｘ
（ｎ−１）に対してであり、１つの記憶場所はｘ（ｎ−
２）に対してである。
号の発生を容易にする。明瞭な利点は特に、このような
帰納的信号発生の実行において与えられている。なぜな
ら先行技術の装置が、波形サンプルを記憶するためにル
ックアップテーブル（リードオンリーメモリ；ＲＯＭ）
を用いているからであり、記憶されることが要求される
サンプルの数は望ましい周波数とサンプリングレートと
の関係に基づいている。対照的に、この発明の帰納的能
力はどの周波数が望ましいかにかかわらず、わずか２つ
の記憶場所しか必要としない。特定的に、この発明の帰
納的能力は２つの連続信号サンプリング［ｘ（ｎ−１）
およびｘ（ｎ−２）］を用いる正弦出力信号の発生を容
易にする。このように、２つの記憶場所は帰納的関係を
用いるために必要なすべてであり、１つの記憶場所はｘ
（ｎ−１）に対してであり、１つの記憶場所はｘ（ｎ−
２）に対してである。
【００２８】図２は上で述べた関係を有利に用いた帰納
的発振回路装置の好ましい実施例を表わす。図２におい
て、第１遅延回路１６は入力１８において第１信号を受
け、出力２０において一旦遅延された出力信号を発生す
る。一旦遅延された出力信号は、入力１８において受け
られた第１信号から１時間期間遅延されている。第１遅
延回路１６の出力２０からの一旦遅延された出力信号
は、入力２２において、第２遅延回路２４によって入力
信号として受けられる。第２遅延回路２４はその出力２
６において、二度遅延された出力信号を発生し、その二
度遅延された出力信号は、入力２２において受けられた
一度遅延された出力信号から１クロック期間だけ遅延さ
れる。
的発振回路装置の好ましい実施例を表わす。図２におい
て、第１遅延回路１６は入力１８において第１信号を受
け、出力２０において一旦遅延された出力信号を発生す
る。一旦遅延された出力信号は、入力１８において受け
られた第１信号から１時間期間遅延されている。第１遅
延回路１６の出力２０からの一旦遅延された出力信号
は、入力２２において、第２遅延回路２４によって入力
信号として受けられる。第２遅延回路２４はその出力２
６において、二度遅延された出力信号を発生し、その二
度遅延された出力信号は、入力２２において受けられた
一度遅延された出力信号から１クロック期間だけ遅延さ
れる。
【００２９】第１遅延回路１６からの一遅延出力信号は
また入力３０において乗算器回路２８に入力として与え
られる。乗算器回路２８は第１遅延回路１６から受けた
１遅延出力信号に、乗数入力３２で受けた乗数δを乗算
し、その出力３４に乗数出力信号を与える。乗数出力信
号は総和ユニット３８の正ノード３６に与えられる。総
和ユニット３８はまたその負ノード４０において二遅延
出力信号を第２遅延回路２４の出力２６から受ける。こ
のように、総和ユニット３８はその出力４２において、
その入力ノード３６で受けた乗数出力信号からその負ノ
ード４０で受けた二遅延出力信号を引いた差を表わす差
信号を与える。この差信号は正弦出力信号ｘ（ｎ）であ
る。
また入力３０において乗算器回路２８に入力として与え
られる。乗算器回路２８は第１遅延回路１６から受けた
１遅延出力信号に、乗数入力３２で受けた乗数δを乗算
し、その出力３４に乗数出力信号を与える。乗数出力信
号は総和ユニット３８の正ノード３６に与えられる。総
和ユニット３８はまたその負ノード４０において二遅延
出力信号を第２遅延回路２４の出力２６から受ける。こ
のように、総和ユニット３８はその出力４２において、
その入力ノード３６で受けた乗数出力信号からその負ノ
ード４０で受けた二遅延出力信号を引いた差を表わす差
信号を与える。この差信号は正弦出力信号ｘ（ｎ）であ
る。
【００３０】正弦出力信号ｘ（ｎ）はフィードバックラ
イン４４を経て第１遅延回路１６に与えられ、その入力
１８において第１遅延回路１６によって受けられる第１
信号を含む。このように、乗数入力３２において受けら
れた乗数δによって決められる出力ｘ（ｎ）を与える帰
納的発振回路１５が設けられている。初期状態は、第１
遅延回路１６に対する入力ｘ（１）および第２遅延回路
２４に対する入力ｘ（０）によって発振回路１５に対し
て確立される。好ましくは、ｘ（１）＝Ａｓｉｎω0 か
つｘ（０）＝０であり、Ａは信号ｘ（１）の振幅を表わ
し、ω0 は初期周波数、すなわち
イン４４を経て第１遅延回路１６に与えられ、その入力
１８において第１遅延回路１６によって受けられる第１
信号を含む。このように、乗数入力３２において受けら
れた乗数δによって決められる出力ｘ（ｎ）を与える帰
納的発振回路１５が設けられている。初期状態は、第１
遅延回路１６に対する入力ｘ（１）および第２遅延回路
２４に対する入力ｘ（０）によって発振回路１５に対し
て確立される。好ましくは、ｘ（１）＝Ａｓｉｎω0 か
つｘ（０）＝０であり、Ａは信号ｘ（１）の振幅を表わ
し、ω0 は初期周波数、すなわち
【００３１】
【数３】
【００３２】を表わす。図２に示される帰納的発振回路
１５を通信システムにおいて用いることは、図３の好ま
しい実施例において示されている。図３において、通信
システム５０はローパスフィルタ（または信号シンセサ
イザ）５４に対する入力５２においてデジタル信号入力
を受けることが示されている。ローパスフィルタ５４は
入力５６で受けられるサンプリング周波数ｆs を用い
る。信号“ｙ”は出力５８においてローパスフィルタ５
４から発生し、かつ計数回路６０に送られる。計数回路
６０は乗算器ユニット６２および加算ユニット６４を含
み、出力信号“ｙ”は連続的にそこに与えられる。計数
回路６０はスケールファクタαおよびβを信号ｙに与
え、δ＝αｙ＋βになるように、ライン６６上に出力δ
を生出す。計数された出力δは帰納的発振器１５に与え
られ、帰納的発振器１５は図２と関連して述べた様態で
ライン７０において出力信号を発生する。このように、
ライン７０の出力信号は正弦出力信号であり、それは計
数回路６０からライン６６を経て帰納的発振器１５によ
って受けられる制御信号δによって規定される。
１５を通信システムにおいて用いることは、図３の好ま
しい実施例において示されている。図３において、通信
システム５０はローパスフィルタ（または信号シンセサ
イザ）５４に対する入力５２においてデジタル信号入力
を受けることが示されている。ローパスフィルタ５４は
入力５６で受けられるサンプリング周波数ｆs を用い
る。信号“ｙ”は出力５８においてローパスフィルタ５
４から発生し、かつ計数回路６０に送られる。計数回路
６０は乗算器ユニット６２および加算ユニット６４を含
み、出力信号“ｙ”は連続的にそこに与えられる。計数
回路６０はスケールファクタαおよびβを信号ｙに与
え、δ＝αｙ＋βになるように、ライン６６上に出力δ
を生出す。計数された出力δは帰納的発振器１５に与え
られ、帰納的発振器１５は図２と関連して述べた様態で
ライン７０において出力信号を発生する。このように、
ライン７０の出力信号は正弦出力信号であり、それは計
数回路６０からライン６６を経て帰納的発振器１５によ
って受けられる制御信号δによって規定される。
【００３３】図２に示されるタイプの帰納的発振器１５
を用いた通信システムの代替実施例が図４に示されてい
る。図４において、通信システム８０は入力８４におい
てデジタル入力信号を受ける論理回路８２を含むのが示
されている。入力８４において受けられる入力信号の信
号レベルに応じて、論理回路８２はライン８６上の入力
信号の表示を受けるために、フィルタＦＴ１，ＦＴ２，
…，ＦＴｎのアレイの中から適切なフィルタを選択す
る。選ばれた適切なフィルタ、たとえば図４におけるフ
ィルタＦＴ１は、ライン８６上で受けた対応する入力信
号をフィルタし、帰納的発振器１５に与えるために、ラ
イン８８上に制御信号δを生出す。論理回路８２によっ
て適切なフィルタＦＴ１，ＦＴ２，…，ＦＴｎを選択す
ることは、制御信号δの発生を達成し、出力９０におい
て生み出される出力信号の周波数をノイズを含まずに遷
移させることをたやすくし、論理回路８２の入力８４に
おいて受けられる入力信号の信号レベルの偏移を正確に
反映するよう、論理回路８２において予めプログラム化
されている。
を用いた通信システムの代替実施例が図４に示されてい
る。図４において、通信システム８０は入力８４におい
てデジタル入力信号を受ける論理回路８２を含むのが示
されている。入力８４において受けられる入力信号の信
号レベルに応じて、論理回路８２はライン８６上の入力
信号の表示を受けるために、フィルタＦＴ１，ＦＴ２，
…，ＦＴｎのアレイの中から適切なフィルタを選択す
る。選ばれた適切なフィルタ、たとえば図４におけるフ
ィルタＦＴ１は、ライン８６上で受けた対応する入力信
号をフィルタし、帰納的発振器１５に与えるために、ラ
イン８８上に制御信号δを生出す。論理回路８２によっ
て適切なフィルタＦＴ１，ＦＴ２，…，ＦＴｎを選択す
ることは、制御信号δの発生を達成し、出力９０におい
て生み出される出力信号の周波数をノイズを含まずに遷
移させることをたやすくし、論理回路８２の入力８４に
おいて受けられる入力信号の信号レベルの偏移を正確に
反映するよう、論理回路８２において予めプログラム化
されている。
【００３４】与えられた詳細な図面および具体的な例は
この発明の好ましい実施例を表わしているが、それらは
例示のためのみであり、この発明の装置は開示された正
確な詳細および条件に限らず、以下の請求項によって規
定されるこの発明の精神から逸脱することなく様々な変
化を加えることが可能であるということが理解されなけ
ればならい。
この発明の好ましい実施例を表わしているが、それらは
例示のためのみであり、この発明の装置は開示された正
確な詳細および条件に限らず、以下の請求項によって規
定されるこの発明の精神から逸脱することなく様々な変
化を加えることが可能であるということが理解されなけ
ればならい。
【図１】この発明の動作によって意図される出力信号と
入力信号との関係を示す図である。
入力信号との関係を示す図である。
【図２】この発明において用いられる発振器回路の好ま
しい実施例を示す図である。
しい実施例を示す図である。
【図３】この発明の好ましい実施例を示す図である。
【図４】この発明の代替実施例を示す図である。
５０ 通信システム ６０ 計数回路 ６２ 乗算器ユニット ６４ 加算ユニット ８０ 通信システム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルフレッド・アール・リンツ アメリカ合衆国、78745 テキサス州、オ ースティン、ダブリュ・ウィリアム・キャ ノン、1500、ナンバー・129
Claims (15)
- 【請求項１】 可変入力レベルを有する入力信号に応答
して出力信号を発生するための装置であって、前記出力
信号は出力周波数を有し、前記出力周波数の変化は前記
入力レベルにおける変化を表わし、この装置は：前記入
力信号に応答して、複数の制御信号を発生するためのデ
ジタル信号処理アルゴリズムを実行するための処理手段
を含み、前記複数の制御信号は前記可変入力レベルを表
わし、さらに前記複数の制御信号に応答して前記出力信
号を発生するための発振器手段を含み、 前記複数の制御信号は第１制御信号と、第２制御信号
と、少なくとも１つの中間制御信号とを含み、前記発振
器手段は前記第１制御信号に応答して第１周波数の前記
出力信号を発生し、前記発振器手段は前記第２制御信号
に応答して第２周波数の前記出力信号を発生し、前記発
振器手段は前記少なくとも１つの中間制御信号に応答し
て前記第１周波数と前記第２周波数の中間である少なく
とも１つの中間周波数の前記出力信号を発生し、前記少
なくとも１つの中間制御信号の中間制御信号の各々は中
間周波数の各々と関連付けられている、装置。 - 【請求項２】 前記処理手段は前記出力信号が前記第１
周波数から前記第２周波数に変わるとき、または前記出
力信号が前記第２周波数から前記第１周波数に変わると
き、前記少なくとも１つの中間制御信号の少なくとも１
つを発生する、請求項１に記載の、可変入力レベルを有
する入力信号に応答して出力信号を発生するための装
置。 - 【請求項３】 可変入力レベルを有する入力信号に応答
して出力信号を発生するための装置であって、前記発振
器手段は、 信号を遅延するための第１遅延手段を含み、前記第１遅
延手段は第１信号を受けかつ第２信号を発生し、前記第
２信号は前記第１信号に関して１クロック期間遅延され
ており、 信号を遅延するための第２遅延手段を含み、前記第２遅
延手段は前記第２信号を受けかつ第３信号を発生し、前
記第３信号は前記第２信号に関して１クロック期間だけ
遅延されており、 信号に乗算器を乗じるための乗算手段を含み、前記乗算
手段は前記第１遅延手段から前記第２信号を受けかつ乗
算入力において前記乗数を受け、前記乗算手段は乗数出
力信号を発生し、前記乗数出力信号は前記乗数を乗じた
前記第２信号であり、さらに２つの信号間の差を決める
ための差動手段を含み、前記差動手段は前記第２遅延手
段から前記第３信号を受けかつ前記乗算手段から前記乗
数出力信号を受け、前記差動手段は前記正弦出力を発生
し、前記正弦出力は前記乗数出力信号から前記第３信号
を引いた差であり、前記正弦出力信号はまた前記第１信
号として前記第１遅延手段に受けられる、請求項１に記
載の出力信号発生装置。 - 【請求項４】 前記複数の制御信号は前記乗数入力にお
いて前記発振器手段によって受けられる、請求項３に記
載の可変入力レベルを有する入力信号に応答して出力信
号を発生するための装置。 - 【請求項５】 可変入力レベルを有する入力信号に応答
して出力信号を発生するための装置であって、前記発振
器手段は、 信号を遅延するための第１遅延手段を含み、前記第１遅
延手段は第１信号を受けかつ第２信号を発生し、前記第
２信号は前記第１信号に関して１クロック期間だけ遅延
されており、 信号を遅延するための第２遅延手段を含み、前記第２遅
延手段は前記第２信号を受けかつ第３信号を発生し、前
記第３信号は前記第２信号に関して１クロック期間だけ
遅延されており、 信号に乗数を乗じるための乗算手段を含み、前記乗算手
段は前記第１遅延手段から前記第２信号を受けかつ乗数
入力において前記乗数を受け、前記乗算手段は乗数出力
信号を発生し、前記乗数出力信号は前記乗数を乗じた前
記第２信号であり、さらに２つの信号間の差を決定する
ための差動手段を含み、前記差動手段は前記第２遅延手
段から前記第３信号を受けかつ前記乗算手段から前記乗
数出力信号を受け、前記差動手段は前記正弦出力を発生
し、前記正弦出力は前記乗数出力信号から前記第３信号
を引いた差であり、前記正弦出力信号はまた前記第１信
号として前記第１遅延手段によって受けられる、請求項
２に記載の出力信号発生装置。 - 【請求項６】 前記複数の制御信号は前記乗数入力にお
いて前記発振器手段によって受けられる、請求項５に記
載の可変入力レベルを有する入力信号に応答して出力信
号を発生するための装置。 - 【請求項７】 信号を遅延するための第１遅延手段を含
み、前記第１遅延手段は第１信号を受けかつ第２信号を
発生し、前記第２信号は前記第１信号に関して１クロッ
ク期間だけ遅延されており、 信号を遅延するための第２遅延手段を含み、前記第２遅
延手段は前記第２信号を受けかつ第３信号を発生し、前
記第３信号は前記第２信号に関して１クロック期間だけ
遅延されており、 信号に乗数を乗じるための乗算手段を含み、前記乗算手
段は前記第１遅延手段から前記第２信号を受けかつ乗数
入力において前記乗数を受け、前記乗算手段は乗数出力
信号を発生し、前記乗数出力信号は前記乗数を乗じた前
記第２信号であり、さらに２つの信号間の差を決めるた
めの差動手段を含み、前記差動手段は前記第２遅延手段
から前記第３信号を受けかつ前記乗算手段から前記乗数
出力信号を受け、前記差動手段は前記正弦出力を発生
し、前記正弦出力は前記乗数出力信号から前記第３信号
を引いた差であり、前記正弦出力信号はまた前記第１信
号として前記第１遅延手段によって受けられる、正弦出
力信号を発生するための装置。 - 【請求項８】 前記乗数は定数である、請求項７に記載
の正弦出力信号発生装置。 - 【請求項９】 信号を遅延するための第１遅延手段を含
み、前記第１遅延手段は第１信号を受けかつ第２信号を
発生し、前記第２信号は前記第１信号に関して１クロッ
ク期間だけ遅延されており、 信号を遅延するための第２遅延手段を含み、前記第２遅
延手段は前記第２信号を受けかつ第３信号を発生し、前
記第３信号は前記第２信号に関して１クロック期間だけ
遅延されており、 信号に乗数を乗じるための乗算手段を含み、前記乗算手
段は前記第１遅延手段から前記第２信号を受けかつ乗数
入力において前記乗数を受け、前記乗算手段は乗数出力
信号を発生し、前記乗数出力信号は前記乗数を乗じた前
記第２信号であり、さらに２つの信号間の差を決定する
ための差動手段を含み、前記差動手段は前記第２遅延手
段から前記第３信号を受けかつ前記乗算手段から前記乗
数出力信号を受け、前記差動手段は前記正弦出力を発生
し、前記正弦出力は前記乗数出力信号から前記第３信号
を引いた差であり、前記正弦出力信号はまた前記第１信
号として前記第１遅延手段によって受けられる、正弦出
力を発生するための制御可能な発振器。 - 【請求項１０】 前記乗数は前記正弦出力を制御するた
めの制御信号を含む、請求項９に記載の正弦出力信号を
発生するための装置。 - 【請求項１１】 前記制御信号は定数を含む、請求項１
０に記載の正弦出力信号を発生するための装置。 - 【請求項１２】 入力信号を表わす正弦出力信号を発生
するための装置であって、前記出力信号は出力周波数を
有し、前記出力周波数は前記入力信号が第１レベルであ
るとき第１周波数であり、かつ前記出力周波数は前記入
力信号が第２レベルにあるとき第２周波数であり、この
装置は、 前記正弦出力信号を発生するための制御された発振手段
を含み、前記制御された発振器手段は制御信号に応答し
て前記出力周波数をもたらし、さらに制御信号発生器を
含み、前記制御信号発生器は前記入力信号を受けかつ前
記入力信号に応答して複数の制御信号を発生し、 前記複数の制御信号は第１制御信号と、第２制御信号
と、少なくとも１つの中間制御信号とを含み、前記制御
信号発生器は前記入力信号が第１周波数であるときに前
記第１制御信号を発生し、前記制御信号発生器は前記入
力信号が第２周波数であるときに前記第２制御信号を発
生し、前記制御信号発生器は少なくとも１つの中間制御
信号を発生して、前記第１周波数と前記第２周波数との
中間の少なくとも１つの周波数で前記出力信号を作り、
前記少なくとも１つの中間制御信号の各々の中間制御信
号は中間周波数の各々に関連付けられている、正弦出力
信号を発生するための装置。 - 【請求項１３】 前記制御信号発生器は前記出力信号が
前記第１周波数から前記第２周波数に変わるときまたは
前記出力信号が前記第２周波数から前記第１周波数に変
わるとき、少なくとも１つの中間制御信号の少なくとも
１つを発生する、請求項１２に記載の入力信号を表わす
正弦出力信号を発生するための装置。 - 【請求項１４】 前記制御信号発生器は信号を計数する
ための計数手段を含み、前記計数手段は前記入力信号を
受けかつ少なくとも１つのスケールファクタに従って前
記入力信号を計数して前記制御信号を発生する、請求項
１３に記載の、入力信号を表わす正弦出力信号を発生す
るための装置。 - 【請求項１５】 前記制御信号発生器は論理回路と、デ
ジタルフィルタのアレイとを含み、前記論理回路は前記
入力信号を受け、かつ受信デジタルフィルタとして、前
記入力信号に応答してデジタルフィルタの前記アレイの
１つのデジタルフィルタを選択し、前記受信デジタルフ
ィルタは前記論理回路から前記入力信号を受け、かつ前
記入力信号をフィルタし、前記複数の制御信号の選ばれ
た前記信号を発生する、請求項１３に記載の、入力信号
を表わす正弦出力信号を発生ための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US785497 | 1991-10-31 | ||
| US07/785,497 US5189381A (en) | 1991-10-31 | 1991-10-31 | Apparatus for generating a sinusoidal output signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112980A true JPH06112980A (ja) | 1994-04-22 |
| JP3388596B2 JP3388596B2 (ja) | 2003-03-24 |
Family
ID=25135701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28410892A Expired - Lifetime JP3388596B2 (ja) | 1991-10-31 | 1992-10-22 | 正弦出力信号を発生するための装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5189381A (ja) |
| EP (1) | EP0540158B1 (ja) |
| JP (1) | JP3388596B2 (ja) |
| AT (1) | ATE163816T1 (ja) |
| DE (1) | DE69224584D1 (ja) |
| ES (1) | ES2113925T3 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339251A (en) * | 1991-11-22 | 1994-08-16 | Advanced Micro Devices, Inc. | Apparatus for adaptively tuning to a received periodic signal |
| US5343414A (en) * | 1991-11-22 | 1994-08-30 | Advanced Micro Devices, Inc. | Apparatus for adaptively tuning to a received periodic signal |
| US6555139B2 (en) | 1999-06-28 | 2003-04-29 | Wockhardt Europe Limited | Preparation of micron-size pharmaceutical particles by microfluidization |
| US9837989B2 (en) * | 2014-07-17 | 2017-12-05 | Syntropy Systems, Llc | Generation of high-rate sinusoidal sequences |
| US9772972B2 (en) | 2014-07-17 | 2017-09-26 | Syntropy Systems, Llc | Generation of high-rate sinusoidal sequences |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555792A (en) * | 1981-10-02 | 1985-11-26 | U.S. Philips Corporation | Transmitter for transmitting an FSK-modulated signal |
| US4494073A (en) * | 1982-09-27 | 1985-01-15 | Cubic Corporation | Frequency generator using composite digitally controlled oscillators |
| FR2551279B1 (fr) * | 1983-08-24 | 1988-10-14 | Texas Instruments France | Generateur d'onde sinusoidale, dont la frequence est asservie a un signal binaire, notamment pour modem |
| US4573025A (en) * | 1984-04-02 | 1986-02-25 | Motorola, Inc. | Drift-equalized, multi-frequency oscillator |
| JPS6257303A (ja) * | 1985-09-06 | 1987-03-13 | Hitachi Ltd | デイジタル発振回路 |
| US4686489A (en) * | 1986-06-16 | 1987-08-11 | Tektronix, Inc. | Triggered voltage controlled oscillator using fast recovery gate |
| JPS6473808A (en) * | 1987-09-14 | 1989-03-20 | Oki Electric Ind Co Ltd | Sine wave oscillator |
| US5105444A (en) * | 1989-09-13 | 1992-04-14 | Atlantic Richfield Company | System for high speed data tranmission |
-
1991
- 1991-10-31 US US07/785,497 patent/US5189381A/en not_active Expired - Lifetime
-
1992
- 1992-09-14 EP EP92308329A patent/EP0540158B1/en not_active Expired - Lifetime
- 1992-09-14 AT AT92308329T patent/ATE163816T1/de not_active IP Right Cessation
- 1992-09-14 ES ES92308329T patent/ES2113925T3/es not_active Expired - Lifetime
- 1992-09-14 DE DE69224584T patent/DE69224584D1/de not_active Expired - Lifetime
- 1992-10-22 JP JP28410892A patent/JP3388596B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69224584D1 (de) | 1998-04-09 |
| EP0540158A3 (ja) | 1994-01-12 |
| ATE163816T1 (de) | 1998-03-15 |
| EP0540158A2 (en) | 1993-05-05 |
| US5189381A (en) | 1993-02-23 |
| EP0540158B1 (en) | 1998-03-04 |
| ES2113925T3 (es) | 1998-05-16 |
| JP3388596B2 (ja) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5204642A (en) | Frequency controlled recursive oscillator having sinusoidal output | |
| US4871987A (en) | FSK or am modulator with digital waveform shaping | |
| US4328554A (en) | Programmable frequency synthesizer (PFS) | |
| US4994768A (en) | Frequency synthesizer with FM modulation | |
| EP0389032B1 (en) | Pulse generators | |
| JP3388596B2 (ja) | 正弦出力信号を発生するための装置 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| JP2008028831A (ja) | 電圧制御発振器 | |
| EP0479305B1 (en) | Rate conversion apparatus | |
| US6791420B2 (en) | Phase locked loop for recovering a clock signal from a data signal | |
| JP2841935B2 (ja) | 位相復調器 | |
| US2280693A (en) | Apparatus for and method of modulating waves | |
| KR970004310A (ko) | 트랙킹 필터 및 이 필터를 사용한 신호 처리 방법 | |
| JP2710876B2 (ja) | Ｍｓｋ変調器 | |
| JPH0334705B2 (ja) | ||
| JPH0678006A (ja) | 直交変調回路 | |
| JPS6074702A (ja) | デイジタル電圧制御発振器 | |
| JPH0220942A (ja) | オン・オフキーイング変調回路 | |
| US20070001736A1 (en) | Variable-gain-amplifier based limiter to remove amplitude modulation from a VCO output | |
| JPH0766726A (ja) | Ｄ／ａ変換装置 | |
| JPH0730383A (ja) | パルス信号発生回路 | |
| RU2176436C1 (ru) | Универсальный цифровой формирователь сигналов с непрерывной фазовой модуляцией | |
| JPH0690260A (ja) | Ｐｓｋ波復調器 | |
| WO1990011643A1 (en) | Frequency synthesizer with fm modulation | |
| JP2003018228A (ja) | シンボル同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |