JPH06112934A - 前方保護のための同期判定方式 - Google Patents

前方保護のための同期判定方式

Info

Publication number
JPH06112934A
JPH06112934A JP4256304A JP25630492A JPH06112934A JP H06112934 A JPH06112934 A JP H06112934A JP 4256304 A JP4256304 A JP 4256304A JP 25630492 A JP25630492 A JP 25630492A JP H06112934 A JPH06112934 A JP H06112934A
Authority
JP
Japan
Prior art keywords
counter
determination
circuit
synchronization
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4256304A
Other languages
English (en)
Inventor
Shoji Hoshino
正二 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4256304A priority Critical patent/JPH06112934A/ja
Publication of JPH06112934A publication Critical patent/JPH06112934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 競合カウンタ方式において、OKカウンタと
して必要な段数を小さくして、同期判定に要する時間の
短縮を図ること。 【構成】 フレーム判定回路1による正常の判定を計数
するOKカウンタ2と、前記フレーム判定回路1による
誤りの判定を計数するNGカウンタ3と、これらのカウ
ンタ2,3のいずれかの計数値が規定値に達した時にこ
れらのカウンタ2,3の双方をリセットする通常リセッ
ト回路6と、前記通常リセット回路6によるリセット後
に出現する最初の誤りの判定で前記カウンタ2の計数値
を初期値に戻すOKカウンタリセット回路7とを備え
て、前記カウンタ2,3のいずれの計数値が先に規定値
に到達するかによって同期が正常にとれているか否かを
判定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、光信号伝送に用いられ
る5B6B符号等における前方保護のための同期判定方
式に関するものである。
【0002】
【従来の技術】これまで、光信号伝送に用いられる5B
6B符号における前方保護のための同期判定方式として
は、競合カウンタ方式と呼ばれるものが広く利用されて
きた。この方式は、一フレーム毎に正常か誤りが生じて
いるかを判定するフレーム判定回路と、前記フレーム判
定回路による正常の判定を計数するOKカウンタと、前
記フレーム判定回路による誤りの判定を計数するNGカ
ウンタとを備えておいて、前記OKカウンタおよびNG
カウンタのいずれの計数値が先に規定値(保護段数)に
到達するかによって同期が正常にとれているか否かを判
定するものである。
【0003】図2は、前述の競合カウンタ方式によって
同期判定する場合の、各カウンタによる計数値の状態遷
移を例示したものである。図2においては、符号(イ)
で示す箇所が同期判定処理の開始時(即ち、各カウンタ
の初期状態)を示し、以後、フレーム判定回路によって
正常の判定がなされる毎に右方に一つ移動し、誤りの判
定がなされる毎に上方に一つ移動する。この図示例で
は、正常判定に対する規定値(保護段数)はI、誤り判
定に対する規定値(保護段数)はJであり、NGカウン
タの計数値がJに到達するよりも先にOKカウンタの計
数値がIに到達した場合には同期が正常にとれていると
判定し、逆にOKカウンタの計数値がIに到達するより
も先にNGカウンタの計数値がJに到達した場合には同
期が外れていると判定する。
【0004】同期が外れていると判定された場合には、
ハンティング状態に移る。
【0005】なお、OKカウンタおよびNGカウンタの
いずれかの計数値が規定値に達した場合には、次の同期
判定のために、それぞれのカウンタがリセットされて、
前述の符号(イ)で示した初期状態に戻される。
【0006】
【発明が解決しようとする課題】ところで、前述のいわ
ゆる競合カウンタ方式で同期判定を正確にするには、正
常判定に対する規定値を誤り判定に対する規定値の3倍
程度に設定しておくことが必要となる。
【0007】換言すれば、OKカウンタとしてはNGカ
ウンタの3倍程度のカウント容量(段数)を有した大き
なカウンタ回路が必要となり、ハードウェア的な負担が
大きくなるとともに、同期判定に要する時間が長大化す
るという問題があった。
【0008】本発明は、前記事情に鑑みてなされたもの
で、OKカウンタとして必要な段数を小さくすることが
できて、同期判定に要する時間の短縮を図ることのでき
る前方保護のための同期判定方式を提供することを目的
とする。
【0009】
【課題を解決するための手段】本発明に係る前方保護の
ための同期判定方式は、一フレーム毎に正常か誤りが生
じているかを判定するフレーム判定回路と、前記フレー
ム判定回路による正常の判定を計数するOKカウンタ
と、前記フレーム判定回路による誤りの判定を計数する
NGカウンタとを備えて、前記OKカウンタおよびNG
カウンタのいずれの計数値が先に規定値に到達するかに
よって同期が正常にとれているか否かを判定する。
【0010】ただし、前述した課題を解決するための手
段として、通常リセット回路の他に、OKカウンタリセ
ット回路を装備している。
【0011】ここに、前記通常リセット回路は、前記O
KカウンタあるいはNGカウンタのいずれかの計数値が
規定値に達した時に、次の同期判定処理に備えて前記O
KカウンタとNGカウンタとの双方をリセットするため
の回路である。
【0012】また、OKカウンタリセット回路は、前記
フレーム判定回路による誤りの判定を監視し、前記通常
リセット回路によるリセット後に出現する最初の誤りの
判定で前記OKカウンタをリセットする回路である。
【0013】
【作用】本発明に係る前方保護のための同期判定方式
は、OKカウンタおよびNGカウンタによってフレーム
判定回路の判定結果を計数して、前記OKカウンタおよ
びNGカウンタのいずれの計数値が先に規定値に到達す
るかによって同期が正常にとれているか否かを判定する
ものである。
【0014】しかし、最初に誤りの判定が出現した時に
は、OKカウンタリセット回路によってOKカウンタの
計数値を初期値に戻す構成としており、前記OKカウン
タリセット回路によって計数値を戻す分だけ、OKカウ
ンタとして必要な段数を小さくすることができて、同期
判定に要する時間の短縮を図ることができる。
【0015】
【実施例】図1は、本発明に係る前方保護のための同期
判定方式の一実施例を示したものである。この一実施例
の同期判定方式は、光信号伝送に用いられる5B6B符
号における前方保護のための同期判定方式であり、いわ
ゆる競合カウンタ方式よって同期判定を行う。
【0016】図1に示すように、一実施例の同期判定方
式は、一フレーム毎に正常か誤りが生じているかを判定
するフレーム判定回路1と、前記フレーム判定回路1に
よる正常の判定を計数するOKカウンタ2と、前記フレ
ーム判定回路1による誤りの判定を計数するNGカウン
タ3と、前記OKカウンタ2の計数値を監視していて計
数値が規定値に到達すると正常同期である旨の信号を出
力する同期検出回路4と、前記NGカウンタ3の計数値
を監視していて計数値が規定値に到達すると同期はずれ
が発生している旨の信号を出力する同期はずれ検出回路
5と、前記OKカウンタ2あるいはNGカウンタ3のい
ずれかの計数値が規定値に達した時に次の同期判定処理
に備えて前記OKカウンタ2とNGカウンタ3との双方
をリセットするための通常リセット回路6と、前記フレ
ーム判定回路1による誤りの判定を監視していて前記通
常リセット回路6によるリセット後に出現する最初の誤
りの判定で前記OKカウンタ2をリセットするOKカウ
ンタリセット回路7とを備えた構成で、前記OKカウン
タ2およびNGカウンタ3のいずれの計数値が先に規定
値に到達するかによって同期が正常にとれているか否か
を判定する。
【0017】ここに、前記同期検出回路4および同期は
ずれ検出回路5は、同期判定処理を開始する前に、予め
段数設定手段8a,8bによって判定の基準となる規定
値(保護段数)を設定しておく。
【0018】前記通常リセット回路6は、この一実施例
の場合、同期検出回路4および同期はずれ検出回路5の
出力を入力とした論理和回路で、その出力が前記OKカ
ウンタ2およびNGカウンタ3のリセット信号として利
用されるものである。ただし、この通常リセット回路6
の出力するリセット信号は、NGカウンタ3には直接送
出されるが、OKカウンタ2に対してはOKカウンタリ
セット回路7内の論理和回路9を介して送出される構成
となっている。
【0019】前記OKカウンタリセット回路7は、入力
Dを接地してフレーム判定回路1の誤り判定をクロック
信号CKとして利用するD型フリップ・フロップ回路1
0と、このフリップ・フロップ回路10の出力Qと前記
フレーム判定回路1の誤り判定とを入力とする論理積回
路11と、この論理積回路11および前記通常リセット
回路6の出力を入力とする論理和回路9とを具備した構
成で、前記通常リセット回路6によるリセット後に出現
する最初の誤りの判定で前記OKカウンタ2をリセット
する。
【0020】図3は、前記一実施例の各カウンタ2,3
による計数値の状態遷移を例示したものである。図3に
おいて、符号(ロ)で示す箇所が同期判定処理の開始時
(即ち、各カウンタの初期状態)を示し、以後、フレー
ム判定回路1によって正常の判定がなされる毎に右方に
一つ移動し、誤りの判定がなされる毎に上方に一つ移動
する。この図示例では、図2に示した従来例の場合と同
様に、正常判定に対する規定値(保護段数)はI、誤り
判定に対する規定値(保護段数)はJであり、NGカウ
ンタ3の計数値がJに到達するよりも先にOKカウンタ
2の計数値がIに到達した場合には同期が正常にとれて
いると判定し、逆にOKカウンタ2の計数値がIに到達
するよりも先にNGカウンタ3の計数値がJに到達した
場合には同期が外れていると判定する。
【0021】ただし、前記通常リセット回路6によるリ
セット後に出現する最初の誤りの判定で前記OKカウン
タ2はリセットされる。図3において、矢印(a)〜
(d)は、最初の誤り判定の出現でOKカウンタ2がリ
セットされた時の状態遷移を意味する。
【0022】図4は図2の従来例によって同期はずれが
検出される過程を例示したものであり、図5は前記一実
施例によって同期はずれが検出される過程を例示したも
のである。図4及び図5は、いずれも、5B6B符号の
フレーム誤りの検出率が1/3の場合を想定したもの
で、フレーム判定回路による判定が、「正常」,「正
常」,「誤り」,「正常」,「正常」,「誤り」,「正
常」,「正常」,「誤り」,「正常」,「正常」,「誤
り」の順でなされて、4回目の「誤り」の判定で同期は
ずれと認定される場合のものである。図4および図5に
おいて、実線の矢印は、フレーム判定回路の判定結果に
応じた各カウンタ2,3による計数値の動きを示したも
のである。また、破線の矢印は、「正常」の判定のみが
連続してなされて、正常同期として認定される場合の計
数値の動きを示している。
【0023】図4に示す従来例の場合では、フレーム判
定回路による「正常」の判定の出現回数の分に一致する
保護段数がOKカウンタ2に必要となる。
【0024】これに対して、図5に示す一実施例の場合
では、フレーム判定回路1によって最初に「誤り」の判
定がなされるまでに出現した「正常」の判定に対するO
Kカウンタ2の計数値は、前記OKカウンタリセット回
路7によるリセットによって初期値「0」に戻される。
従って、4回目の「誤り」の判定が出現して同期はずれ
が認定されるまでのOKカウンタ2における保護段数
は、前記OKカウンタリセット回路7によってリセット
される計数値(図5の例では、2回)の分だけ、少なく
することができ、これによって、OKカウンタ2として
必要な段数を小さくすることができて、同期判定に要す
る時間の短縮を図ることのできる。
【0025】また、例えば、最初の「誤り」の判定以後
に例えば「正常」の判定が連続して7回出現した場合に
は、図4に示した従来の場合でも図5に示した一実施例
の場合でも、同様に正常同期が認定される。従って、前
記OKカウンタリセット回路7によって計数値が戻され
る分だけOKカウンタ2の保護段数を小さくしたとして
も、同期判定の精度が低下することもない。
【0026】なお、前述の一実施例は、5B6B符号に
おける前方保護に利用する場合として説明したが、本発
明に係る同期判定方式は、いわゆる競合カウンタ方式に
よって同期保護を図る場合であれば、5B6B符号以外
の場合でも利用することができる。
【0027】
【発明の効果】以上の説明から明らかなように、本発明
に係る前方保護のための同期判定方式は、OKカウンタ
およびNGカウンタによってフレーム判定回路の判定結
果を計数して、前記OKカウンタおよびNGカウンタの
いずれの計数値が先に規定値に到達するかによって同期
が正常にとれているか否かを判定するものである。
【0028】しかし、最初に誤りの判定が出現した時に
は、OKカウンタリセット回路によってOKカウンタの
計数値を初期値に戻す構成としており、前記OKカウン
タリセット回路によって計数値を戻す分だけ、OKカウ
ンタとして必要な段数を小さくすることができて、同期
判定に要する時間の短縮を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】従来の前方保護のための同期判定方式の説明図
である。
【図3】本発明の一実施例における動作説明図である。
【図4】従来の前方保護のための同期判定方式による同
期判定の具体例の説明図である。
【図5】本発明の一実施例による同期判定の具体例の説
明図である。
【符号の説明】
1 フレーム判定回路 2 OKカウンタ 3 NGカウンタ 4 同期検出回路 5 同期はずれ検出回路 6 通常リセット回路 7 OKカウンタリセット回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 一フレーム毎に正常か誤りが生じている
    かを判定するフレーム判定回路と、前記フレーム判定回
    路による正常の判定を計数するOKカウンタと、前記フ
    レーム判定回路による誤りの判定を計数するNGカウン
    タとを備え、 前記OKカウンタおよびNGカウンタのいずれの計数値
    が先に規定値に到達するかによって同期が正常にとれて
    いるか否かを判定する前方保護のための同期判定方式で
    あって、 前記OKカウンタあるいはNGカウンタのいずれかの計
    数値が規定値に達した時に、次の同期判定処理に備えて
    前記OKカウンタとNGカウンタとの双方をリセットす
    るための通常リセット回路と、 前記フレーム判定回路による誤りの判定を監視し、前記
    通常リセット回路によるリセット後に出現する最初の誤
    りの判定で前記OKカウンタをリセットするOKカウン
    タリセット回路とを装備したことを特徴とする前方保護
    のための同期判定方式。
JP4256304A 1992-09-25 1992-09-25 前方保護のための同期判定方式 Pending JPH06112934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4256304A JPH06112934A (ja) 1992-09-25 1992-09-25 前方保護のための同期判定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4256304A JPH06112934A (ja) 1992-09-25 1992-09-25 前方保護のための同期判定方式

Publications (1)

Publication Number Publication Date
JPH06112934A true JPH06112934A (ja) 1994-04-22

Family

ID=17290807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4256304A Pending JPH06112934A (ja) 1992-09-25 1992-09-25 前方保護のための同期判定方式

Country Status (1)

Country Link
JP (1) JPH06112934A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869610A2 (en) * 1997-03-31 1998-10-07 SANYO ELECTRIC Co., Ltd. Synchronous circuit for FM multiple broadcast receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869610A2 (en) * 1997-03-31 1998-10-07 SANYO ELECTRIC Co., Ltd. Synchronous circuit for FM multiple broadcast receiver
EP0869610A3 (en) * 1997-03-31 1999-09-29 SANYO ELECTRIC Co., Ltd. Synchronous circuit for FM multiple broadcast receiver
US6363063B1 (en) 1997-03-31 2002-03-26 Sanyo Electric Co., Ltd. Synchronous circuit for FM multiple broadcast receiver

Similar Documents

Publication Publication Date Title
US4404675A (en) Frame detection and synchronization system for high speed digital transmission systems
US3978285A (en) Frame synchronizing device
JPH06112934A (ja) 前方保護のための同期判定方式
CA2052811C (en) Framing bit sequence detection in digital data communication systems
JPH03267833A (ja) クロック断検出回路
JPS59223037A (ja) 同期保護回路
JPS62176234A (ja) フレ−ム同期保護方式
JP2959520B2 (ja) 同期保護装置
JP2526705B2 (ja) フレ―ム同期保護装置
JPH06326700A (ja) 同期信号処理回路
JP2862926B2 (ja) フレーム同期保護回路
JPH0621937A (ja) フレーム同期保護回路
EP1480370B1 (en) Transmission data frame synchronization method and transmission data frame synchronization circuit
JPH0531973B2 (ja)
JPH03201635A (ja) フレーム同期回路
JPH0818549A (ja) マルチフレーム同期保護回路
JPS6247234A (ja) 同期保護回路
NZ206464A (en) Phase adjusting pulse corrector
JPH07250055A (ja) フレーム同期回路
JPH05219044A (ja) フレーム同期回路
JPS62151030A (ja) フレ−ム同期回路
JPS62120139A (ja) フレ−ム同期回路
JPH04115740A (ja) フレーム同期回路
JPH05167573A (ja) 同期はずれ検出装置
JPS61174848A (ja) 擬似同期防止回路