JPH06112815A - 位相ロック・ループにおけるチャージ・ポンプ - Google Patents
位相ロック・ループにおけるチャージ・ポンプInfo
- Publication number
- JPH06112815A JPH06112815A JP5217945A JP21794593A JPH06112815A JP H06112815 A JPH06112815 A JP H06112815A JP 5217945 A JP5217945 A JP 5217945A JP 21794593 A JP21794593 A JP 21794593A JP H06112815 A JPH06112815 A JP H06112815A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- charge
- control signal
- loop
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 3
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ループ電圧とは独立して線型な充電電流をル
ープフィルタに供給する、位相ロックループのためのチ
ャージポンプを提供する。 【構成】 位相ロックループ内のチャージポンプが、フ
ィルタコンデンサに流れ込む充電および放電電流を、ル
ープノード電圧には独立に等しくして、線型なＶＣＯ出
力周波数を供給する。チャージポンプの出力における電
位が、充電／放電電流を低下させるか或は増加させるか
を決定する。ＶＣＯ出力周波数およびチャージポンプの
出力における低レベル電位を増加させるための、アクテ
ィブなアップ制御信号が、ループフィルタへの充電電流
を制限すると共に、放電電流を増加させる。ＶＣＯ出力
周波数、およびチャージ・ポンプの出力における高電位
を減少させる、アクティブなダウン制御信号が、放電電
流を制限すると共に、充電電流を増加させる。
ープフィルタに供給する、位相ロックループのためのチ
ャージポンプを提供する。 【構成】 位相ロックループ内のチャージポンプが、フ
ィルタコンデンサに流れ込む充電および放電電流を、ル
ープノード電圧には独立に等しくして、線型なＶＣＯ出
力周波数を供給する。チャージポンプの出力における電
位が、充電／放電電流を低下させるか或は増加させるか
を決定する。ＶＣＯ出力周波数およびチャージポンプの
出力における低レベル電位を増加させるための、アクテ
ィブなアップ制御信号が、ループフィルタへの充電電流
を制限すると共に、放電電流を増加させる。ＶＣＯ出力
周波数、およびチャージ・ポンプの出力における高電位
を減少させる、アクティブなダウン制御信号が、放電電
流を制限すると共に、充電電流を増加させる。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にチャージ・ポ
ンプに関し、特に位相ロック・ループ内のチャージ・ポ
ンプに関するものである。
ンプに関し、特に位相ロック・ループ内のチャージ・ポ
ンプに関するものである。
【０００２】
【従来の技術】従来の位相ロック・ループ（ＰＬＬ）
は、通常位相検出器を備えており、電圧制御発振器（Ｖ
ＣＯ）の入力信号と出力信号との間の位相差を監視する
ようにしている。この位相検出器は、チャージ・ポンプ
がＶＣＯの入力にあるループ・フィルタを充電および放
電するための、アップ制御信号およびダウン制御信号を
発生する。ループ・フィルタ間に発生するループ電圧
は、ＶＣＯの出力周波数を決定する。アップおよびダウ
ン制御信号は、よく理解されているように、位相検出器
に印加される信号間の所定の位相関係を維持するよう
に、ＶＣＯを駆動する。
は、通常位相検出器を備えており、電圧制御発振器（Ｖ
ＣＯ）の入力信号と出力信号との間の位相差を監視する
ようにしている。この位相検出器は、チャージ・ポンプ
がＶＣＯの入力にあるループ・フィルタを充電および放
電するための、アップ制御信号およびダウン制御信号を
発生する。ループ・フィルタ間に発生するループ電圧
は、ＶＣＯの出力周波数を決定する。アップおよびダウ
ン制御信号は、よく理解されているように、位相検出器
に印加される信号間の所定の位相関係を維持するよう
に、ＶＣＯを駆動する。
【０００３】従来技術のＰＬＬのチャージ・ポンプは、
正電源導体（５．０ボルト）と接地電位との間に直列に
結合された、ｐ−チャンネル充電用トランジスタとｎ−
チャンネル充電用トランジスタとを備えている。例えば
６０Ｋオームの抵抗器が、これらｐ−チャンネルおよび
ｎ−チャンネル・トランジスタのドレインの相互接続部
と、ループ・フィルタとの間に接続されており、そこに
流れる電流を供給および減少させる。これら充電用トラ
ンジスタを流れる電流は、公知の関係によれば、ドレイ
ン−ソース間電位（ＶDS）に比例する。しかしながら、
充電用トランジスタからの電流は、ループ電圧が約１．
６ボルトより低いか、或は３．０ボルトより高い時、非
対称となる。例えば、チャージ・ポンプがアップ制御信
号を受け取ってループ・フィルタを充電し、ループ電圧
が例えば１．０ボルトでＶＣＯを駆動しているとする
と、ｐ−チャンネルトランジスタのＶDSは５．０−１．
０＝４．０ボルトとなる。逆に、チャージ・ポンプがダ
ウン制御信号を受け取ってループ・フィルタを放電する
際、ループ電圧が１．０ボルトであるとすると、ｎ−チ
ャンネルトランジスタのＶDSは、１．０−０．０＝１．
０ボルトとなる。同じループ電圧を与えられたｐ−チャ
ンネルおよびｎ−チャンネル・トランジスタのＶDSに差
が生じると、非対称的な充電および放電電流を発生する
原因となる。
正電源導体（５．０ボルト）と接地電位との間に直列に
結合された、ｐ−チャンネル充電用トランジスタとｎ−
チャンネル充電用トランジスタとを備えている。例えば
６０Ｋオームの抵抗器が、これらｐ−チャンネルおよび
ｎ−チャンネル・トランジスタのドレインの相互接続部
と、ループ・フィルタとの間に接続されており、そこに
流れる電流を供給および減少させる。これら充電用トラ
ンジスタを流れる電流は、公知の関係によれば、ドレイ
ン−ソース間電位（ＶDS）に比例する。しかしながら、
充電用トランジスタからの電流は、ループ電圧が約１．
６ボルトより低いか、或は３．０ボルトより高い時、非
対称となる。例えば、チャージ・ポンプがアップ制御信
号を受け取ってループ・フィルタを充電し、ループ電圧
が例えば１．０ボルトでＶＣＯを駆動しているとする
と、ｐ−チャンネルトランジスタのＶDSは５．０−１．
０＝４．０ボルトとなる。逆に、チャージ・ポンプがダ
ウン制御信号を受け取ってループ・フィルタを放電する
際、ループ電圧が１．０ボルトであるとすると、ｎ−チ
ャンネルトランジスタのＶDSは、１．０−０．０＝１．
０ボルトとなる。同じループ電圧を与えられたｐ−チャ
ンネルおよびｎ−チャンネル・トランジスタのＶDSに差
が生じると、非対称的な充電および放電電流を発生する
原因となる。
【０００４】
【発明が解決しようとする課題】同様な問題は、ループ
電圧が高電圧で動作している時にも、アップおよびダウ
ン制御信号に伴って発生する。この場合、ｎ−チャンネ
ル・トランジスタのＶDSは、同じループ電圧が与えられ
たｎ−チャンネル・トランジスタのＶDSよりも大きくな
る。更に、アップおよびダウン制御信号とループ電圧と
の関数としての、非対称充電電流は、ループ電圧に非線
型な変化を生じる傾向がある。このように、周波数対ル
ープ電圧が、例えば１．６ボルトと３．０ボルトとの間
でほぼ線型であるのに対し、０．０から１．６ボルト、
および３．０ボルトと５．０ボルトとの間では、非線型
となる。チャージ・ポンプからの非対称な充電電流は、
ＰＬＬにおいて位相ロックを達成するのを、より困難に
する。
電圧が高電圧で動作している時にも、アップおよびダウ
ン制御信号に伴って発生する。この場合、ｎ−チャンネ
ル・トランジスタのＶDSは、同じループ電圧が与えられ
たｎ−チャンネル・トランジスタのＶDSよりも大きくな
る。更に、アップおよびダウン制御信号とループ電圧と
の関数としての、非対称充電電流は、ループ電圧に非線
型な変化を生じる傾向がある。このように、周波数対ル
ープ電圧が、例えば１．６ボルトと３．０ボルトとの間
でほぼ線型であるのに対し、０．０から１．６ボルト、
および３．０ボルトと５．０ボルトとの間では、非線型
となる。チャージ・ポンプからの非対称な充電電流は、
ＰＬＬにおいて位相ロックを達成するのを、より困難に
する。
【０００５】したがって、ループ電圧とは独立して、線
型な充電電流をループ・フィルタに供給するためのチャ
ージ・ポンプを、ＰＬＬに設ける必要性が存在するので
ある。
型な充電電流をループ・フィルタに供給するためのチャ
ージ・ポンプを、ＰＬＬに設ける必要性が存在するので
ある。
【０００６】
【課題を解決するための手段】本発明によれば、位相ロ
ック・ループ内に設けるためのチャージ・ポンプが提供
され、このチャージ・ポンプは、フィルタ・コンデンサ
に流れ込む充電および放電電流を、ループ・ノード電圧
とは独立に等しくして、線型な電圧制御発振器（ＶＣ
Ｏ）の出力周波数を供給するものである。前記チャージ
・ポンプの出力における電位が、充電／放電電流を低下
させるか或は増加させるかを決定する。ＶＣＯ出力周波
数、およびチャージ・ポンプの出力における低レベル電
位を増加させるための、アクティブなアップ制御信号
が、ループ・フィルタへの充電電流を制限すると共に、
放電電流を増加させる。ＶＣＯ出力周波数、およびチャ
ージ・ポンプの出力における高電位を減少させる、アク
ティブなダウン制御信号が、放電電流を制限すると共
に、充電電流を増加させる。アップ制御信号に応答する
チャージ・ポンプの出力における電圧の変化は、ダウン
制御信号の間の電圧変化と等しくされ、ループ電圧とは
独立に、等しい充電および放電電流をループ・フィルタ
に供給する。
ック・ループ内に設けるためのチャージ・ポンプが提供
され、このチャージ・ポンプは、フィルタ・コンデンサ
に流れ込む充電および放電電流を、ループ・ノード電圧
とは独立に等しくして、線型な電圧制御発振器（ＶＣ
Ｏ）の出力周波数を供給するものである。前記チャージ
・ポンプの出力における電位が、充電／放電電流を低下
させるか或は増加させるかを決定する。ＶＣＯ出力周波
数、およびチャージ・ポンプの出力における低レベル電
位を増加させるための、アクティブなアップ制御信号
が、ループ・フィルタへの充電電流を制限すると共に、
放電電流を増加させる。ＶＣＯ出力周波数、およびチャ
ージ・ポンプの出力における高電位を減少させる、アク
ティブなダウン制御信号が、放電電流を制限すると共
に、充電電流を増加させる。アップ制御信号に応答する
チャージ・ポンプの出力における電圧の変化は、ダウン
制御信号の間の電圧変化と等しくされ、ループ電圧とは
独立に、等しい充電および放電電流をループ・フィルタ
に供給する。
【０００７】
【実施例】図１に、従来の集積回路プロセスを用いて、
集積回路として製造するのにふさわしい、位相ロック・
ループ（ＰＬＬ）１０を示す。入力信号が、位相検出器
１４の第１入力に印加され、位相検出器１４は、チャー
ジ・ポンプ１６に対して、ＵＰ制御信号およびＤＯＷＮ
制御信号を発生する。チャージ・ポンプ１６の出力は、
ループ・フィルタ２０を充電および放電するように、ル
ープ・ノード１８を駆動する。ループ・フィルタ２０
は、ループ・ノード１８と接地電位との間に結合された
コンデンサを備えていてもよい。ループ・ノード１８に
おけるループ電圧は、電圧制御発振器（ＶＣＯ）２２を
制御して、発振信号ＯＳＣＯＵＴを出力２４に発生させ
る。ＶＣＯ２２の発振信号は、Ｎ分周回路２８（Ｎ＝１
６）によって分周され、位相検出器１４の第２入力に印
加されるＯＳＣＯＵＴ／Ｎ信号を発生する。
集積回路として製造するのにふさわしい、位相ロック・
ループ（ＰＬＬ）１０を示す。入力信号が、位相検出器
１４の第１入力に印加され、位相検出器１４は、チャー
ジ・ポンプ１６に対して、ＵＰ制御信号およびＤＯＷＮ
制御信号を発生する。チャージ・ポンプ１６の出力は、
ループ・フィルタ２０を充電および放電するように、ル
ープ・ノード１８を駆動する。ループ・フィルタ２０
は、ループ・ノード１８と接地電位との間に結合された
コンデンサを備えていてもよい。ループ・ノード１８に
おけるループ電圧は、電圧制御発振器（ＶＣＯ）２２を
制御して、発振信号ＯＳＣＯＵＴを出力２４に発生させ
る。ＶＣＯ２２の発振信号は、Ｎ分周回路２８（Ｎ＝１
６）によって分周され、位相検出器１４の第２入力に印
加されるＯＳＣＯＵＴ／Ｎ信号を発生する。
【０００８】ＵＰ制御信号はループ電圧を増加させ、Ｖ
ＣＯ２２の出力周波数を上昇させ、一方ＤＯＷＮ制御信
号は、ループ電圧を減少させて、ＶＣＯ２２の出力周波
数を低下させる。相互に排他的なＵＰおよびＤＯＷＮ制
御信号は、位相検出器１４の第１および第２入力に印加
される信号間の所定の位相関係を維持するように、ＶＣ
Ｏ２２を駆動する。ＵＰおよびＤＯＷＮ制御信号は、ル
ープ・フィルタに転送される電荷量を決定する。入力信
号とＯＳＣＯＵＴ／Ｎ信号との間の位相差が大きい程、
ＵＰまたはＤＯＷＮ制御信号のパルス幅は大きくなり、
ループを所定の位相関係に向けて駆動する。
ＣＯ２２の出力周波数を上昇させ、一方ＤＯＷＮ制御信
号は、ループ電圧を減少させて、ＶＣＯ２２の出力周波
数を低下させる。相互に排他的なＵＰおよびＤＯＷＮ制
御信号は、位相検出器１４の第１および第２入力に印加
される信号間の所定の位相関係を維持するように、ＶＣ
Ｏ２２を駆動する。ＵＰおよびＤＯＷＮ制御信号は、ル
ープ・フィルタに転送される電荷量を決定する。入力信
号とＯＳＣＯＵＴ／Ｎ信号との間の位相差が大きい程、
ＵＰまたはＤＯＷＮ制御信号のパルス幅は大きくなり、
ループを所定の位相関係に向けて駆動する。
【０００９】図２に進むと、位相検出器１４からのＵＰ
制御信号を受け取るゲートを有するトランジスタ３０を
含む、チャージ・ポンプ１６がより詳細に示されてい
る。トランジスタ３０のソースは、トランジスタ３２を
介して、正電源電位ＶＤＤ（５．０ボルト）で動作する
電源導体３４に結合されている。トランジスタ３０のド
レインは、ノード３６に結合されている。トランジスタ
３８は、電源導体３４とトランジスタ３９のドレインと
の間のダイオードとして、構成されている。トランジス
タ３９のゲートは、電源導体３４に結合されており、更
にトランジスタ３９のソースは、トランジスタ４０のド
レインとトランジスタ３２のゲートとに、ノード４２に
おいて結合されている。トランジスタ４０は、ノード３
６に結合されたゲート、および接地電位で動作する電源
導体４４に結合されたソースも含んでいる。
制御信号を受け取るゲートを有するトランジスタ３０を
含む、チャージ・ポンプ１６がより詳細に示されてい
る。トランジスタ３０のソースは、トランジスタ３２を
介して、正電源電位ＶＤＤ（５．０ボルト）で動作する
電源導体３４に結合されている。トランジスタ３０のド
レインは、ノード３６に結合されている。トランジスタ
３８は、電源導体３４とトランジスタ３９のドレインと
の間のダイオードとして、構成されている。トランジス
タ３９のゲートは、電源導体３４に結合されており、更
にトランジスタ３９のソースは、トランジスタ４０のド
レインとトランジスタ３２のゲートとに、ノード４２に
おいて結合されている。トランジスタ４０は、ノード３
６に結合されたゲート、および接地電位で動作する電源
導体４４に結合されたソースも含んでいる。
【００１０】チャージ・ポンプ１６は、更に、位相検出
器１４からのＤＯＷＮ制御信号を受け取るゲートを有す
るトランジスタ４６を含んでいる。トランジスタ４６の
ソースは、トランジスタ４８を介して電源導体４４に結
合されており、一方トランジスタ４６のドレインはノー
ド３６に結合されている。トランジスタ５０は、ノード
５３において、電源導体３４とトランジスタ５２のドレ
インとの間のダイオードとして、構成されている。トラ
ンジスタ４８のゲートは、トランジスタ５２のドレイン
にも結合されている。トランジスタ５２は、ゲートがノ
ード３６に結合されており、更にソースが電源導体４４
に結合されている。ノード３６に発生する遷移電圧は、
抵抗器ネットワーク５４〜６４およびループ・フィルタ
のコンデンサ２０によって漉過され、ループ・ノード１
８におけるオーバ・シューティングを防止する。抵抗器
５４，５８，６２は各々１８００オームに選択すること
ができ、一方抵抗器５６，６０，６４は、３６０オーム
に選択される。最少の充電電流が流れる定常状態動作に
おいては、ノード３６における電圧は、ノード１８にお
けるループ電圧にほぼ等しい。
器１４からのＤＯＷＮ制御信号を受け取るゲートを有す
るトランジスタ４６を含んでいる。トランジスタ４６の
ソースは、トランジスタ４８を介して電源導体４４に結
合されており、一方トランジスタ４６のドレインはノー
ド３６に結合されている。トランジスタ５０は、ノード
５３において、電源導体３４とトランジスタ５２のドレ
インとの間のダイオードとして、構成されている。トラ
ンジスタ４８のゲートは、トランジスタ５２のドレイン
にも結合されている。トランジスタ５２は、ゲートがノ
ード３６に結合されており、更にソースが電源導体４４
に結合されている。ノード３６に発生する遷移電圧は、
抵抗器ネットワーク５４〜６４およびループ・フィルタ
のコンデンサ２０によって漉過され、ループ・ノード１
８におけるオーバ・シューティングを防止する。抵抗器
５４，５８，６２は各々１８００オームに選択すること
ができ、一方抵抗器５６，６０，６４は、３６０オーム
に選択される。最少の充電電流が流れる定常状態動作に
おいては、ノード３６における電圧は、ノード１８にお
けるループ電圧にほぼ等しい。
【００１１】図３に示されるように、ループ・ノード１
８が時刻ｔ１においてより低い電位、例えば１．０ボル
トで動作しており、ＵＰ制御信号がアクティブ（論理ゼ
ロパルス）で、ループ・ノード１８における電圧を増加
すると共に、ＶＣＯ２２を出力周波数が増加する方向に
駆動していると仮定する。ノード３６が低電位である
と、先に背景の技術において注記したように、ループ・
ノード電圧によるトランジスタ３０，４６のＶDSの差に
よって生じる電流の流れにおける固有の非対称性のた
め、充電電流をより弱く、そして放電電流をより強くす
る必要性が生じる。したがって、ノード３６の電圧が低
いほど、トランジスタ４０の通電が減少し、ノード４２
に例えば３．２ボルトの電圧が形成され、これによっ
て、ＶGSおよびトランジスタ３２を流れる電流を低下さ
せることになる。２ナノ秒のＵＰ制御信号がトランジス
タ３０に、ノード３６を充電させると共に、その電圧を
例えばＤＶ１（１０ミリボルト）だけ増加させる。しか
しながら、ノード４２における電位がより高いと、トラ
ンジスタ３２を流れる電流、したがってトランジスタ３
０および抵抗器ネットワーク５４〜６４を通ってフィル
タ・コンデンサに流れ込む充電電流を制限する。トラン
ジスタ３９は、ノード３６が最少電圧の場合でも、トラ
ンジスタ３２を少なくとも最少通電しきい値に維持す
る。トランジスタ３２，４８は、全時間少なくとも最少
通電状態を継続する。
８が時刻ｔ１においてより低い電位、例えば１．０ボル
トで動作しており、ＵＰ制御信号がアクティブ（論理ゼ
ロパルス）で、ループ・ノード１８における電圧を増加
すると共に、ＶＣＯ２２を出力周波数が増加する方向に
駆動していると仮定する。ノード３６が低電位である
と、先に背景の技術において注記したように、ループ・
ノード電圧によるトランジスタ３０，４６のＶDSの差に
よって生じる電流の流れにおける固有の非対称性のた
め、充電電流をより弱く、そして放電電流をより強くす
る必要性が生じる。したがって、ノード３６の電圧が低
いほど、トランジスタ４０の通電が減少し、ノード４２
に例えば３．２ボルトの電圧が形成され、これによっ
て、ＶGSおよびトランジスタ３２を流れる電流を低下さ
せることになる。２ナノ秒のＵＰ制御信号がトランジス
タ３０に、ノード３６を充電させると共に、その電圧を
例えばＤＶ１（１０ミリボルト）だけ増加させる。しか
しながら、ノード４２における電位がより高いと、トラ
ンジスタ３２を流れる電流、したがってトランジスタ３
０および抵抗器ネットワーク５４〜６４を通ってフィル
タ・コンデンサに流れ込む充電電流を制限する。トラン
ジスタ３９は、ノード３６が最少電圧の場合でも、トラ
ンジスタ３２を少なくとも最少通電しきい値に維持す
る。トランジスタ３２，４８は、全時間少なくとも最少
通電状態を継続する。
【００１２】同様に、ノード３６における電位が低い
程、トランジスタ５２を通過する電流が減少し、例えば
３．８ボルトのより高い電圧をノード５３に形成する。
図３を参照されたい。ＶGSが大きい程、トランジスタ４
８はより強くオンするので、位相検出器１４からの２ナ
ノ秒の可能化ＤＯＷＮ信号（論理１パルス）が、ノード
３６からより大きい放電電流を導くことになる。ノード
３６における電圧は、ＤＯＷＮ信号の間、例えばＤＶ２
だけ減少する。
程、トランジスタ５２を通過する電流が減少し、例えば
３．８ボルトのより高い電圧をノード５３に形成する。
図３を参照されたい。ＶGSが大きい程、トランジスタ４
８はより強くオンするので、位相検出器１４からの２ナ
ノ秒の可能化ＤＯＷＮ信号（論理１パルス）が、ノード
３６からより大きい放電電流を導くことになる。ノード
３６における電圧は、ＤＯＷＮ信号の間、例えばＤＶ２
だけ減少する。
【００１３】このように、本発明は、トランジスタ４０
を用いてノード３６における低電圧を感知すると共に、
トランジスタ３２の通電を低下させることによって、Ｕ
Ｐ制御信号の間、抵抗器ネットワーク５４〜６４および
フィルタ・コンデンサ２０を流れる電流を制限する。し
たがって、ノード３６におけるＤＶ１パルスは、ＵＰ制
御信号がアクティブの間、電流を制限される。同様に、
トランジスタ５２はノード３６において低定常状態電圧
を感知し、ＤＯＷＮ制御信号の間、トランジスタ４６，
４８を通過する放電電流を減少させる。ＵＰ制御信号の
間、ＤＶ１パルスを、ＤＯＷＮ制御信号の間のＤＶ２パ
ルスとほぼ等しくし、ループ電圧とは独立に、等しい充
電および放電電流をループ・フィルタに供給するように
しなければならない。
を用いてノード３６における低電圧を感知すると共に、
トランジスタ３２の通電を低下させることによって、Ｕ
Ｐ制御信号の間、抵抗器ネットワーク５４〜６４および
フィルタ・コンデンサ２０を流れる電流を制限する。し
たがって、ノード３６におけるＤＶ１パルスは、ＵＰ制
御信号がアクティブの間、電流を制限される。同様に、
トランジスタ５２はノード３６において低定常状態電圧
を感知し、ＤＯＷＮ制御信号の間、トランジスタ４６，
４８を通過する放電電流を減少させる。ＵＰ制御信号の
間、ＤＶ１パルスを、ＤＯＷＮ制御信号の間のＤＶ２パ
ルスとほぼ等しくし、ループ電圧とは独立に、等しい充
電および放電電流をループ・フィルタに供給するように
しなければならない。
【００１４】次に、図３に示されるように、時刻ｔ２に
おいて例えば４．０ボルトの高電位で動作するループ・
ノード１８について考慮する。この場合、ノード３６の
電位がより高くなると、より強い充電電流およびより弱
い放電電流の必要性が生じる。ＵＰ制御信号がアクティ
ブの時、ノード３６における電位が高い程、トランジス
タ４０をより強くオンに切り替えるので、これによっ
て、ノード４２における電圧を減少させると共に、トラ
ンジスタ３２を流れる電流を増加させる。２ナノ秒の制
御信号は、トランジスタ３０にノード３６を通電させ、
ＤＶ１（１０ミリボルト）だけ充電させる。ノード４２
における電位が高くなると、トランジスタ３２を通る電
流、およびトランジスタ３０と抵抗器ネットワーク５４
〜６４を通過してフィルタ・コンデンサ２０に流れ込む
充電電流を増加させる。同様に、ノード３６における電
位が高い場合も、トランジスタ５２を流れる電流を増加
させると共に、ノード５３における電圧を低下させる。
図３を参照されたい。トランジスタ４８は通電する電流
を少なくし、位相検出器１４からの２ナノ秒のＤＯＷＮ
信号がノード３６からの放電電流の通電が少なくなるよ
うにする。
おいて例えば４．０ボルトの高電位で動作するループ・
ノード１８について考慮する。この場合、ノード３６の
電位がより高くなると、より強い充電電流およびより弱
い放電電流の必要性が生じる。ＵＰ制御信号がアクティ
ブの時、ノード３６における電位が高い程、トランジス
タ４０をより強くオンに切り替えるので、これによっ
て、ノード４２における電圧を減少させると共に、トラ
ンジスタ３２を流れる電流を増加させる。２ナノ秒の制
御信号は、トランジスタ３０にノード３６を通電させ、
ＤＶ１（１０ミリボルト）だけ充電させる。ノード４２
における電位が高くなると、トランジスタ３２を通る電
流、およびトランジスタ３０と抵抗器ネットワーク５４
〜６４を通過してフィルタ・コンデンサ２０に流れ込む
充電電流を増加させる。同様に、ノード３６における電
位が高い場合も、トランジスタ５２を流れる電流を増加
させると共に、ノード５３における電圧を低下させる。
図３を参照されたい。トランジスタ４８は通電する電流
を少なくし、位相検出器１４からの２ナノ秒のＤＯＷＮ
信号がノード３６からの放電電流の通電が少なくなるよ
うにする。
【００１５】更に、本発明は、ノード３６における高電
圧を感知し、トランジスタ３２の通電を増加させること
によって、ＵＰ制御信号の間充電電流を増加させ、これ
によって、抵抗器ネットワーク５４〜６４およびフィル
タ・コンデンサ２０を通過する充電および放電電流を等
しく維持する。同様に、トランジスタ５２は、ノード３
６における高定常状態電圧を感知し、ＤＷＯＮ制御信号
の間、トランジスタ４６および４８を通過する放電電流
を減少させる。ＤＯＷＮ制御信号がアクティブの間、ノ
ード３６におけるＤＶ２パルスは、したがって電流制限
される。ＵＰ制御信号の間のＤＶ１パルスを、ＤＯＷＮ
制御信号の間のＤＶ２パルスと等しくする。
圧を感知し、トランジスタ３２の通電を増加させること
によって、ＵＰ制御信号の間充電電流を増加させ、これ
によって、抵抗器ネットワーク５４〜６４およびフィル
タ・コンデンサ２０を通過する充電および放電電流を等
しく維持する。同様に、トランジスタ５２は、ノード３
６における高定常状態電圧を感知し、ＤＷＯＮ制御信号
の間、トランジスタ４６および４８を通過する放電電流
を減少させる。ＤＯＷＮ制御信号がアクティブの間、ノ
ード３６におけるＤＶ２パルスは、したがって電流制限
される。ＵＰ制御信号の間のＤＶ１パルスを、ＤＯＷＮ
制御信号の間のＤＶ２パルスと等しくする。
【００１６】トランジスタ３０〜５２のサイズを適切に
決めることによって、定常状態のループ・ノード電圧と
は独立に、充電電流を放電電流と等しくすることができ
る。以下の表は、可能なトランジスタの寸法を例示する
ものである。
決めることによって、定常状態のループ・ノード電圧と
は独立に、充電電流を放電電流と等しくすることができ
る。以下の表は、可能なトランジスタの寸法を例示する
ものである。
【００１７】
【表１】 ループ１８における中間範囲の定常状態電圧に対して、
トランジスタ４０，５２は、それぞれノード４２，５３
において、適当な電圧を維持し、ＵＰ制御信号の間の充
電電流が、ループ・ノード電圧には独立に、ＤＯＷＮ制
御信号の間の放電電流に等しくなるように、トランジス
タ３２，４８を制御する。ＵＰ制御信号の間のＤＶ１パ
ルス（３０ミリボルト）を、ＤＯＷＮ制御信号の間のＤ
Ｖ２パルスにほぼ等しくする。このように、ループ・ノ
ード電圧は、その全レンジにわたって線型に変化し、し
かもＶＣＯ２２の出力周波数はループ・ノード電圧の範
囲にわたって線型性を保持する。チャージ・ポンプ１６
からの対称的な充電電流は、ＰＬＬ１０が容易に位相ロ
ックを達成する点において、有利である。
トランジスタ４０，５２は、それぞれノード４２，５３
において、適当な電圧を維持し、ＵＰ制御信号の間の充
電電流が、ループ・ノード電圧には独立に、ＤＯＷＮ制
御信号の間の放電電流に等しくなるように、トランジス
タ３２，４８を制御する。ＵＰ制御信号の間のＤＶ１パ
ルス（３０ミリボルト）を、ＤＯＷＮ制御信号の間のＤ
Ｖ２パルスにほぼ等しくする。このように、ループ・ノ
ード電圧は、その全レンジにわたって線型に変化し、し
かもＶＣＯ２２の出力周波数はループ・ノード電圧の範
囲にわたって線型性を保持する。チャージ・ポンプ１６
からの対称的な充電電流は、ＰＬＬ１０が容易に位相ロ
ックを達成する点において、有利である。
【００１８】本発明の具体的な実施例を示しかつ説明し
たが、当業者には更に改造や改善が思い浮かぶであろ
う。本発明は、ここに示した特定の形状に限定されるも
のではなく、添付の特許請求の範囲は、本発明の精神お
よび範囲から逸脱しない全ての改造を包含することを意
図していることは、理解されよう。
たが、当業者には更に改造や改善が思い浮かぶであろ
う。本発明は、ここに示した特定の形状に限定されるも
のではなく、添付の特許請求の範囲は、本発明の精神お
よび範囲から逸脱しない全ての改造を包含することを意
図していることは、理解されよう。
【図１】ＰＬＬを示すブロック図。
【図２】図１のチャージ・ポンプを示す概略図。
【図３】本発明を説明するのに有用な波形図。
１０ 位相ロック・ループ（ＰＬＬ） １４ 位相検出器 １６ チャージ・ポンプ ２０ ループ・フィルタ １８ ループノード ２２ 電圧制御発振器（ＶＣＯ） ２２ 電圧制御発振器（ＶＣＯ） ２８ Ｎ分周回路２８ ３０，３２，３８，３９，４０，４６，４８，５０，５
２ トランジスタ ３４ 電源導体 ５４，５６，５８，６０，６２，６４ 抵抗器
２ トランジスタ ３４ 電源導体 ５４，５６，５８，６０，６２，６４ 抵抗器
Claims (2)
- 【請求項１】ゲートと、ドレインと、ソースとを有し、
前記ゲートは第１制御信号を受け取り、前記ドレインは
前記回路の出力に結合されている、第１トランジスタ
（３０）；ゲートと、ドレインと、ソースとを有し、前
記ソースは第１電源導体に結合されており、前記ドレイ
ンは前記第１トランジスタの前記ソースに結合されてい
る、第２トランジスタ（３２）；およびゲートと、ドレ
インと、ソースとを有し、前記ゲートは前記回路の前記
出力に結合されており、前記ドレインは前記第１電源導
体および前記第２トランジスタの前記ゲートに結合され
ており、前記ソースは第２電源導体に結合されている、
第３トランジスタ（４０）；から構成されていることを
特徴とする回路。 - 【請求項２】チャージ・ポンプを流れる充電および放電
電流を等しくする方法であって：第１制御信号を活性化
して、前記充電電流を前記チャージ・ポンプの出力に供
給するステップ；第２制御信号を活性化して、前記チャ
ージ・ポンプの前記出力からの前記放電電流を低下させ
るステップ；前記チャージ・ポンプの前記出力における
電位を感知するステップ；前記第１制御信号を活性化
し、かつ前記チャージ・ポンプの前記出力における電位
が低レベルにあるのを感知した時、前記チャージ・ポン
プの前記出力に流れ込む電流を制限するステップ；およ
び前記第２制御信号を活性化し、かつ前記チャージ・ポ
ンプの前記出力における前記電位が高レベルにあるのを
感知した時、前記チャージ・ポンプの前記出力から流れ
る電流を増加させるステップ；から成ることを特徴とす
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/930,943 US5285114A (en) | 1992-08-17 | 1992-08-17 | Phase lock loop charge pump with symmetrical charge and discharge currents |
| US930943 | 2004-09-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112815A true JPH06112815A (ja) | 1994-04-22 |
| JP3333283B2 JP3333283B2 (ja) | 2002-10-15 |
Family
ID=25459999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21794593A Expired - Fee Related JP3333283B2 (ja) | 1992-08-17 | 1993-08-11 | 位相ロック・ループにおけるチャージ・ポンプ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5285114A (ja) |
| EP (1) | EP0583586B1 (ja) |
| JP (1) | JP3333283B2 (ja) |
| DE (1) | DE69315908T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057914A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 지연고정루프의 차지펌핑회로 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473283A (en) * | 1994-11-07 | 1995-12-05 | National Semiconductor Corporation | Cascode switched charge pump circuit |
| US5532636A (en) * | 1995-03-10 | 1996-07-02 | Intel Corporation | Source-switched charge pump circuit |
| US5748050A (en) * | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
| US5663689A (en) * | 1996-06-26 | 1997-09-02 | International Business Machines Corporation | Method and apparatus for providing a high speed charge pump with low static error |
| JPH1098380A (ja) * | 1996-09-24 | 1998-04-14 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| US5801578A (en) * | 1996-12-16 | 1998-09-01 | Northern Telecom Limited | Charge pump circuit with source-sink current steering |
| US5831484A (en) * | 1997-03-18 | 1998-11-03 | International Business Machines Corporation | Differential charge pump for phase locked loop circuits |
| JP3055607B2 (ja) * | 1997-05-29 | 2000-06-26 | 日本電気株式会社 | シュミットトリガ回路を利用した位相同期ループ回路 |
| US6067336A (en) * | 1998-10-01 | 2000-05-23 | Winbond Electronics Corporation | Charge pump circuit |
| US6124741A (en) * | 1999-03-08 | 2000-09-26 | Pericom Semiconductor Corp. | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches |
| DE19939091B4 (de) * | 1999-08-18 | 2004-09-30 | Infineon Technologies Ag | Ladungspumpe |
| EP1292032A4 (en) * | 2000-06-05 | 2003-08-20 | Mitsubishi Electric Corp | SYNCHRONOUS DEVICE |
| US6779126B1 (en) * | 2000-08-31 | 2004-08-17 | Micron Technology, Inc. | Phase detector for all-digital phase locked and delay locked loops |
| US6864723B2 (en) | 2000-09-27 | 2005-03-08 | Broadcom Corporation | High-swing transconductance amplifier |
| KR100416589B1 (ko) | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
| US7078977B2 (en) * | 2002-09-06 | 2006-07-18 | True Circuits, Inc. | Fast locking phase-locked loop |
| US7162001B2 (en) * | 2002-10-10 | 2007-01-09 | International Business Machines Corporation | Charge pump with transient current correction |
| US8299826B2 (en) * | 2009-08-25 | 2012-10-30 | Sitime Corporation | Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177867A (ja) * | 1988-01-08 | 1989-07-14 | Nec Corp | チャージポンプ回路 |
| DE3881380D1 (de) * | 1988-03-30 | 1993-07-01 | Itt Ind Gmbh Deutsche | Filterschaltung. |
| US4910713A (en) * | 1988-06-27 | 1990-03-20 | Digital Euipment Corporation | High input impedance, strobed CMOS differential sense amplifier |
| JPH0263219A (ja) * | 1988-08-29 | 1990-03-02 | Nec Corp | チャージポンプ回路 |
| US4970472A (en) * | 1989-09-01 | 1990-11-13 | Delco Electronics Corporation | Compensated phase locked loop circuit |
-
1992
- 1992-08-17 US US07/930,943 patent/US5285114A/en not_active Expired - Lifetime
-
1993
- 1993-07-02 DE DE69315908T patent/DE69315908T2/de not_active Expired - Fee Related
- 1993-07-02 EP EP93110582A patent/EP0583586B1/en not_active Expired - Lifetime
- 1993-08-11 JP JP21794593A patent/JP3333283B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057914A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 지연고정루프의 차지펌핑회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0583586B1 (en) | 1997-12-29 |
| DE69315908D1 (de) | 1998-02-05 |
| EP0583586A1 (en) | 1994-02-23 |
| JP3333283B2 (ja) | 2002-10-15 |
| US5285114A (en) | 1994-02-08 |
| DE69315908T2 (de) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112815A (ja) | 位相ロック・ループにおけるチャージ・ポンプ | |
| US4893094A (en) | Frequency synthesizer with control of start-up battery saving operations | |
| US6960949B2 (en) | Charge pump circuit and PLL circuit using same | |
| US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
| EP0788236B1 (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| KR100345272B1 (ko) | 클럭발생기 | |
| US6531913B1 (en) | Low voltage charge pump | |
| JP2000269808A (ja) | Ｐｌｌ回路 | |
| US6107889A (en) | Phase locked loop charge pump circuit | |
| US5276716A (en) | Bi-phase decoder phase-lock loop in CMOS | |
| US6078634A (en) | Phase-locked loop circuit with a multi-cycle phase detector and multi-current charge pump | |
| JP3586172B2 (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| US5477193A (en) | Current source loop filter with automatic gain control | |
| US5164889A (en) | Gate multiplexed low noise charge pump | |
| JPH06334517A (ja) | Ｐｌｌ回路 | |
| US6747520B1 (en) | Limit swing charge pump and method thereof | |
| US4935707A (en) | Current reduction of a synthesizer | |
| US6188739B1 (en) | Modified third order phase-locked loop | |
| US4810909A (en) | Amplifier circuit having high-speed raising time | |
| JP2004222261A (ja) | 差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法 | |
| KR19990079350A (ko) | 디지탈 위상 동기 루프 회로 | |
| KR100579051B1 (ko) | 데드-존 제거를 위한 주파수/위상 검출기의 리셋신호발생장치 및 리셋신호 발생방법 | |
| US7064600B1 (en) | Limit swing charge pump and method thereof | |
| KR0140437B1 (ko) | 피엘엘 방식의 주파수 합성기 | |
| WO2005008895A1 (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |