JPH06112326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06112326A JPH06112326A JP25628392A JP25628392A JPH06112326A JP H06112326 A JPH06112326 A JP H06112326A JP 25628392 A JP25628392 A JP 25628392A JP 25628392 A JP25628392 A JP 25628392A JP H06112326 A JPH06112326 A JP H06112326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- via plug
- wiring
- resist film
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、誘電率の低い平坦化に優れた層間
絶縁膜としてポリイミドを利用し、かつ微細な配線構造
を持つ半導体素子の製造方法を提供することを目的とす
る。 【構成】 本発明は、下層配線１が形成された基板７上
にレジスト膜２を形成し、レジスト膜２にヴィアプラグ
埋め込み用の開孔３を穿設する第１のステップと、次い
で、導電物質を含んだガスを供給し、一定温度の下で化
学反応により開孔３に導電物質を選択的に堆積させてヴ
ィアプラグ４を形成する第２のステップと、次いで、レ
ジスト膜２を除去した後にポリイミド膜５を形成する第
３のステップと、次いで、ヴィアプラグ４の上面が露出
するまでポリイミド膜２をエッチングした後、上層配線
６を形成して、下層配線１と上層配線６とをヴィアプラ
グ４を介して接続させる第４のステップとを含むことを
特徴とする。
絶縁膜としてポリイミドを利用し、かつ微細な配線構造
を持つ半導体素子の製造方法を提供することを目的とす
る。 【構成】 本発明は、下層配線１が形成された基板７上
にレジスト膜２を形成し、レジスト膜２にヴィアプラグ
埋め込み用の開孔３を穿設する第１のステップと、次い
で、導電物質を含んだガスを供給し、一定温度の下で化
学反応により開孔３に導電物質を選択的に堆積させてヴ
ィアプラグ４を形成する第２のステップと、次いで、レ
ジスト膜２を除去した後にポリイミド膜５を形成する第
３のステップと、次いで、ヴィアプラグ４の上面が露出
するまでポリイミド膜２をエッチングした後、上層配線
６を形成して、下層配線１と上層配線６とをヴィアプラ
グ４を介して接続させる第４のステップとを含むことを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、微細な多層配線構造を
持つ半導体装置の製造方法に関するものである。
持つ半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の高密度化、高集積化
にともない多層配線技術が注目されている。この多層配
線構造において各層間の配線を接続する技術としてヴィ
ア(VIA）孔を用いてこれにアルミニウム（以下、Al）等
の金属を埋め込みヴィアプラグを形成するものがある。
このヴィア孔（例えば、直径１μｍ程度以下）に金属を
埋め込む方法としては、Al-CVD(Aluminum-Chemical Vap
or Deposition)技術が非常に優れたものとして広く知ら
れている。これは、アルミニウムがタングステン等の高
融点金属に比べて低抵抗であるということ、ＣＶＤ法が
低温成膜可能であるということや他のスパッタ法等に比
べてステップカバレージがよいということ等のためであ
る。一般にＣＶＤ法とは、薄膜形成法の一つであり、基
板等の表面に原料となるガスを供給し、化学反応により
薄膜を形成する方法である。例えば、ＳｉＯ2 膜に設け
たヴィア孔へＣＶＤ法によりAlのヴィアプラグを形成す
ることは、特開昭61-237,452号公報に開示されている。
にともない多層配線技術が注目されている。この多層配
線構造において各層間の配線を接続する技術としてヴィ
ア(VIA）孔を用いてこれにアルミニウム（以下、Al）等
の金属を埋め込みヴィアプラグを形成するものがある。
このヴィア孔（例えば、直径１μｍ程度以下）に金属を
埋め込む方法としては、Al-CVD(Aluminum-Chemical Vap
or Deposition)技術が非常に優れたものとして広く知ら
れている。これは、アルミニウムがタングステン等の高
融点金属に比べて低抵抗であるということ、ＣＶＤ法が
低温成膜可能であるということや他のスパッタ法等に比
べてステップカバレージがよいということ等のためであ
る。一般にＣＶＤ法とは、薄膜形成法の一つであり、基
板等の表面に原料となるガスを供給し、化学反応により
薄膜を形成する方法である。例えば、ＳｉＯ2 膜に設け
たヴィア孔へＣＶＤ法によりAlのヴィアプラグを形成す
ることは、特開昭61-237,452号公報に開示されている。
【０００３】また、層間絶縁膜として、平坦性に優れ、
膜中の残留応力が小さく、耐熱性にも優れ、また、誘電
率の低いポリイミドの利用が検討されている。
膜中の残留応力が小さく、耐熱性にも優れ、また、誘電
率の低いポリイミドの利用が検討されている。
【０００４】従来の配線形成方法では、図４、図５の製
造工程図に示すように下層Al配線１上に層間絶縁膜とし
てポリイミド膜５（例えば、シロキサン変形ポリイミド
膜）を形成し、次にレジスト膜２を形成した後、ＣＦ4
とＯ2 の混合ガスを用いてヴィア孔３を穿設する。そし
てこのヴィア孔３中に、ＣＶＤ法によりAlヴィアプラグ
を形成し、このAlヴィアプラグが設けられたポリイミド
膜５に上層Al配線６を形成する。このような多層配線間
絶縁膜の一例として、シロキサン変成ポリイミド膜の適
用の検討が、月刊Semiconductor World ８月号（1988
年）に掲載されている。
造工程図に示すように下層Al配線１上に層間絶縁膜とし
てポリイミド膜５（例えば、シロキサン変形ポリイミド
膜）を形成し、次にレジスト膜２を形成した後、ＣＦ4
とＯ2 の混合ガスを用いてヴィア孔３を穿設する。そし
てこのヴィア孔３中に、ＣＶＤ法によりAlヴィアプラグ
を形成し、このAlヴィアプラグが設けられたポリイミド
膜５に上層Al配線６を形成する。このような多層配線間
絶縁膜の一例として、シロキサン変成ポリイミド膜の適
用の検討が、月刊Semiconductor World ８月号（1988
年）に掲載されている。
【０００５】このように、ＣＶＤ法によるAlヴィアプラ
グの形成および層間絶縁膜としてのポリイミドの利用
は、多層配線構造に対して有効であり、また、非常に優
れた特性を持つものとして期待される。
グの形成および層間絶縁膜としてのポリイミドの利用
は、多層配線構造に対して有効であり、また、非常に優
れた特性を持つものとして期待される。
【０００６】
【発明が解決しようとする課題】しかし、従来の配線形
成方法においては、例えば、下層Al配線上に層間絶縁膜
としてポリイミド膜５を形成し、次にヴィア孔３を穿設
する場合、図５に示すように、レジスト膜２に形成した
開孔に比べて、ポリイミド膜５に形成されるヴィア孔３
の方が孔の中間部で大口径となる。このように、ポリイ
ミドに微細加工を施すことが困難なため１．０μｍ径以
下のヴィア孔３を形成することが非常に難しく、このこ
とが多層配線構造におけるポリイミドの利用を妨げる要
因となっていた。
成方法においては、例えば、下層Al配線上に層間絶縁膜
としてポリイミド膜５を形成し、次にヴィア孔３を穿設
する場合、図５に示すように、レジスト膜２に形成した
開孔に比べて、ポリイミド膜５に形成されるヴィア孔３
の方が孔の中間部で大口径となる。このように、ポリイ
ミドに微細加工を施すことが困難なため１．０μｍ径以
下のヴィア孔３を形成することが非常に難しく、このこ
とが多層配線構造におけるポリイミドの利用を妨げる要
因となっていた。
【０００７】そこで、本発明は、誘電率の低い平坦化に
優れた層間絶縁膜としてポリイミドを利用し、かつ微細
な配線構造を持つ半導体素子の製造方法を提供すること
を目的とする。
優れた層間絶縁膜としてポリイミドを利用し、かつ微細
な配線構造を持つ半導体素子の製造方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明は、下層配線が形
成された基板上にレジスト膜を形成し、レジスト膜にヴ
ィアプラグ埋め込み用の開孔を穿設する第１のステップ
と、次いで、導電物質を含んだガスを供給し、一定温度
の下で化学反応により開孔に導電物質を選択的に堆積さ
せてヴィアプラグを形成する第２のステップと、次い
で、レジスト膜を除去した後にポリイミド膜を形成する
第３のステップと、次いで、ヴィアプラグの上面が露出
するまでポリイミド膜をエッチングした後、上層配線を
形成して、下層配線と上層配線とをヴィアプラグを介し
て接続させる第４のステップとを含むことを特徴とす
る。
成された基板上にレジスト膜を形成し、レジスト膜にヴ
ィアプラグ埋め込み用の開孔を穿設する第１のステップ
と、次いで、導電物質を含んだガスを供給し、一定温度
の下で化学反応により開孔に導電物質を選択的に堆積さ
せてヴィアプラグを形成する第２のステップと、次い
で、レジスト膜を除去した後にポリイミド膜を形成する
第３のステップと、次いで、ヴィアプラグの上面が露出
するまでポリイミド膜をエッチングした後、上層配線を
形成して、下層配線と上層配線とをヴィアプラグを介し
て接続させる第４のステップとを含むことを特徴とす
る。
【０００９】
【作用】上記の方法によれば、下層配線上にレジスト膜
を形成し、このレジスト膜にヴィア孔を穿設する。従っ
て、微細加工が容易なレジスト膜にヴィア孔を穿設する
ので、１．０μｍ径以下の微細なヴィア孔を穿設するこ
とが可能になる。この微細なヴィア孔に導電物質を含ん
だガスを供給し、一定温度の下で化学反応によりヴィア
孔に導電物質を選択的に堆積させるＣＶＤ法により、ヴ
ィアプラグを形成するので、１．０μｍ径以下の微細な
ヴィアプラグを形成することができる。
を形成し、このレジスト膜にヴィア孔を穿設する。従っ
て、微細加工が容易なレジスト膜にヴィア孔を穿設する
ので、１．０μｍ径以下の微細なヴィア孔を穿設するこ
とが可能になる。この微細なヴィア孔に導電物質を含ん
だガスを供給し、一定温度の下で化学反応によりヴィア
孔に導電物質を選択的に堆積させるＣＶＤ法により、ヴ
ィアプラグを形成するので、１．０μｍ径以下の微細な
ヴィアプラグを形成することができる。
【００１０】さらに、レジストを除去して、その後、基
板上にポリイミド膜を形成し、ヴィアプラグの上面が露
出するまでポリイミド膜をエッチングした後、ポリイミ
ド膜上に上層配線を形成する。このため、多層配線間に
おいて、層間絶縁膜としてポリイミドを用いることがで
きる。
板上にポリイミド膜を形成し、ヴィアプラグの上面が露
出するまでポリイミド膜をエッチングした後、ポリイミ
ド膜上に上層配線を形成する。このため、多層配線間に
おいて、層間絶縁膜としてポリイミドを用いることがで
きる。
【００１１】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。
【００１２】図１、図２の製造工程図及び図３のフロー
チャートに従って本実施例について説明する。まず、シ
リコン基板７上に例えば、SiＯ2 等の下地絶縁膜８を形
成し、さらに、下地絶縁膜８上にリフトオフ法等を用い
て下層Al配線１を形成する（ステップ３０１）。このと
き、下層Al配線１の層の厚さは約５０００オングストロ
ーム程度である。
チャートに従って本実施例について説明する。まず、シ
リコン基板７上に例えば、SiＯ2 等の下地絶縁膜８を形
成し、さらに、下地絶縁膜８上にリフトオフ法等を用い
て下層Al配線１を形成する（ステップ３０１）。このと
き、下層Al配線１の層の厚さは約５０００オングストロ
ーム程度である。
【００１３】次いで、図１（ａ）に示すように、この下
層Al配線１上にレジスト膜２を回転塗布（spin coat)す
る（ステップ３０２）。この回転塗布は次のように行わ
れる。下層Al配線１を形成したウェハをスピナヘッド上
に配置する。次いで、スピンモータによってスピナヘッ
ドを所定の回転数で回転させることでウェハを回転させ
る。この回転しているウェハの中央部にレジストを滴下
し、遠心力によってレジスト膜２をウェハ上、すなわ
ち、下層Al配線１上に形成する。このとき形成されたレ
ジスト膜２の膜厚は約５０００オングストローム程度で
ある。
層Al配線１上にレジスト膜２を回転塗布（spin coat)す
る（ステップ３０２）。この回転塗布は次のように行わ
れる。下層Al配線１を形成したウェハをスピナヘッド上
に配置する。次いで、スピンモータによってスピナヘッ
ドを所定の回転数で回転させることでウェハを回転させ
る。この回転しているウェハの中央部にレジストを滴下
し、遠心力によってレジスト膜２をウェハ上、すなわ
ち、下層Al配線１上に形成する。このとき形成されたレ
ジスト膜２の膜厚は約５０００オングストローム程度で
ある。
【００１４】次いで、レジスト膜２の上方にフォトマス
クをセットし、露光現像してマスクパターンを焼き付
け、アッシング法等を用いて現像することにより、図１
（ｂ）に示すように、レジスト膜２にAlヴィアプラグ埋
め込み用の開孔３を形成する（ステップ３０３）。レジ
スト膜２は微細加工が容易なので、１．０μｍ径以下の
微細な開孔３を穿設することが可能である。このときの
開孔３の径は０．５μｍである。
クをセットし、露光現像してマスクパターンを焼き付
け、アッシング法等を用いて現像することにより、図１
（ｂ）に示すように、レジスト膜２にAlヴィアプラグ埋
め込み用の開孔３を形成する（ステップ３０３）。レジ
スト膜２は微細加工が容易なので、１．０μｍ径以下の
微細な開孔３を穿設することが可能である。このときの
開孔３の径は０．５μｍである。
【００１５】次いで、例えば、Ｈ2 ＯやＯ2 を含まない
高純度のＮ2 ガス中またはArガス中でＵＶ（紫外）光に
よるレジスト膜２のキュアを行い、連続して後述するAl
の成長温度以上の高温でベーキングを行う（ステップ３
０４）。これは後述するＣＶＤ法により開孔３中にAlを
埋め込み、Alヴィアプラグ４を形成する際に、熱を加え
てもレジスト膜２から放出されるガスが少なく、また、
レジストのパターン崩れが小さいことが必要だからであ
る。
高純度のＮ2 ガス中またはArガス中でＵＶ（紫外）光に
よるレジスト膜２のキュアを行い、連続して後述するAl
の成長温度以上の高温でベーキングを行う（ステップ３
０４）。これは後述するＣＶＤ法により開孔３中にAlを
埋め込み、Alヴィアプラグ４を形成する際に、熱を加え
てもレジスト膜２から放出されるガスが少なく、また、
レジストのパターン崩れが小さいことが必要だからであ
る。
【００１６】次いで、開孔３の底部で露出した下層Al配
線１表面の酸化膜を除去する（ステップ３０５）。これ
は、開孔３底部の下層Al配線１は容易に酸化されやすい
からであり、下層Al配線１が酸化されてしまうと、その
後に開孔３にAlを埋め込むことが困難になるからであ
る。酸化膜の除去は真空内において、Arスパッタにより
行う。
線１表面の酸化膜を除去する（ステップ３０５）。これ
は、開孔３底部の下層Al配線１は容易に酸化されやすい
からであり、下層Al配線１が酸化されてしまうと、その
後に開孔３にAlを埋め込むことが困難になるからであ
る。酸化膜の除去は真空内において、Arスパッタにより
行う。
【００１７】次いで、ジメチルアルミニュウムハイドラ
イド（以下、ＤＭＡＨ）とＨ2 とを用いてＣＶＤ法によ
り開孔３中にAlを堆積させて埋め込んで、図１（ｃ）に
示すようなAlヴィアプラグ４を形成する（ステップ３０
６）。このとき、レジスト膜２を劣化させない低温でAl
ヴィアプラグ４の形成を行う。Alの成長を行う理想的な
条件は、基板温度２００〜２５０℃、全圧１．０〜３．
０torr、ＤＭＡＨ分圧１．０〜５．０×１０-2torr、Ｈ
2 流量５０〜１００ＳＣＣＭである。ＣＶＤ法を用いて
いるのは、１．０μｍ径以下の微細な開孔３への導電物
質の埋め込みを低温で容易に行うことができるととも
に、レジスト膜２の劣化を防止することもできるからで
ある。
イド（以下、ＤＭＡＨ）とＨ2 とを用いてＣＶＤ法によ
り開孔３中にAlを堆積させて埋め込んで、図１（ｃ）に
示すようなAlヴィアプラグ４を形成する（ステップ３０
６）。このとき、レジスト膜２を劣化させない低温でAl
ヴィアプラグ４の形成を行う。Alの成長を行う理想的な
条件は、基板温度２００〜２５０℃、全圧１．０〜３．
０torr、ＤＭＡＨ分圧１．０〜５．０×１０-2torr、Ｈ
2 流量５０〜１００ＳＣＣＭである。ＣＶＤ法を用いて
いるのは、１．０μｍ径以下の微細な開孔３への導電物
質の埋め込みを低温で容易に行うことができるととも
に、レジスト膜２の劣化を防止することもできるからで
ある。
【００１８】ＤＭＡＨの構造式は次に示す通りである。
【００１９】
【化１】
【００２０】次いで、開孔３中にAlが堆積しAlヴィアプ
ラグ４が形成された後、図１（ｄ）に示すようにレジス
ト膜２を除去する（ステップ３０７）。レジスト膜２の
除去は、Ｏ2 プラズマ中で灰化させる方法などのAlヴィ
アプラグ４に影響を与えない方法で行う。
ラグ４が形成された後、図１（ｄ）に示すようにレジス
ト膜２を除去する（ステップ３０７）。レジスト膜２の
除去は、Ｏ2 プラズマ中で灰化させる方法などのAlヴィ
アプラグ４に影響を与えない方法で行う。
【００２１】次いで、図２（ａ）に示すように、Alヴィ
アプラグ４の形成された下層Al配線１上にポリイミドを
前述のスピンコート法で回転塗布させる（ステップ３０
８）。このとき形成されたポリイミド膜５は層間絶縁膜
としての役割を有し、その膜厚は１μｍである。従っ
て、ポリイミド膜５を層間絶縁膜として用いるので、Si
Ｏ2 や、Si（ＯＣ2 Ｈ5 ）4 （略称ＴＥＯＳ）等の絶縁
膜に比べ誘電率を低くし、残留応力も小さく、かつ、平
坦性も容易に実現することができる。
アプラグ４の形成された下層Al配線１上にポリイミドを
前述のスピンコート法で回転塗布させる（ステップ３０
８）。このとき形成されたポリイミド膜５は層間絶縁膜
としての役割を有し、その膜厚は１μｍである。従っ
て、ポリイミド膜５を層間絶縁膜として用いるので、Si
Ｏ2 や、Si（ＯＣ2 Ｈ5 ）4 （略称ＴＥＯＳ）等の絶縁
膜に比べ誘電率を低くし、残留応力も小さく、かつ、平
坦性も容易に実現することができる。
【００２２】次いで、図２（ｂ）に示すように、ポリイ
ミド膜５をエッチバックしてAlヴィアプラグ４の上面を
露出させる（ステップ３０９）。これにより、Alヴィア
プラグ４の厚さと同程度の厚さでポリイミド膜５が残存
する。
ミド膜５をエッチバックしてAlヴィアプラグ４の上面を
露出させる（ステップ３０９）。これにより、Alヴィア
プラグ４の厚さと同程度の厚さでポリイミド膜５が残存
する。
【００２３】次いで、図２（ｃ）に示すように、Alヴィ
アプラグ４が露出しているポリイミド膜５上に上層Al配
線６をスパッタ法とリフトオフ法等を用いることによっ
て形成する（ステップ３１０）。このとき上層Al配線６
の膜の厚さは約５０００オングストローム程度である。
アプラグ４が露出しているポリイミド膜５上に上層Al配
線６をスパッタ法とリフトオフ法等を用いることによっ
て形成する（ステップ３１０）。このとき上層Al配線６
の膜の厚さは約５０００オングストローム程度である。
【００２４】このように、ポリイミドのような誘電率の
低い材料を層間絶縁膜として用いるので、デバイスにお
ける遅延時間を大幅に短縮できる。また、ポリイミド
は、膜中応力が小さく、耐熱性に優れていることから多
層配線における層間絶縁膜としての利用も非常に有効で
ある。
低い材料を層間絶縁膜として用いるので、デバイスにお
ける遅延時間を大幅に短縮できる。また、ポリイミド
は、膜中応力が小さく、耐熱性に優れていることから多
層配線における層間絶縁膜としての利用も非常に有効で
ある。
【００２５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、下層配線上にレジスト膜を形成し、このレジスト
膜にヴィア孔を穿設する。従って、微細加工が容易なレ
ジスト膜にヴィア孔を穿設するので、１．０μｍ径以下
の微細なヴィア孔を穿設することができる。
れば、下層配線上にレジスト膜を形成し、このレジスト
膜にヴィア孔を穿設する。従って、微細加工が容易なレ
ジスト膜にヴィア孔を穿設するので、１．０μｍ径以下
の微細なヴィア孔を穿設することができる。
【００２６】この微細なヴィア孔に導電物質を含んだガ
スを供給し、一定温度の下で化学反応によりヴィア孔に
導電物質を選択的に堆積させるＣＶＤ法により、ヴィア
プラグを形成すれば、１．０μｍ径以下の微細なヴィア
プラグを形成することができる。すなわち、ＣＶＤ法を
用いているので、１．０μｍ径以下の微細なヴィア孔へ
の導電物質の埋め込みを低温で容易に行うことができる
とともに、レジスト膜の劣化を防止することもできる。
スを供給し、一定温度の下で化学反応によりヴィア孔に
導電物質を選択的に堆積させるＣＶＤ法により、ヴィア
プラグを形成すれば、１．０μｍ径以下の微細なヴィア
プラグを形成することができる。すなわち、ＣＶＤ法を
用いているので、１．０μｍ径以下の微細なヴィア孔へ
の導電物質の埋め込みを低温で容易に行うことができる
とともに、レジスト膜の劣化を防止することもできる。
【００２７】さらに、レジストを除去して、その後、基
板上にポリイミド膜を形成し、ヴィアプラグの上面が露
出するまでポリイミド膜をエッチングした後、ポリイミ
ド膜上に上層配線を形成する。このため、ポリイミド膜
を層間絶縁膜として用いることができる。従って、SiＯ
2 や、Si（ＯＣ2 Ｈ5 ）4 （略称ＴＥＯＳ）等の絶縁膜
に比べ誘電率を低くし、残留応力も小さく、かつ、平坦
性も容易に実現することができる。
板上にポリイミド膜を形成し、ヴィアプラグの上面が露
出するまでポリイミド膜をエッチングした後、ポリイミ
ド膜上に上層配線を形成する。このため、ポリイミド膜
を層間絶縁膜として用いることができる。従って、SiＯ
2 や、Si（ＯＣ2 Ｈ5 ）4 （略称ＴＥＯＳ）等の絶縁膜
に比べ誘電率を低くし、残留応力も小さく、かつ、平坦
性も容易に実現することができる。
【００２８】このように、ポリイミドのような誘電率の
低い材料を層間絶縁膜として用いるので、デバイスの動
作における信号の遅延時間を大幅に短縮でき、高速デバ
イスが実現できる。また、ポリイミドは、膜中応力が小
さく、耐熱性に優れていることから多層配線における層
間絶縁膜としての利用も非常に有効である。
低い材料を層間絶縁膜として用いるので、デバイスの動
作における信号の遅延時間を大幅に短縮でき、高速デバ
イスが実現できる。また、ポリイミドは、膜中応力が小
さく、耐熱性に優れていることから多層配線における層
間絶縁膜としての利用も非常に有効である。
【図１】本実施例に係る各製造工程にかかる各断面図で
ある。
ある。
【図２】本実施例に係る各製造工程にかかる各断面図で
ある。
ある。
【図３】本実施例に係る製造工程のフローチャートであ
る。
る。
【図４】従来例に係る各製造工程にかかる各断面図であ
る。
る。
【図５】従来例に係る各製造工程にかかる各断面図であ
る。
る。
１…下線Al配線、２…レジスト膜、３…ヴィア孔、４…
Alヴィアプラグ、５…ポリイミド膜、６…上層Al配線。
Alヴィアプラグ、５…ポリイミド膜、６…上層Al配線。
Claims (1)
- 【請求項１】 下層配線が形成された基板上にレジスト
膜を形成し、前記レジスト膜にヴィアプラグ埋め込み用
の開孔を穿設する第１のステップと、 次いで、導電物質を含んだガスを供給し、一定温度の下
で化学反応により前記開孔に前記導電物質を選択的に堆
積させてヴィアプラグを形成する第２のステップと、 次いで、前記レジスト膜を除去した後にポリイミド膜を
形成する第３のステップと、 次いで、前記ヴィアプラグの上面が露出するまで前記ポ
リイミド膜をエッチングした後、上層配線を形成して、
前記下層配線と前記上層配線とを前記ヴィアプラグを介
して接続させる第４のステップとを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25628392A JPH06112326A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25628392A JPH06112326A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112326A true JPH06112326A (ja) | 1994-04-22 |
Family
ID=17290502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25628392A Pending JPH06112326A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112326A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026120A (ja) * | 2000-06-20 | 2002-01-25 | Hynix Semiconductor Inc | 半導体素子の金属配線形成方法 |
| JP2008211082A (ja) * | 2007-02-27 | 2008-09-11 | Saitama Univ | 超伝導素子、超伝導集積回路及び超伝導素子の製造方法 |
-
1992
- 1992-09-25 JP JP25628392A patent/JPH06112326A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026120A (ja) * | 2000-06-20 | 2002-01-25 | Hynix Semiconductor Inc | 半導体素子の金属配線形成方法 |
| JP2008211082A (ja) * | 2007-02-27 | 2008-09-11 | Saitama Univ | 超伝導素子、超伝導集積回路及び超伝導素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7338895B2 (en) | Method for dual damascene integration of ultra low dielectric constant porous materials | |
| JP3228183B2 (ja) | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 | |
| KR100538749B1 (ko) | 상호 접속 구조체, 및 로우-ｋ 유전체와 금속 도체 상호접속 구조체를 제조하는 방법 | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| US6943451B2 (en) | Semiconductor devices containing a discontinuous cap layer and methods for forming same | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| JP3517802B2 (ja) | 埋め込み導電層の形成方法 | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| US6123992A (en) | Method of forming aluminum interconnection layer | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| JP2001085523A (ja) | 二重ダマシン構造を有する集積回路およびその製造工程 | |
| JPH06291084A (ja) | 半導体装置及び半導体装置の中にタングステン接点を製造する方法 | |
| JP2001110900A (ja) | 二重ダマシン構造を有する集積回路およびその製造工程 | |
| JPH06112326A (ja) | 半導体装置の製造方法 | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| US6010965A (en) | Method of forming high integrity vias | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100286253B1 (ko) | 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JPH05121560A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 |