JPH06111037A - アナログ乗算器回路 - Google Patents
アナログ乗算器回路Info
- Publication number
- JPH06111037A JPH06111037A JP27922692A JP27922692A JPH06111037A JP H06111037 A JPH06111037 A JP H06111037A JP 27922692 A JP27922692 A JP 27922692A JP 27922692 A JP27922692 A JP 27922692A JP H06111037 A JPH06111037 A JP H06111037A
- Authority
- JP
- Japan
- Prior art keywords
- base
- output
- transistors
- bidifferential
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ギルバート・セル型のアナログ乗算器におい
て、それを構成する素子の非対称性に起因するキャリア
・リークを低減させる。 【構成】 ギルバート・セル型のアナログ乗算器回路に
おいて、双差動トランジスタ９〜１２のコレクタ−ベー
ス間に容量１３〜１６を付加することにより、そのキャ
リア・リークを低減する。
て、それを構成する素子の非対称性に起因するキャリア
・リークを低減させる。 【構成】 ギルバート・セル型のアナログ乗算器回路に
おいて、双差動トランジスタ９〜１２のコレクタ−ベー
ス間に容量１３〜１６を付加することにより、そのキャ
リア・リークを低減する。
Description
【０００１】
【産業上の利用分野】本発明は動作周波数１ＧＨｚ以上
において用いられるギルバート・セル型のアナログ乗算
器回路に係り、特にそのキャリア・リークを低減したギ
ルバート・セル型アナログ乗算器回路に関するものであ
る。
において用いられるギルバート・セル型のアナログ乗算
器回路に係り、特にそのキャリア・リークを低減したギ
ルバート・セル型アナログ乗算器回路に関するものであ
る。
【０００２】
【従来の技術】従来より用いられているギルバート・セ
ル型のアナログ乗算器回路は、差動トランジスタと双差
動トランジスタがシリーズに接続されており、双差動ト
ランジスタのベースにキャリア信号を、差動トランジス
タのベースに比較的低周波のベース・バンド信号を入力
して使用される。
ル型のアナログ乗算器回路は、差動トランジスタと双差
動トランジスタがシリーズに接続されており、双差動ト
ランジスタのベースにキャリア信号を、差動トランジス
タのベースに比較的低周波のベース・バンド信号を入力
して使用される。
【０００３】そして、従来のギルバート・セル型のアナ
ログ乗算器を１ＧＨｚ以上の動作周波数で使用する場合
には、双差動トランジスタの性能ばらつき、ベース、エ
ミッタまたはコレクタ接続部の配線寄生容量のばらつき
に起因した出力電流の差が発生し、キャリア・リークが
増加するという不都合があった。そこで、このキャリア
・リークの抑圧方法はベース・バンド信号入力およびキ
ャリア信号入力にＤＣオフセット電圧を加え、そのＤＣ
電位を変えることにより素子等のばらつきを補正する方
法をとっていた。
ログ乗算器を１ＧＨｚ以上の動作周波数で使用する場合
には、双差動トランジスタの性能ばらつき、ベース、エ
ミッタまたはコレクタ接続部の配線寄生容量のばらつき
に起因した出力電流の差が発生し、キャリア・リークが
増加するという不都合があった。そこで、このキャリア
・リークの抑圧方法はベース・バンド信号入力およびキ
ャリア信号入力にＤＣオフセット電圧を加え、そのＤＣ
電位を変えることにより素子等のばらつきを補正する方
法をとっていた。
【０００４】
【発明が解決しようとする課題】この従来のキャリア・
リーク抑圧方法では、外部よりＤＣ電圧を加えるため回
路および調整が複雑になり、また、ある一定の温度、キ
ャリア周波数でオフセット調整をするので、温度範囲お
よび周波数帯域が狭くなるという問題があった。
リーク抑圧方法では、外部よりＤＣ電圧を加えるため回
路および調整が複雑になり、また、ある一定の温度、キ
ャリア周波数でオフセット調整をするので、温度範囲お
よび周波数帯域が狭くなるという問題があった。
【０００５】本発明はかかる問題を解決するためになさ
れたもので、ギルバート・セル型のアナログ乗算器にお
いて、それを構成する素子の非対称性に起因するキャリ
ア・リークを低減させるアナログ乗算器回路を得ること
を目的とする。
れたもので、ギルバート・セル型のアナログ乗算器にお
いて、それを構成する素子の非対称性に起因するキャリ
ア・リークを低減させるアナログ乗算器回路を得ること
を目的とする。
【０００６】
【課題を解決するための手段】本発明のアナログ乗算器
回路は、ギルバート・セル型のアナログ乗算器回路にお
いて、双差動トランジスタのコレクタ−ベース間の容量
を大きくする手段を備え、キャリア・リークを低減する
ようにしたものである。
回路は、ギルバート・セル型のアナログ乗算器回路にお
いて、双差動トランジスタのコレクタ−ベース間の容量
を大きくする手段を備え、キャリア・リークを低減する
ようにしたものである。
【０００７】
【作用】本発明においては、ギルバート・セル型のアナ
ログ乗算器を構成する素子の非対称性に起因するキャリ
ア・リークを低減する。
ログ乗算器を構成する素子の非対称性に起因するキャリ
ア・リークを低減する。
【０００８】
【実施例】図１は本発明の一実施例を示す回路図であ
る。この図１において、１，２はキャリア入力端、１
７，１８は出力端で、このキャリア入力端１，２および
出力端１７，１８にはエミッタ・フォロワ３，４の各ベ
ースおよびエミッタ・フォロワ７，８の各エミッタがそ
れぞれ接続されている。５および６はエミッタ・フォロ
ワ７および８の各前段のエミッタ・フォロワである。
９，１０および１１，１２はそれぞれエミッタを共通接
続した双差動トランジスタ、１３，１４および１５，１
６はこの双差動トランジスタ９，１０および１１，１２
の各コレクタ−ベース間に付加された容量である。１９
はベース・バンド入力を示す。
る。この図１において、１，２はキャリア入力端、１
７，１８は出力端で、このキャリア入力端１，２および
出力端１７，１８にはエミッタ・フォロワ３，４の各ベ
ースおよびエミッタ・フォロワ７，８の各エミッタがそ
れぞれ接続されている。５および６はエミッタ・フォロ
ワ７および８の各前段のエミッタ・フォロワである。
９，１０および１１，１２はそれぞれエミッタを共通接
続した双差動トランジスタ、１３，１４および１５，１
６はこの双差動トランジスタ９，１０および１１，１２
の各コレクタ−ベース間に付加された容量である。１９
はベース・バンド入力を示す。
【０００９】つぎにこの図１に示す実施例の動作を説明
する。まず、双差動トランジスタ９，１０および１１，
１２は、出力で同位相入力信号成分を極力おさえ、差動
入力信号成分に対する出力を得る作動増幅器を構成して
いる。そして、キャリア入力端１，２からの入力信号は
それぞれエミッタ・フォロワ３，４を介して双差動トラ
ンジスタ９，１２および１０，１１の各ベースに印加さ
れ、この双差動トランジスタ９〜１２とベース・バンド
入力１９によってアナログ乗算が行われ、出力端１７，
１８には乗算出力が得られる。
する。まず、双差動トランジスタ９，１０および１１，
１２は、出力で同位相入力信号成分を極力おさえ、差動
入力信号成分に対する出力を得る作動増幅器を構成して
いる。そして、キャリア入力端１，２からの入力信号は
それぞれエミッタ・フォロワ３，４を介して双差動トラ
ンジスタ９，１２および１０，１１の各ベースに印加さ
れ、この双差動トランジスタ９〜１２とベース・バンド
入力１９によってアナログ乗算が行われ、出力端１７，
１８には乗算出力が得られる。
【００１０】つぎに、このアナログ乗算器において、ベ
ース・バンド電位差を０Ｖとしたときの出力レベルをキ
ャリア・リークとし、スパイス（ＳＰＩＣＥ）によるシ
ミュレーションを行った結果、５０Ω系で３．８×１０
-5Ｖ0Pの出力レベルが得られた。ただし、ここでキャリ
ア信号は、周波数２ＧＨｚで両相入力とし、容量１３〜
１６の容量値は各５０ｆＦとした。一方、本発明におい
て提案した容量１３〜１６を省いた回路におけるキャリ
ア・リークは２．５×１０-4Ｖ0Pの出力レベルとなり約
１６ｄＢ劣化している。
ース・バンド電位差を０Ｖとしたときの出力レベルをキ
ャリア・リークとし、スパイス（ＳＰＩＣＥ）によるシ
ミュレーションを行った結果、５０Ω系で３．８×１０
-5Ｖ0Pの出力レベルが得られた。ただし、ここでキャリ
ア信号は、周波数２ＧＨｚで両相入力とし、容量１３〜
１６の容量値は各５０ｆＦとした。一方、本発明におい
て提案した容量１３〜１６を省いた回路におけるキャリ
ア・リークは２．５×１０-4Ｖ0Pの出力レベルとなり約
１６ｄＢ劣化している。
【００１１】図２は図１の動作説明に供するローカル周
波数２ＧＨｚおよび３ＧＨｚでのキャリア・リークシミ
ュレーション値を示す特性図で、双差動トランジスタの
コレクタ・ベース間の容量に対するキャリア・リークの
特性を対数表で表わしたものである。（ａ）はローカル
周波数ｆLO＝２ＧＨｚを示し、（ｂ）はｆLO＝３ＧＨｚ
を示す。そして、この図２は容量値を変えたときのキャ
リア・リークの値を示すグラフである。ただし、この容
量値にはトランジスタのコレクタ−ベース間寄生容量も
含んでいる。
波数２ＧＨｚおよび３ＧＨｚでのキャリア・リークシミ
ュレーション値を示す特性図で、双差動トランジスタの
コレクタ・ベース間の容量に対するキャリア・リークの
特性を対数表で表わしたものである。（ａ）はローカル
周波数ｆLO＝２ＧＨｚを示し、（ｂ）はｆLO＝３ＧＨｚ
を示す。そして、この図２は容量値を変えたときのキャ
リア・リークの値を示すグラフである。ただし、この容
量値にはトランジスタのコレクタ−ベース間寄生容量も
含んでいる。
【００１２】なお、上記実施例においては、双差動トラ
ンジスタのコレクタ−ベース間に容量を付加する場合を
例にとって説明したが、本発明はこれに限定されるもの
ではなく、双差動トランジスタのコレクタ−ベース間に
容量を追加するかわりに双差動トランジスタの素子サイ
ズを大きくしてもキャリア・リークを低減することがで
きる。そして、この双差動トランジスタのコレクタ−ベ
ース間に容量を付加することおよび双差動トランジスタ
の素子サイズを大きくすることは双差動トランジスタの
コレクタ−ベース間の容量を大きくする手段を構成して
いる。
ンジスタのコレクタ−ベース間に容量を付加する場合を
例にとって説明したが、本発明はこれに限定されるもの
ではなく、双差動トランジスタのコレクタ−ベース間に
容量を追加するかわりに双差動トランジスタの素子サイ
ズを大きくしてもキャリア・リークを低減することがで
きる。そして、この双差動トランジスタのコレクタ−ベ
ース間に容量を付加することおよび双差動トランジスタ
の素子サイズを大きくすることは双差動トランジスタの
コレクタ−ベース間の容量を大きくする手段を構成して
いる。
【００１３】
【発明の効果】以上説明したように本発明は、ギルバー
ト・セル型のアナログ乗算器回路において、双差動トラ
ンジスタのベース−コレクタ間の容量を大きくするよう
にしたので、キャリア・リークを低減することができる
効果がある。
ト・セル型のアナログ乗算器回路において、双差動トラ
ンジスタのベース−コレクタ間の容量を大きくするよう
にしたので、キャリア・リークを低減することができる
効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の動作説明に供するローカル周波数でのキ
ャリア・リークシミュレーション値を示す特性図であ
る。
ャリア・リークシミュレーション値を示す特性図であ
る。
３〜８ エミッタ・フォロワ ９〜１２ 双差動トランジスタ １３〜１６ 容量 １９ ベースバンド入力
Claims (1)
- 【請求項１】 ギルバート・セル型のアナログ乗算器回
路において、双差動トランジスタのコレクタ−ベース間
の容量を大きくする手段を備え、キャリア・リークを低
減するようにしたことを特徴とするアナログ乗算器回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27922692A JP2856002B2 (ja) | 1992-09-25 | 1992-09-25 | アナログ乗算器回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27922692A JP2856002B2 (ja) | 1992-09-25 | 1992-09-25 | アナログ乗算器回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06111037A true JPH06111037A (ja) | 1994-04-22 |
| JP2856002B2 JP2856002B2 (ja) | 1999-02-10 |
Family
ID=17608192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27922692A Expired - Fee Related JP2856002B2 (ja) | 1992-09-25 | 1992-09-25 | アナログ乗算器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856002B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004006430A1 (ja) * | 2002-07-03 | 2004-01-15 | Kabushiki Kaisha Toyota Jidoshokki | Ａｇｃ回路 |
| JP2008306617A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電気分散補償等化回路 |
-
1992
- 1992-09-25 JP JP27922692A patent/JP2856002B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004006430A1 (ja) * | 2002-07-03 | 2004-01-15 | Kabushiki Kaisha Toyota Jidoshokki | Ａｇｃ回路 |
| JP2008306617A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電気分散補償等化回路 |
| JP4522436B2 (ja) * | 2007-06-11 | 2010-08-11 | 日本電信電話株式会社 | 電気分散補償等化回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2856002B2 (ja) | 1999-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329189A (en) | Mixer circuit | |
| JPH07111471A (ja) | 受信機 | |
| US7039383B2 (en) | Quadrature mixer circuit including three-input local mixers | |
| US6347221B1 (en) | Orthogonal modulator having a modulation mixer | |
| US5608796A (en) | Balanced phase splitting circuit | |
| JP2002198746A (ja) | 位相線形広帯域周波数変換 | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| JP2856002B2 (ja) | アナログ乗算器回路 | |
| JP4083840B2 (ja) | 相互コンダクタンス増幅器および電圧制御発振器 | |
| Kimura et al. | Frequency mixer with a frequency doubler for integrated circuits | |
| Klumperink et al. | AM suppression with low AM-PM conversion with the aid of a variable-gain amplifier | |
| CN1628411B (zh) | 放大器电路、回转器电路、滤波器装置和放大信号的方法 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JP2000059147A (ja) | ミキサー回路 | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JP3388196B2 (ja) | 利得制御回路 | |
| JPH0831772B2 (ja) | 位相合成・分岐回路 | |
| JP4282820B2 (ja) | 周波数変換回路 | |
| JPH04165801A (ja) | 差動増幅回路 | |
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| JP3460876B2 (ja) | 半導体装置 | |
| JPS5829620Y2 (ja) | 増幅回路 | |
| JPH11298293A (ja) | 位相シフト回路 | |
| JPS6054503A (ja) | 偶数次高周波逓倍回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |