JPS5829620Y2 - 増幅回路 - Google Patents

増幅回路

Info

Publication number
JPS5829620Y2
JPS5829620Y2 JP9596278U JP9596278U JPS5829620Y2 JP S5829620 Y2 JPS5829620 Y2 JP S5829620Y2 JP 9596278 U JP9596278 U JP 9596278U JP 9596278 U JP9596278 U JP 9596278U JP S5829620 Y2 JPS5829620 Y2 JP S5829620Y2
Authority
JP
Japan
Prior art keywords
amplifier circuit
emitter
signal
differential amplifier
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9596278U
Other languages
English (en)
Other versions
JPS5513454U (ja
Inventor
正治 村上
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP9596278U priority Critical patent/JPS5829620Y2/ja
Publication of JPS5513454U publication Critical patent/JPS5513454U/ja
Application granted granted Critical
Publication of JPS5829620Y2 publication Critical patent/JPS5829620Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、増幅回路に係り、特に差動増幅回路の増幅出
力をエミッタフォロアを介して取り出す増幅回路の改良
に関する。
一般に増幅回路は、次段に接続される回路への伝送損失
を少な(するために出力インピーダンスを低く設定され
ることが多い。
第1図は従来の増幅回路の一例を示すもので、差動増幅
回路11の出力側にエミッタフォロア12が接続される
ことによって出力インピーダンスが低くされている。
即ち第1図において差動増幅回路11の一対の入力端A
、Bは各対応して一対のトランジスタQ。
Q′のベースに接続され、このトランジスタQ、Q’の
各エミッタは一括接続されたのち定電流源13を介して
接地され、一方のトランジスタQ′のコレクタハ電源ラ
イン14に接続され、他方のトランジスタQのコレクタ
はコレクタ負荷抵抗Rcを介して電源ライン14に接続
されている。
そして前記一対の入力端A、B間に入力信号源15が接
続され、前記トランジスタQのコレクタはエミッタフォ
ロア12のトランジスタ160ベースに接続されている
このトランジスタ16はコレクタが電源ライン14に接
続され、エミッタは抵抗REを介して接地されている。
そしてこのエミッタは信号出力端17に接続され、さら
に負荷インピーダンスRLを介して接地されている。
また前記電源ライン14は電源端子18に接続され、こ
の電源端子18は電源インピーダンスr8を介して電源
19が接続されると共にデカップリングコンデンサCを
介して接地されている。
また上記電源端子18には一般に他の回路網20も接続
されている。
而して、上記増幅回路において、信号源15の出力信号
が入力端A、Hに印加されて差動増幅回路11により増
幅され、トランジスタQのコレクタに出力信号e□とし
て現われる。
このような動作において、信号源15から電源ライン1
4への信号の漏れ分Jeについて考える。
差動増幅回路11単体について考えれば、この回路11
に電源19から供給される電流は定電流源13で決定さ
れ常に一定であるので、信号源15からの入力信号の大
小に拘らず電源ライン14に信号の漏れはない。
つまり電源19側から差動増幅回路11単体のみを見れ
ば一定負荷である。
然るに差動増幅回路11の出力側にはエミッタフォロア
12が接続されており、このため次の様に信号の漏れが
電源ライン14に現われる。
即ち差動増幅回路11からエミッタフォロア12側およ
び電源19側を見た等価回路は第2図のように示される
から、Jeは次式で示される。
但し つまり漏れ信号Jeは、差動増幅回路11の出力信号e
oに比例し、電源インピーダンスr8の値が大きいほど
大きく、また入力信号周波数が低いほど大きく、またデ
カップリングコンデンサCの容量、負荷インピーダンス
RLおよびエミッタ抵抗REが小さいほど大きくなる。
このため信号源15から音声信号が入力するような場合
には、その低い周波数帯域に対してリアタンクXcはか
なり大きくなるので、コンデンサCの容量を十分大きく
しないと電源ライン14への信号の漏れを除去できない
音声増幅系においては、このような電源ラインへの信号
の漏れが、他の回路網20に混入すると歪特性の劣化と
か音量をしぼっても後段に音声信号が漏れて混入し音残
りという現象が現われる等の悪影響を及ぼす。
この悪影響を避ける一般的対策としてコンデンサCの容
量を大きくすれば、部品のコストが高くなり、部品の形
状も大きくなり増幅回路の構成上不具合が生じる。
本考案は上記の欠点を除去すべくなされたもので、差動
増幅回路の一対の出力端に対応して出力用および信号漏
れ補償用〇一対の工□ツタフォロアを接続し、この一対
のエミッタフォロアの各エミッタにそれぞれ接続される
インピーダンス素子のインピーダンス関係を適切に選ぶ
ことによって、差動増幅回路および一対の工□ツタフォ
ロアの共用の電源ラインへ各エミッタフォロアから互い
に逆相で等振幅の信号が漏れて打ち消し合うので漏れ信
号をほぼ零にし得る増幅回路を提供するものである。
以下図面を参照して本考案の一実施例を詳細に説明する
第3図に示す増幅回路は、第1図を参照して前述した従
来の回路に比べて、差動増幅回路31のトランジスタQ
′のコレクタと電源ライン14との間にもコレクタ負荷
抵抗Rc′が挿入接続されている点および前記出力用の
エミッタフォロア12とは別に信号漏れ補償用のエミッ
タフォロア32が電源ライン14と接地点との間に接続
され、このエミッタフォロア32のトランジスタ330
ベースに前記トランジスタQ′のコ フタが接続されて
いる点およびデカップリングコンデンサCが省略された
点で異なる。
その他の点は従来と同じなので、第3図中第1図と同一
部分は同一符号を付してその説明を省略し、以下界なる
点について詳述する。
上記信号漏れ補償用のエミッタフォロア32のエミッタ
抵抗RE′と出力用エミッタフォロア12のエミッタ抵
抗REとの抵抗値関係は後述するように所定の関係に選
定されている。
而して上記構成の増幅回路において、電源ライン14に
は工□ツタフォロア12.32から各対応して漏れ信号
Je1.le2が生じる。
この場合、エミッタフォロア12.32は差動増幅回路
31の互いに逆相の出力信号が入力されているので、上
記Je1.Je2は互いに逆相である。
次に上記Je1.Je2の大きさを求める。
Jelについては第2図においてコンデンサCが省略さ
れた等価回路から次式で示される。
これに対して、(e2は、差動増幅回路31のトランジ
スタQ′のコレクタ出力電圧を=ke□で表わせば次式
で示される。
但し したがって電源ライン14への漏れ信号ijeは上式(
2) 、 (3)のJel、Je2の和であるからA
e =A el + Je2=e□r。
となる。
ここで、RE’=(RE/RL)Xkの関係に選べば、
leはほぼ零になり、漏れ信号Aeが除去されることに
なる。
つまり信号漏れ補償用エミッタフォロア32のトランジ
スタ33のエミッタには、出力用エミッタフォロア12
のトランジスタ16の工□ツタに接続されているインピ
ーダンス、即ちエミッタ抵抗REおよび負荷インピーダ
ンスRLの並列インピーダンス(RE/RL)のに倍の
インピーダンスk(RE/RL)を有するインピーダン
ス素子を接続しておくことによって、各エミッタフォロ
ア12゜32による電源ライン14への互いの逆相の漏
れ信号Je1.Je2を等振幅にして互いに打ち消し合
うようにすることができる。
したがって上述したような増幅回路によれば、従来必要
とされたデカップリングコンデンサが省略されているに
も拘らず、音声信号等の低周波信号の増幅に用いても電
源ライン14への漏れ信号Jeはほぼ零であるから、他
回路への悪影響はなく音声増幅系の歪特性等の劣化をま
ねくおそれがない。
また第3図の回路に対して、容量が小さく、したがって
部品コストが安く小形で実装設計上支障が少ないような
デカップリングコンデンサCを第1図と同様に接続した
場合でも、そのリアクタンスをXcで表わせば となり、やはりRE’=(RuRL)X kの関係に
選んでおけばAe=0にすることができる。
さらに第4図に示すようにエミッタ抵抗REに代えて定
電流源41を用いてもよく、この場合には定電流源41
のインピーダンスが負荷インピーダンスRLに比べて非
常に大きいので となり、したがって前式(5)におけるJelを上菟9
)で示されるものに置換すればRE′=RL′×kを満
足すれば漏れ信号Jeをほぼ零にすることができる。
なお第4図中第3図と同一部分は同一符号を付してその
説明を省略する。
本考案は上述したように、差動増幅回路の一対の出力端
に対応して出力用および信号漏れ補償用の一対のエミッ
タフォロアを接続し、この一対のエミッタフォロアの各
エミッタにそれぞれ接続されるインピーダンス素子のイ
ンピーダンス関係を適切に選ぶことによって、差動増幅
回路および一対の工□ツタフォロアの共用の電源ライン
へ各エミッタフォロアから互いに逆相で等振幅の信号が
漏れて打ち消し合うので、漏れ信号をほぼ零にし得る増
幅回路を提供できる。
【図面の簡単な説明】
第1図は従来の増幅回路の一例を示す回路図、第2図は
第1図の差動増幅回路からのエミッタフォロア側を見た
等価回路図、第3図は本考案に係る増幅回路の一実施例
を示す回路図、第4図は同じく他の実施例を示す回路図
である。 12・・・・・・出力用エミッタフォロア、31・・・
・・・差動増幅回路、32・・・・・信号漏れ補償用エ
ミッタフォロア、Q、Q’・・・・・・トランジスタ、
RC,Rc’・・・・・・コレクタ負荷抵抗、RE 、
RE’・・・・・・エミッタ抵抗、RL・・・・・・
負荷インピーダンス。

Claims (1)

  1. 【実用新案登録請求の範囲】 一対のトランジスタにそれぞれコレクタ負荷抵抗RC,
    RC’が接続された差動増幅回路と、この差動増幅回路
    の電源ラインから電源が供給され差動増幅回路の一対の
    トランジスタの各コレクタ出力信号が対応して入力され
    る出力用エミッタフォロアトランジスタおよび信号漏れ
    補償用エミッタフォロアトランジスタとを具備し、出力
    用エミッタフォロアのトランジスタのエミッタに接続さ
    れるインピーダンス素子のインピーダンスに比べて信号
    漏れ用エミッタフォロアのトランジスタの工□ツタに接
    続されるインピーダンス素子のインピーRC′ ダンスがほぼk (= −−)倍に選定されてなc ることを特徴とする増幅回路。
JP9596278U 1978-07-12 1978-07-12 増幅回路 Expired JPS5829620Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9596278U JPS5829620Y2 (ja) 1978-07-12 1978-07-12 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9596278U JPS5829620Y2 (ja) 1978-07-12 1978-07-12 増幅回路

Publications (2)

Publication Number Publication Date
JPS5513454U JPS5513454U (ja) 1980-01-28
JPS5829620Y2 true JPS5829620Y2 (ja) 1983-06-29

Family

ID=29029403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9596278U Expired JPS5829620Y2 (ja) 1978-07-12 1978-07-12 増幅回路

Country Status (1)

Country Link
JP (1) JPS5829620Y2 (ja)

Also Published As

Publication number Publication date
JPS5513454U (ja) 1980-01-28

Similar Documents

Publication Publication Date Title
KR100427878B1 (ko) 증폭회로
US4406990A (en) Direct coupled DC amplification circuit
JPH11251845A (ja) 低電圧増幅器
JPS6218977Y2 (ja)
US5424686A (en) Negative-resistance-compensated microwave buffer
US6642787B1 (en) Differential amplifier with two long-tailed pairs of transistors
US3210681A (en) Bandpass amplifier with transistorized isolation stage
US4132958A (en) Feedbeside correction circuit for an amplifier
JPS5829620Y2 (ja) 増幅回路
US3449683A (en) Operational thin film amplifier
JPS5949723B2 (ja) 増幅装置
US4689580A (en) Active filter circuit
US7978011B1 (en) Systems and methods for mitigating distortion in single-ended amplifiers
JPS6345125B2 (ja)
US4365207A (en) Integrated high frequency amplifier
US3260946A (en) Transistor amplifier with bias compensation
JPH07307625A (ja) アンバランス−バランス変換回路
US3614644A (en) Amplifier apparatus with distortion compensation
US5115204A (en) Differential amplifier
US3786361A (en) Broadband amplifier
JPH07273557A (ja) 周波数変換回路
US3533002A (en) Operational amplifier providing low input current and enhanced high frequency gain
JPH02296408A (ja) 差動増幅回路
JP4221131B2 (ja) 可変利得増幅回路
JPH0239881B2 (ja)