JPH06105872B2 - 光入力半導体スイツチ回路 - Google Patents
光入力半導体スイツチ回路Info
- Publication number
- JPH06105872B2 JPH06105872B2 JP61085407A JP8540786A JPH06105872B2 JP H06105872 B2 JPH06105872 B2 JP H06105872B2 JP 61085407 A JP61085407 A JP 61085407A JP 8540786 A JP8540786 A JP 8540786A JP H06105872 B2 JPH06105872 B2 JP H06105872B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phototransistor
- base
- semiconductor switch
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明はアイソレータなどに用いられる光入力半導体ス
イッチ回路に関するものである。
イッチ回路に関するものである。
［背景技術］ 第４図は従来のこの種の半導体スイッチ回路を示したも
のである。同図（ａ）において、Ｅは直流電源、RLは負
荷、MTは高出力用MOSトランジスタであり、抵抗ＲはMOS
トランジスタMTのゲートソース間の蓄積電荷を放電させ
るものであるが、この方式においては、照射される光の
強度変化に応じてMOSトランジスタMTのドレインソース
間電流が徐々に変化する領域があり、この種のスイッチ
に要求される特性の一つであるスナップ特性がないとい
う欠点があった。
のである。同図（ａ）において、Ｅは直流電源、RLは負
荷、MTは高出力用MOSトランジスタであり、抵抗ＲはMOS
トランジスタMTのゲートソース間の蓄積電荷を放電させ
るものであるが、この方式においては、照射される光の
強度変化に応じてMOSトランジスタMTのドレインソース
間電流が徐々に変化する領域があり、この種のスイッチ
に要求される特性の一つであるスナップ特性がないとい
う欠点があった。
また第５図は第４図の回路を改良したもので、MOSトラ
ンジスタMTのゲートソース間に接合型FET（JT）を接続
し、光が入射するとこのFETを非導通とし、光が遮断さ
れると導通するようにして、光強度の変化に対してMOS
トラジスタMTのゲートソース間の並列インピーダンスが
大きく変化するようにし、同図（ｂ）に示すように、中
間領域を狭くしたものであるが、やはりスナップ特性に
欠けるという欠点があった。
ンジスタMTのゲートソース間に接合型FET（JT）を接続
し、光が入射するとこのFETを非導通とし、光が遮断さ
れると導通するようにして、光強度の変化に対してMOS
トラジスタMTのゲートソース間の並列インピーダンスが
大きく変化するようにし、同図（ｂ）に示すように、中
間領域を狭くしたものであるが、やはりスナップ特性に
欠けるという欠点があった。
［発明の目的］ 本発明は上記の問題点に鑑み為されたものであり、その
目的とするところは、光入力のレベル変化が緩やかであ
っても、出力用MOSトランジスタMTに流れる電流が急激
に変化するいわゆるスナップ特性と、入力が多少変動し
てもチャタリングを起こさないいわゆるヒステリシス特
性とを有する半導体スイッチ回路を提供するにある。
目的とするところは、光入力のレベル変化が緩やかであ
っても、出力用MOSトランジスタMTに流れる電流が急激
に変化するいわゆるスナップ特性と、入力が多少変動し
てもチャタリングを起こさないいわゆるヒステリシス特
性とを有する半導体スイッチ回路を提供するにある。
［発明の開示］ 而して本発明は、フォトダイオードアレーPDの出力によ
りMOSトランジスタMTのゲートを制御するようにした半
導体スイッチ回路において、ベース端子付きフォトトラ
ンジスタPTのコレクタに抵抗R3を接続して構成されてい
る直列回路と、２個の抵抗R1,R2の直列回路とで並列回
路を構成し、上記MOSトランジスタMTとゲートＧとソー
スＳとの間に接続されているトランジスタTRのコレクタ
−エミッタ間に、上記並列回路を接続し、かつ上記分圧
用抵抗R1,R2の分圧点を前記フォトトランジスタPTのベ
ースに接続すると共に、上記トランジスタTRのベースを
上記フォトトランジスタPTのコレクタに接続したもので
あり、ベース端子付きフオトトランジスタPTの光励起と
ベースバイアスとを巧みに利用して、フォトトランジス
タPTとトランジスタTRとの並列回路に負性抵抗特性を持
たせたものである。
りMOSトランジスタMTのゲートを制御するようにした半
導体スイッチ回路において、ベース端子付きフォトトラ
ンジスタPTのコレクタに抵抗R3を接続して構成されてい
る直列回路と、２個の抵抗R1,R2の直列回路とで並列回
路を構成し、上記MOSトランジスタMTとゲートＧとソー
スＳとの間に接続されているトランジスタTRのコレクタ
−エミッタ間に、上記並列回路を接続し、かつ上記分圧
用抵抗R1,R2の分圧点を前記フォトトランジスタPTのベ
ースに接続すると共に、上記トランジスタTRのベースを
上記フォトトランジスタPTのコレクタに接続したもので
あり、ベース端子付きフオトトランジスタPTの光励起と
ベースバイアスとを巧みに利用して、フォトトランジス
タPTとトランジスタTRとの並列回路に負性抵抗特性を持
たせたものである。
以下第１図の実施例によって詳述すると、同図（ａ）に
おいて、まず光入力がない時には、フオトダイオードア
レーPDに光起電力が発生せず、MOSトランジスタMTのゲ
ートソース間電圧がゼロであるため、MOSトランジスタM
Tはオフ状態にある。次に光が少し入射すると、フオト
ダイオードアレーPDに光起電力が発生し、抵抗R3を通っ
てトランジスタTRのベースに電流が供給され、トランジ
スタTRはオン状態となる。従ってMOSトランジスタMTの
ゲートソース間には電圧が印加されず、MOSトランジス
タMTは依然としてオフ状態にある。
おいて、まず光入力がない時には、フオトダイオードア
レーPDに光起電力が発生せず、MOSトランジスタMTのゲ
ートソース間電圧がゼロであるため、MOSトランジスタM
Tはオフ状態にある。次に光が少し入射すると、フオト
ダイオードアレーPDに光起電力が発生し、抵抗R3を通っ
てトランジスタTRのベースに電流が供給され、トランジ
スタTRはオン状態となる。従ってMOSトランジスタMTの
ゲートソース間には電圧が印加されず、MOSトランジス
タMTは依然としてオフ状態にある。
光入力が増加してある値に達すると、フォトトランジス
タPTに電流が流れ始めてトランジスタTRのベースエミッ
タ間電圧を低下させ、それによりトランジスタTRのコレ
クタ電流が減少するので、フォトダイオードアレーPDを
流れる電流が減少し、フォトダイオードアレーPDの端子
電圧が上昇する。第２図は一定の光が照射されている場
合の、フォトダイオードアレーPDの端子電圧Ｖと電流Ｉ
との関係を示したもので、電流Ｉが小さくなると端子電
圧Ｖが上昇する。こうしてフオトダイオードアレーPDの
端子電圧が上昇すると、抵抗R1を通ってフォトトランジ
スタPTにベース電流が注入されるので、フォトトランジ
スタPTのコレクタ電流が一層大きくなり、そのためにト
ランジスタTRのベース電位が更に下がって、トランジス
タTRのコレクタ電流を一層小さくし、その結果フオトダ
イオードアレーPDの端子電圧を一層大きくする。
タPTに電流が流れ始めてトランジスタTRのベースエミッ
タ間電圧を低下させ、それによりトランジスタTRのコレ
クタ電流が減少するので、フォトダイオードアレーPDを
流れる電流が減少し、フォトダイオードアレーPDの端子
電圧が上昇する。第２図は一定の光が照射されている場
合の、フォトダイオードアレーPDの端子電圧Ｖと電流Ｉ
との関係を示したもので、電流Ｉが小さくなると端子電
圧Ｖが上昇する。こうしてフオトダイオードアレーPDの
端子電圧が上昇すると、抵抗R1を通ってフォトトランジ
スタPTにベース電流が注入されるので、フォトトランジ
スタPTのコレクタ電流が一層大きくなり、そのためにト
ランジスタTRのベース電位が更に下がって、トランジス
タTRのコレクタ電流を一層小さくし、その結果フオトダ
イオードアレーPDの端子電圧を一層大きくする。
従って光入力がある一定値に達すると、それ以上は光入
力が増加しなくても、トランジスタTRの出力電流の変化
がフォドダイオードアレーPDの端子電圧の変化としてフ
ォトトランジスタPTの入力に正帰還され、それによって
フオトダイオードアレーPDの両端電圧が加速度的に増加
し、MOSトランジスタMTを急速にオンさせるのである。
力が増加しなくても、トランジスタTRの出力電流の変化
がフォドダイオードアレーPDの端子電圧の変化としてフ
ォトトランジスタPTの入力に正帰還され、それによって
フオトダイオードアレーPDの両端電圧が加速度的に増加
し、MOSトランジスタMTを急速にオンさせるのである。
次に上記の状態から光入力が減少してくると、フオトダ
イオードアレーPDの端子電圧も減少するが、ある程度ま
ではフオトトランジスタPTがオン状態にあるので、トラ
ンジスタTRのベース電位が上がらず、トランジスタTRは
オフ状態を維持する。更に光入力が減少すると、フォト
トランジスタPTのベース電位が低下し始めると同時に、
フォトトランジスタPTの光励起も減少し始め、トランジ
スタTRはベース電位が上昇してコレクタ電流が流れ始め
る。すると第２図に示した特性により、フオトダイオー
ドアレーPDの端子電圧が減少してフオトトランジスタPT
のベース電流を一層減少させ、そのためにトランジスタ
TRには一層大きなコレクタ電流が流れるので、フオトダ
イオードアレーPDの端子電圧は加速度的に減少すること
になる。
イオードアレーPDの端子電圧も減少するが、ある程度ま
ではフオトトランジスタPTがオン状態にあるので、トラ
ンジスタTRのベース電位が上がらず、トランジスタTRは
オフ状態を維持する。更に光入力が減少すると、フォト
トランジスタPTのベース電位が低下し始めると同時に、
フォトトランジスタPTの光励起も減少し始め、トランジ
スタTRはベース電位が上昇してコレクタ電流が流れ始め
る。すると第２図に示した特性により、フオトダイオー
ドアレーPDの端子電圧が減少してフオトトランジスタPT
のベース電流を一層減少させ、そのためにトランジスタ
TRには一層大きなコレクタ電流が流れるので、フオトダ
イオードアレーPDの端子電圧は加速度的に減少すること
になる。
従って上記の構成によれば、第１図（ｂ）に示したよう
に、光強度がある値に達するとMOSトランジスMTが瞬時
にオンあるいはオフするいわゆるスナップ特性が得られ
るものである。また同図において、負荷電流ILのオン動
作時とオフ動作時における光強度が互いに異なり、この
種のスイッチの特性として望ましいヒステリシスが示さ
れているが、このヒステリシス特性を示す理由は次の通
りである。すなわち第１図（ａ）の構成において、光入
力が増加して行く時には、トランジスタTRがオン状態に
あってフォトダイオードアレーPDの端子電圧が低く、そ
のためにフォトトランジスタPTのバイアス電圧が低いの
で、光強度が充分大きくならなければ、トランジスタTR
をオフさせることができず、一方光強度が減少して行く
場合には、トランジスタTRがオフ状態にあるので、フォ
トダイオードアレーPDの端子電圧が比較的高く、そのた
めフォトトランジスタPTのバイアス電圧が高いので、そ
の分だけ光強度がオン動作時よりも余分に減少した時点
でトランジスタTRをオンさせるためである。
に、光強度がある値に達するとMOSトランジスMTが瞬時
にオンあるいはオフするいわゆるスナップ特性が得られ
るものである。また同図において、負荷電流ILのオン動
作時とオフ動作時における光強度が互いに異なり、この
種のスイッチの特性として望ましいヒステリシスが示さ
れているが、このヒステリシス特性を示す理由は次の通
りである。すなわち第１図（ａ）の構成において、光入
力が増加して行く時には、トランジスタTRがオン状態に
あってフォトダイオードアレーPDの端子電圧が低く、そ
のためにフォトトランジスタPTのバイアス電圧が低いの
で、光強度が充分大きくならなければ、トランジスタTR
をオフさせることができず、一方光強度が減少して行く
場合には、トランジスタTRがオフ状態にあるので、フォ
トダイオードアレーPDの端子電圧が比較的高く、そのた
めフォトトランジスタPTのバイアス電圧が高いので、そ
の分だけ光強度がオン動作時よりも余分に減少した時点
でトランジスタTRをオンさせるためである。
第３図は他の実施例を示したもので、第１図と同一の回
路にダイオードＤを追加しただけのものであり、この構
成により、光入力遮断時における出力電流ILの応答を速
くすることができる。すなわち第１図の場合には、光遮
断時にMOTトランジスタMTのゲートソース間に蓄積され
ていた電荷が放電する際に、放電電流が抵抗R1,R2にも
流れるので、この分圧点の電圧が一定値以下になるまで
はフォトトランジスタPTがオフせず、そのためトランジ
スタTRがいつまでもオフ状態にあってMOSトランジスタM
Tがオフするのを遅らせるのであるが、ダイオードＤが
挿入されていると、MOSトランジスタMTのゲートソース
間蓄積電荷に関係なく、光入力が遮断されると直ちに抵
抗R1,R2に流れる電流がなくなり、フォトトランジスタP
Tが完全にオフしてトランジスタTRをオンさせ、MOSトラ
ンジスタMTの蓄積電荷を速やかに放電させることによ
り、MOSトランジスタMTを急速にオフさせることができ
るのである。
路にダイオードＤを追加しただけのものであり、この構
成により、光入力遮断時における出力電流ILの応答を速
くすることができる。すなわち第１図の場合には、光遮
断時にMOTトランジスタMTのゲートソース間に蓄積され
ていた電荷が放電する際に、放電電流が抵抗R1,R2にも
流れるので、この分圧点の電圧が一定値以下になるまで
はフォトトランジスタPTがオフせず、そのためトランジ
スタTRがいつまでもオフ状態にあってMOSトランジスタM
Tがオフするのを遅らせるのであるが、ダイオードＤが
挿入されていると、MOSトランジスタMTのゲートソース
間蓄積電荷に関係なく、光入力が遮断されると直ちに抵
抗R1,R2に流れる電流がなくなり、フォトトランジスタP
Tが完全にオフしてトランジスタTRをオンさせ、MOSトラ
ンジスタMTの蓄積電荷を速やかに放電させることによ
り、MOSトランジスタMTを急速にオフさせることができ
るのである。
また本発明において、ベース端子付きフォトトランジス
タPTを用いている理由は、これがもし通常のフォトトラ
ンジスタである場合には、フォトダイオードアレーPDの
端子電圧が上昇した時に正帰還がかからず、一方これが
通常のトランジスタである場合には、フォトダイオード
アレーPDの端子電圧が上昇してバイアス電圧が上昇しな
い限りこのトランジスタが導通さず、従ってこれが導通
しない限り次段のトランジスタTRがオフしないので、フ
ォトダイオードアレーPDの端子電圧も上昇しないからで
ある。なおこのベース端子付きフォトトランジスタPT
は、通常のフォトトランジスタのコレクタベース間にフ
ォトダイオードを接続して構成することも可能である。
タPTを用いている理由は、これがもし通常のフォトトラ
ンジスタである場合には、フォトダイオードアレーPDの
端子電圧が上昇した時に正帰還がかからず、一方これが
通常のトランジスタである場合には、フォトダイオード
アレーPDの端子電圧が上昇してバイアス電圧が上昇しな
い限りこのトランジスタが導通さず、従ってこれが導通
しない限り次段のトランジスタTRがオフしないので、フ
ォトダイオードアレーPDの端子電圧も上昇しないからで
ある。なおこのベース端子付きフォトトランジスタPT
は、通常のフォトトランジスタのコレクタベース間にフ
ォトダイオードを接続して構成することも可能である。
［発明の効果］ 上述のように本発明による光入力半導体スイッチ回路
は、ベース端子付きフォトトランジスタのコレクタに抵
抗を接続して構成されている直列回路と、２個の抵抗の
直列回路とで並列回路を構成し、上記MOSトランジスタ
のゲートとソースとの間に接続されているトランジスタ
のコレクタ−エミッタ間に、上記並列回路を接続し、か
つ上記分圧用抵抗の分圧点を前記フォトトランジスタの
ベースに接続すると共に、上記トランジスタのベースを
上記フォトトランジスタのコレクタに接続したものであ
るから、ベース端子付きフォトトランジスタと通常のト
ランジスタとを組み合わせるというきわめて簡単な構成
により、この種の半導体スイッチ回路にスイッチの特性
として望ましいスナップ特性とヒステリシス特性とを持
たせるこができるという利点がある。
は、ベース端子付きフォトトランジスタのコレクタに抵
抗を接続して構成されている直列回路と、２個の抵抗の
直列回路とで並列回路を構成し、上記MOSトランジスタ
のゲートとソースとの間に接続されているトランジスタ
のコレクタ−エミッタ間に、上記並列回路を接続し、か
つ上記分圧用抵抗の分圧点を前記フォトトランジスタの
ベースに接続すると共に、上記トランジスタのベースを
上記フォトトランジスタのコレクタに接続したものであ
るから、ベース端子付きフォトトランジスタと通常のト
ランジスタとを組み合わせるというきわめて簡単な構成
により、この種の半導体スイッチ回路にスイッチの特性
として望ましいスナップ特性とヒステリシス特性とを持
たせるこができるという利点がある。
第１図は本発明の一実施例を示すもので、（ａ）は回路
図、（ｂ）は動作説明図、第２図は同上に用いるフオト
ダイオードアレーの特性図、第３図は他の実施例を示す
もので（ａ）は回路図、（ｂ）は動作説明図、第４図は
従来例を示すもので、（ａ）は回路図、（ｂ）は動作説
明図、第５図は他の従来例を示すもので、（ａ）は回路
図、（ｂ）は動作説明図である。 PDはフオトダイオードアレー、MTはMOSトランジスタ、T
Rはトランジスタ、PTはフォトトランジスタ、R1〜R3は
抵抗、RLは負荷、Ｅは電源。
図、（ｂ）は動作説明図、第２図は同上に用いるフオト
ダイオードアレーの特性図、第３図は他の実施例を示す
もので（ａ）は回路図、（ｂ）は動作説明図、第４図は
従来例を示すもので、（ａ）は回路図、（ｂ）は動作説
明図、第５図は他の従来例を示すもので、（ａ）は回路
図、（ｂ）は動作説明図である。 PDはフオトダイオードアレー、MTはMOSトランジスタ、T
Rはトランジスタ、PTはフォトトランジスタ、R1〜R3は
抵抗、RLは負荷、Ｅは電源。
Claims (1)
- 【請求項１】フォトダイオードアレーの出力によりMOS
トランジスタのゲートを制御するようにした半導体スイ
ッチ回路において、ベース端子付きフォトトランジスタ
のコレクタに抵抗を接続して構成されている直列回路
と、２個の抵抗の直列回路とで並列回路を構成し、上記
MOSトランジスタのゲートとソースとの間に接続されて
いるトランジスタのコレクタ−エミッタ間に、上記並列
回路を接続し、かつ上記分圧用抵抗の分圧点を前記フォ
トトランジスタのベースに接続すると共に、上記トラン
ジスタのベースを上記フォトトランジスタのコレクタに
接続して成る光入力半導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085407A JPH06105872B2 (ja) | 1986-04-14 | 1986-04-14 | 光入力半導体スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085407A JPH06105872B2 (ja) | 1986-04-14 | 1986-04-14 | 光入力半導体スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62241427A JPS62241427A (ja) | 1987-10-22 |
| JPH06105872B2 true JPH06105872B2 (ja) | 1994-12-21 |
Family
ID=13857942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61085407A Expired - Lifetime JPH06105872B2 (ja) | 1986-04-14 | 1986-04-14 | 光入力半導体スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105872B2 (ja) |
-
1986
- 1986-04-14 JP JP61085407A patent/JPH06105872B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62241427A (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008276B1 (ko) | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 | |
| US4086503A (en) | Control circuit initiating conduction of an opto-isolator unit | |
| JPH0795610B2 (ja) | レーザ駆動装置及び光ディスク駆動装置 | |
| US4403157A (en) | Control circuit for light emitting diode | |
| JPH06105872B2 (ja) | 光入力半導体スイツチ回路 | |
| GB2032721A (en) | Floating power switch | |
| US4871929A (en) | ECL logic gate | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JPH0770749B2 (ja) | 光パルス検出回路 | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| JPH0352028Y2 (ja) | ||
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH06177736A (ja) | 固体リレー | |
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPS58151081A (ja) | レ−ザ−電源回路 | |
| JPH0612926B2 (ja) | 制御装置の保護回路 | |
| JPS5918497Y2 (ja) | 定電流回路 | |
| JPS62172813A (ja) | 半導体リレ−回路 | |
| JP2618950B2 (ja) | 半導体集積回路における熱遮断回路 | |
| KR960005180Y1 (ko) | 자동 발란스 레벨 제어회로 | |
| JPH0542486Y2 (ja) | ||
| SU1234822A1 (ru) | Стабилизатор посто нного напр жени с защитой | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPH04130685A (ja) | 半導体レーザ駆動回路 | |
| JPS62151038A (ja) | レ−ザ駆動電流モニタ回路 |