JPH06105428B2 - ハードコピー装置 - Google Patents
ハードコピー装置Info
- Publication number
- JPH06105428B2 JPH06105428B2 JP63277261A JP27726188A JPH06105428B2 JP H06105428 B2 JPH06105428 B2 JP H06105428B2 JP 63277261 A JP63277261 A JP 63277261A JP 27726188 A JP27726188 A JP 27726188A JP H06105428 B2 JPH06105428 B2 JP H06105428B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- image
- value
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dot-Matrix Printers And Others (AREA)
- Digital Computer Display Output (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ビデオ信号等のハードコピー装置に関する
ものである。
ものである。
特に、ビデオ信号のパラメータの一つであるセットアッ
プ（SET UP）値の調整に関するものである。
プ（SET UP）値の調整に関するものである。
［従来の技術］ 従来例の構成を第３図を参照しながら説明する。第３図
は、従来のハードコピー装置を一部回路図で示すブロッ
ク図である。
は、従来のハードコピー装置を一部回路図で示すブロッ
ク図である。
第３図において、（１）は入力端子、（２）はこの入力
端子（１）に接続された調整回路、（３）は入力端子
（１）及び調整回路（２）に接続されたビデオアンプ、
（４）はA/D変換手段であって、この従来例ではビデオ
アンプ（３）に接続されたA/Dコンバータ、（５）は画
像記憶手段であって、この従来例ではA/Dコンバータ
（４）に接続されRAM等から構成された画像メモリ、
（６）はこの画像メモリ（５）に接続されたCPU、
（７）はこのCPU（６）に接続されたROM（プログラムメ
モリ）、（８）はCPU（６）に接続されたRAM（データメ
モリ）、（９）はCPU（６）に接続された画像出力部、
（10）は画像メモリ（５）、CPU（６）、ROM（７）、RA
M（８）及び画像出力部（９）を接続するデータ、アド
レス用のバスである。
端子（１）に接続された調整回路、（３）は入力端子
（１）及び調整回路（２）に接続されたビデオアンプ、
（４）はA/D変換手段であって、この従来例ではビデオ
アンプ（３）に接続されたA/Dコンバータ、（５）は画
像記憶手段であって、この従来例ではA/Dコンバータ
（４）に接続されRAM等から構成された画像メモリ、
（６）はこの画像メモリ（５）に接続されたCPU、
（７）はこのCPU（６）に接続されたROM（プログラムメ
モリ）、（８）はCPU（６）に接続されたRAM（データメ
モリ）、（９）はCPU（６）に接続された画像出力部、
（10）は画像メモリ（５）、CPU（６）、ROM（７）、RA
M（８）及び画像出力部（９）を接続するデータ、アド
レス用のバスである。
なお、調整回路（２）は、一端が電源＋Ｖに接続された
抵抗（21）、一端が抵抗（21）の他端に接続されかつ他
端が接地された可変抵抗VR（22）、非反転入力端子が抵
抗（21）と可変抵抗VR（22）の接続点に接続されかつ反
転入力端子が自己の出力端子に接続されたオペアンプ
（23）、及び一端がこのオペアンプ（23）の出力端子に
接続されかつ他端が入力端子（１）に接続された抵抗
（24）から構成されている。
抵抗（21）、一端が抵抗（21）の他端に接続されかつ他
端が接地された可変抵抗VR（22）、非反転入力端子が抵
抗（21）と可変抵抗VR（22）の接続点に接続されかつ反
転入力端子が自己の出力端子に接続されたオペアンプ
（23）、及び一端がこのオペアンプ（23）の出力端子に
接続されかつ他端が入力端子（１）に接続された抵抗
（24）から構成されている。
つぎに、上述した従来例の動作を第４図を参照しながら
説明する。第４図は、ビデオ信号を示す波形図である。
説明する。第４図は、ビデオ信号を示す波形図である。
第４図において、ビデオ信号は画像信号と同期信号とが
複合されている。
複合されている。
通常、ビデオ信号は、ホストコンピュータによりさまざ
まな数値のセットアップ値をゆうしている。
まな数値のセットアップ値をゆうしている。
まず、第４図で示すようなビデオ信号が入力端子（１）
に入力される。
に入力される。
このビデオ信号は、調整回路（２）の可変抵抗VR（22）
によって、その黒レベルがA/Dコンバータ（４）の下限
リファレンス値（−REF）に一致するように、オシロス
コープ等を見ながら調整される。すなわち、セットアッ
プ値分のレベルが加算される。
によって、その黒レベルがA/Dコンバータ（４）の下限
リファレンス値（−REF）に一致するように、オシロス
コープ等を見ながら調整される。すなわち、セットアッ
プ値分のレベルが加算される。
つぎに、ビデオ信号は、ビデオアンプ（３）によって、
増幅されてA/Dコンバータ（４）に供給される。
増幅されてA/Dコンバータ（４）に供給される。
そして、A/Dコンバータ（４）によって、下限リファレ
ンス値と上限リファレンス値の間の画像信号がデジタル
に変換されて画像メモリ（５）に、例えば１画面分記憶
される。
ンス値と上限リファレンス値の間の画像信号がデジタル
に変換されて画像メモリ（５）に、例えば１画面分記憶
される。
最終的には、画像メモリ（５）に記憶された画像データ
（信号）は、画像出力部（９）によって、プリント・ア
ウトされる。
（信号）は、画像出力部（９）によって、プリント・ア
ウトされる。
［発明が解決しようとする課題］ 上述したような従来のハードコピー装置では、ビデオ信
号のセットアップ値を調整するのに手間が掛かるという
問題点があった。
号のセットアップ値を調整するのに手間が掛かるという
問題点があった。
この発明は、上述した問題点を解決するためになされた
もので、ビデオ信号のセットアップ値を自動的にかつ容
易に調整することができるハードコピー装置を得ること
を目的とする。
もので、ビデオ信号のセットアップ値を自動的にかつ容
易に調整することができるハードコピー装置を得ること
を目的とする。
［課題を解決するための手段］ この発明に係るハードコピー装置は、以下に述べるよう
な手段を備えたものである。
な手段を備えたものである。
（ｉ）．アナログ画像信号をリファレンス値に基づいて
デジタルに変換するA/D変換手段。
デジタルに変換するA/D変換手段。
（ii）．このA/D変換手段によってデジタルに変換され
た画像信号を記憶する画像記憶手段。
た画像信号を記憶する画像記憶手段。
（iii）．この画像記憶手段に記憶されているデジタル
画像信号のうちそれらの最小値が零になるようにデジタ
ル値を出力する演算制御手段。
画像信号のうちそれらの最小値が零になるようにデジタ
ル値を出力する演算制御手段。
（iv）．この演算制御手段により出力された上記デジタ
ル値に基づいて上記A/D変換手段の上記リファレンス値
を設定する設定手段。
ル値に基づいて上記A/D変換手段の上記リファレンス値
を設定する設定手段。
［作用］ この発明においては、A/D変換手段及び画像記憶手段に
よって、アナログ画像信号がリファレンス値に基づいて
デジタルに変換されて記憶される。
よって、アナログ画像信号がリファレンス値に基づいて
デジタルに変換されて記憶される。
また、演算制御手段によって、上記画像記憶手段に記憶
されているデジタル画像信号のうちそれらの最小値が零
になるようにデジタル値が出力される。
されているデジタル画像信号のうちそれらの最小値が零
になるようにデジタル値が出力される。
そして、設定手段によって、上記デジタル値に基づいて
上記A/D変換手段のリファレンス値が設定される。
上記A/D変換手段のリファレンス値が設定される。
［実施例］ 実施例の構成を第１図を参照しながら説明する。第１図
は、この発明の一実施例を示すブロック図であり、
（１）、（３）〜（10）は上記従来装置のものと全く同
一である。
は、この発明の一実施例を示すブロック図であり、
（１）、（３）〜（10）は上記従来装置のものと全く同
一である。
第１図において、設定手段は（11）及び（12）から構成
され、この実施例では（11）はバス（10）を介してCPU
（６）に接続された出力ポート、（12）は入力側が出力
ポート（11）に接続されかつ出力側がA/Dコンバータ
（４）に接続されたD/Aコンバータである。
され、この実施例では（11）はバス（10）を介してCPU
（６）に接続された出力ポート、（12）は入力側が出力
ポート（11）に接続されかつ出力側がA/Dコンバータ
（４）に接続されたD/Aコンバータである。
演算制御手段は（６）、（７）、（８）及び（13）から
構成され、この実施例では（13）はバス（10）を介して
CPU（６）に接続されたEEPROM（不揮発性データメモ
リ）である。
構成され、この実施例では（13）はバス（10）を介して
CPU（６）に接続されたEEPROM（不揮発性データメモ
リ）である。
つぎに、上述した実施例の動作を第２図を参照しながら
説明する。第２図は、この発明の一実施例の動作を示す
フローチャート図である。
説明する。第２図は、この発明の一実施例の動作を示す
フローチャート図である。
ステップ（21）において、CPU（６）は、D/Aコンバータ
（12）の出力電圧が最小になるデジタル値を出力ポート
（11）にセットする。すなわち、A/Dコンバータ（４）
の下限リファレンス値（−REF）がD/Aコンバータ（12）
の出力電圧により設定される。なお、上限リファレンス
値（＋REF）は白レベルと同一の固定電圧である。
（12）の出力電圧が最小になるデジタル値を出力ポート
（11）にセットする。すなわち、A/Dコンバータ（４）
の下限リファレンス値（−REF）がD/Aコンバータ（12）
の出力電圧により設定される。なお、上限リファレンス
値（＋REF）は白レベルと同一の固定電圧である。
ステップ（22）において、ビデオアンプ（３）により増
幅されたビデオ信号のうち画像信号を、A/Dコンバータ
（４）によって、下限リファレンス値と上限リファレン
ス値の間でデジタル変換して画像メモリ（５）に記憶す
る。
幅されたビデオ信号のうち画像信号を、A/Dコンバータ
（４）によって、下限リファレンス値と上限リファレン
ス値の間でデジタル変換して画像メモリ（５）に記憶す
る。
ステップ（23）において、画像メモリ（５）に記憶され
た１画面分のデジタル値をRAM（８）に読み出す。
た１画面分のデジタル値をRAM（８）に読み出す。
ステップ（24）において、１画面分のデジタル値の最小
値が零かどうかを判断する。すなわち、黒レベルのデジ
タル値が零かどうかを判断する。最小値が零の場合（YE
S）は、ステップ（26）に進む。最小値が零でない場合
（NO）は、つぎのステップ（25）に進む。
値が零かどうかを判断する。すなわち、黒レベルのデジ
タル値が零かどうかを判断する。最小値が零の場合（YE
S）は、ステップ（26）に進む。最小値が零でない場合
（NO）は、つぎのステップ（25）に進む。
ステップ（25）において、D/Aコンバータ（12）の出力
電圧が１ランク上がるデジタル値を出力ポート（11）に
セットして、ステップ（22）に戻る。なお、１ランクは
D/Aコンバータ（12）の最小分解能を示す。
電圧が１ランク上がるデジタル値を出力ポート（11）に
セットして、ステップ（22）に戻る。なお、１ランクは
D/Aコンバータ（12）の最小分解能を示す。
ステップ（26）において、出力ポート（11）にセットさ
れたデジタル値をセットアップ値としてRAM（８）に登
録記憶する。
れたデジタル値をセットアップ値としてRAM（８）に登
録記憶する。
ステップ（27）において、同様に、出力ポート（11）に
セットされたデジタル値をセットアップ値としてEEPROM
（13）に登録記憶する。
セットされたデジタル値をセットアップ値としてEEPROM
（13）に登録記憶する。
そして、CPU（６）は、画像出力部（９）によって、画
像メモリ（５）に記憶された画像データ（信号）をプリ
ント・アウトする。
像メモリ（５）に記憶された画像データ（信号）をプリ
ント・アウトする。
こうして、A/Dコンバータ（４）の下限リファレンス値
を可変に設定することにより、ビデオ信号のセットアッ
プ値が自動的にみつけだされて、簡単に調整することが
できる。
を可変に設定することにより、ビデオ信号のセットアッ
プ値が自動的にみつけだされて、簡単に調整することが
できる。
なお、上記実施例は、セットアップ値がデジタル値で管
理することができるので、数種類のビデオ信号のセット
アップ値をEEPROMに登録記憶しておくことにより、数種
類のホストコンピュータに対応することができる。
理することができるので、数種類のビデオ信号のセット
アップ値をEEPROMに登録記憶しておくことにより、数種
類のホストコンピュータに対応することができる。
また、上記実施例ではD/Aコンバータの出力電圧を１ラ
ンクづつ上げていたが、最初は数ランクづつ上げて目標
値に近付いたら１ランクづつ上げても所期の目的を達成
し得ることはいうまでもない。
ンクづつ上げていたが、最初は数ランクづつ上げて目標
値に近付いたら１ランクづつ上げても所期の目的を達成
し得ることはいうまでもない。
［発明の効果］ この発明は、以上説明したとおり、アナログ画像信号を
リファレンス値に基づいてデジタルに変換するA/D変換
手段と、このA/D変換手段によってデジタルに変換され
た画像信号を記憶する画像記憶手段と、この画像記憶手
段に記憶されているデジタル画像信号のうちそれらの最
小値が零になるようにデジタル値を出力する演算制御手
段と、この演算制御手段により出力された上記デジタル
値に基づいて上記A/D変換手段の上記リファレンス値を
設定する設定手段とを備えたので、ビデオ信号のセット
アップ値を自動的にかつ容易に調整することができると
いう効果を奏する。
リファレンス値に基づいてデジタルに変換するA/D変換
手段と、このA/D変換手段によってデジタルに変換され
た画像信号を記憶する画像記憶手段と、この画像記憶手
段に記憶されているデジタル画像信号のうちそれらの最
小値が零になるようにデジタル値を出力する演算制御手
段と、この演算制御手段により出力された上記デジタル
値に基づいて上記A/D変換手段の上記リファレンス値を
設定する設定手段とを備えたので、ビデオ信号のセット
アップ値を自動的にかつ容易に調整することができると
いう効果を奏する。
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の一実施例の動作を示すフローチャート図、
第３図は従来のハードコピー装置を一部回路図で示すブ
ロック図、第４図はビデオ信号を示す波形図である。 図において、 （４）……A/Dコンバータ、 （５）……画像メモリ、 （６）……CPU、 （７）……ROM、 （８）……RAM、 （11）……出力ポート、 （12）……D/Aコンバータ、 （13）……EEPROMである。 なお、各図中、同一符号は同一、又は相当部分を示す。
はこの発明の一実施例の動作を示すフローチャート図、
第３図は従来のハードコピー装置を一部回路図で示すブ
ロック図、第４図はビデオ信号を示す波形図である。 図において、 （４）……A/Dコンバータ、 （５）……画像メモリ、 （６）……CPU、 （７）……ROM、 （８）……RAM、 （11）……出力ポート、 （12）……D/Aコンバータ、 （13）……EEPROMである。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】アナログ画像信号をリファレンス値に基づ
いてデジタルに変換するA/D変換手段、このA/D変換手段
によってデジタルに変換された画像信号を記憶する画像
記憶手段、この画像記憶手段に記憶されているデジタル
画像信号のうちそれらの最小値が零になるようにデジタ
ル値を出力する演算制御手段、及びこの演算制御手段に
より出力された上記デジタル値に基づいて上記A/D変換
手段の上記リファレンス値を設定する設定手段を備え、
上記画像記憶手段に記憶されているデジタル画像信号を
出力することを特徴とするハードコピー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277261A JPH06105428B2 (ja) | 1988-11-04 | 1988-11-04 | ハードコピー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277261A JPH06105428B2 (ja) | 1988-11-04 | 1988-11-04 | ハードコピー装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125737A JPH02125737A (ja) | 1990-05-14 |
| JPH06105428B2 true JPH06105428B2 (ja) | 1994-12-21 |
Family
ID=17581060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277261A Expired - Lifetime JPH06105428B2 (ja) | 1988-11-04 | 1988-11-04 | ハードコピー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105428B2 (ja) |
-
1988
- 1988-11-04 JP JP63277261A patent/JPH06105428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02125737A (ja) | 1990-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577897B2 (ja) | 定電圧電源回路 | |
| US4149256A (en) | Analog signal processing system | |
| JPS6444681A (en) | Dot screen forming method | |
| EP0361739A3 (en) | Scanning apparatus for reading an image | |
| JPS58172061A (ja) | 信号処理装置 | |
| GB2105547A (en) | Clamping video signals | |
| JPH06105428B2 (ja) | ハードコピー装置 | |
| US4246571A (en) | High resolution quantizer | |
| JPH0664678B2 (ja) | アナログ入力装置 | |
| JP2582648B2 (ja) | 電源電圧監視装置 | |
| JPH0832063B2 (ja) | ビデオ信号処理回路 | |
| JPH0248730A (ja) | ディジタルコンパレータ | |
| JP2550649Y2 (ja) | トリガ信号発生回路 | |
| JPH0345081A (ja) | ドリフト補正回路 | |
| JP2578940B2 (ja) | Ａ／ｄ変換回路 | |
| JP2595021Y2 (ja) | パルス幅調整装置 | |
| JPS5914451U (ja) | デジタルコンバ−ゼンス回路 | |
| JPH082756Y2 (ja) | 画像処理装置 | |
| JP2570122B2 (ja) | ビデオ信号の白レベル設定回路 | |
| JPS62202618A (ja) | 温度補償回路 | |
| JP3087789B2 (ja) | 波形記録計の出力波形用フルスケールの設定方法 | |
| JPS62233978A (ja) | 画像処理装置 | |
| JPH066599Y2 (ja) | 傾斜センサ信号増幅回路 | |
| JP2926802B2 (ja) | 映像信号処理装置 | |
| JPH02210967A (ja) | 記録装置 |