JPH06105188A

JPH06105188A - ノイズ低減回路

Info

Publication number: JPH06105188A
Application number: JP4279437A
Authority: JP
Inventors: Mari Inamori; 眞理稲守
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1992-09-24
Filing date: 1992-09-24
Publication date: 1994-04-15
Anticipated expiration: 2017-07-24
Also published as: US5715000A; JP3306671B2

Abstract

(57)【要約】［目的］動画像部のエッジに対してはノイズ低減処理を
行わないようにして尾引き現象等の画質劣化を防止す
る。［構成］減算器１４は、入力画像信号ＶＳi と遅延画像
信号ＶＳd との差分値Ｅを出力する。ＲＯＭ１８は、係
数乗算器を構成するルックアップテーブルで、減算器１
４からの差分値Ｅに対応した補正差分値ＫＥを出力す
る。加算器１２で、入力画像信号ＶＳi にＲＯＭ１８か
らの補正差分値ＫＥが加算されると、ノイズ低減処理さ
れた出力入力画像信号ＶＳo が得られる。しかし、垂直
拡げ回路４２より“Ｈ”レベルの拡張動画像エッジ信号
ＭＥH,V が出力されたときは、ＡＮＤゲート２４，２６
の出力信号が０になり、ＲＯＭ１８の出力信号は零にな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号に含まれるノ
イズを低減するためのノイズ低減回路に関する。

【０００２】

【従来の技術】図９に、ディジタル方式のテレビ受像機
等で使われている従来のノイズ低減回路の構成を示す。
入力端子１００には、たとえば復調後にアナログーディ
ジタル（Ａ／Ｄ）変換されたテレビジョン信号が画像信
号ＶＳi として入力される。この入力画像信号ＶＳi
は、加算器１０２の一方の入力端子に与えられるととも
に減算器１０４の一方の入力端子に与えられる。減算器
１０４の他方の入力端子には、フレームメモリ１０６よ
り１画面分前つまりＮＴＳＣ方式の場合は１フレーム前
の画像信号が遅延画像信号ＶＳd として与えられる。減
算器１０４は、入力画像信号ＶＳi から遅延画像信号Ｖ
Ｓd を減算してその差分をとる。減算器１０４より出力
された差分値Ｅは係数乗算器１０８に入力され、ここで
定数Ｋを乗算される。係数乗算器１０８より出力された
補正差分値ＫＥは、加算器１０２の他方の入力端子に入
力される。加算器１０２は、入力画像信号ＶＳi に補正
差分値ＫＥを加算する。加算器１０２の出力信号は、出
力画像信号ＶＳo として出力端子１１０より出力される
とともに、フレームメモリ１０６に入力される。

【０００３】このノイズ低減回路において、加算器１０
２では次式が成立する。ＶＳO ＝ＶＳi ＋ＫＥ ………（１）減算器１０４では次式が成立する。Ｅ＝ＶＳi −Ｚ^-1・ＶＳO ………（２）ここで、Ｚ^-1はフレームメモリ１０６の遅延時間であ
り、ＮＴＳＣ方式の場合は１／３０秒に相当する。上式
（１）、（２）より入力画像信号ＶＳi と出力画像信号
ＶＳo との間の入出力特性または伝達関数は次式で与え
られる。ＶＳO ／ＶＳi ＝（１＋Ｋ）／（１−ＫＺ^-1） ………（３）

【０００４】乗算器１０８における乗算係数Ｋは、一定
ではなく、係数制御部１１２によって可変制御される。
この係数制御部１１２は、減算器１０４より得られる差
分値Ｅとノイズ検出器（図示せず）より得られる入力画
像信号ＶＳi 中のノイズ検出値ＮＡとに応じて、乗算係
数Ｋを可変制御する。一般には、入力画像信号ＶＳiに
含まれるノイズが大きいほど、Ｋの値を大きくして、ノ
イズ低減効果を強めるような制御が行われる。

【０００５】

【発明が解決しようとする課題】ところで、画面中に動
画像部が含まれている場合、動画像部のエッジ（輪郭）
付近では現在の画素と１画面前の画素とが大きく変化す
るため、入力画像信号ＶＳi と遅延画像信号ＶＳd との
差分値Ｅが大きな値になる。その場合、差分値Ｅが所定
の上限値を越えたならば、係数制御部１１２に備えられ
ているリミッタ機能が働いて、乗算係数Ｋを零にし、加
算器１０２に補正差分値ＫＥが実質的に与えられないよ
うにして、入力画像信号ＶＳｉをそのまま出力画像信号
ＶＳo とするような制御が行われている。

【０００６】しかし、たとえば背景と動画像部との差が
小さい場合等には、動画像部のエッジ付近における画素
の変化は比較的小さく、減算器１０４からは比較的小さ
な値の差分値Ｅが得られる。上記したような従来のノイ
ズ低減回路では、その差分値Ｅが上限値以下であれば、
動画像部のエッジとは認識されずにノイズとみなされ
て、その差分値Ｅの値に応じた乗算係数Ｋ（≠０）が決
定され、係数乗算器１０８より補正差分値ＫＥが加算器
１０２に与えられ、ノイズ低減処理が行われていた。そ
の結果、再生画面において動画像部のエッジ付近では、
ノイズ低減処理によって前画面の対応する位置の画像が
重なって時間的なぼけが生じてしまい、たとえば図１０
に示すように、画面１２０中でボール１２２が矢印方向
に移動するときに、ボール１２２の進行方向とは逆の方
向（後方）に残像が尾を引くような尾引き現象１２４が
現れるという不具合が生じた。

【０００７】本発明は、かかる問題点に鑑みてなされた
もので、動画像部のエッジに対してはノイズ低減処理を
行わないようにして尾引き現象等の画質劣化を防止する
ようにしたノイズ低減回路を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のノイズ低減回路は、出力画像信号を１画
面単位分遅延させる遅延手段と、入力画像信号と前記遅
延手段より出力された遅延画像信号との差分をとる差分
値生成手段と、前記差分値生成手段より得られる差分値
に基づいて前記入力画像信号にノイズ低減処理を施すノ
イズ低減処理手段と、前記入力画像信号に基づいて各画
面中の動画像部のエッジを検出する動画像部エッジ検出
手段と、前記動画像部エッジ検出手段によって検出され
た動画像部のエッジに対しては前記ノイズ低減処理を禁
止して前記入力画像信号をそのまま前記出力画像信号と
して出力させるノイズ低減処理禁止手段とを具備する構
成とした。

【０００９】

【作用】動画像部エッジ検出手段によって動画像部のエ
ッジが検出されると、ノイズ低減処理手段によるノイズ
低減処理が禁止されることにより、入力画像信号はノイ
ズ低減処理を受けずにそのまま出力画像信号として出力
端子より出力され、同時に遅延手段に入力される。動画
像部のエッジ以外については、入力画像信号に対してノ
イズ低減処理が実行される。

【００１０】

【実施例】以下、図１〜図８を参照して本発明の実施例
を説明する。図１は、本発明の一実施例によるノイズ低
減回路の回路構成を示す。入力端子１０には、たとえば
復調後にアナログーディジタル（Ａ／Ｄ）変換されたＮ
ＴＳＣ方式の８ビット・ディジタルテレビジョン信号が
画像信号ＶＳi として入力される。この入力画像信号Ｖ
Ｓi は、加算器１２および減算器１４のそれぞれの一方
の入力端子に与えられるとともに、ノイズレベル検出器
２２およびエッジ検出回路３０の入力端子に与えられ
る。

【００１１】減算器１４の他方の入力端子には、フレー
ムメモリ１６より１フレーム前の画像信号が８ビットの
遅延画像信号ＶＳd として与えられる。減算器１４は、
入力画像信号ＶＳi から遅延画像信号ＶＳd を減算し
て、９ビットの差分値Ｅを出力する。減算器１４より出
力された差分値ＥはＲＯＭ１８に入力される。ＲＯＭ１
８は、係数乗算器を構成するルックアップテーブルであ
り、減算器１４からの差分値Ｅをアドレスとして入力
し、アドレス指定された番地よりその差分値Ｅに対応し
た８ビットの補正差分値ＫＥを読み出す。ＲＯＭ１８よ
り出力された補正差分値ＫＥは、加算器１２の他方の入
力端子に入力される。加算器１２は、入力画像信号ＶＳ
i に補正差分値ＫＥを加算する。加算器１２の出力信号
は、８ビットの出力画像信号ＶＳo として出力端子２０
より後段の回路（図示せず）へ出力されるとともに、フ
レームメモリ１６に入力される。

【００１２】フレームメモリ１６における遅延時間をＺ
^-1とすると、このノイズ低減回路においても、上式
（１）、（２）、（３）が成立する。また、ＲＯＭ１８
によって差分値Ｅに乗算される係数Ｋは、一定ではな
く、各差分値Ｅの値と、入力画像信号ＶＳi に含まれる
ノイズの大きさとに応じて可変制御される。入力画像信
号ＶＳi に含まれるノイズの大きさは、ノイズレベル検
出回路２２によって検出される。ノイズレベル検出回路
２２は、入力画像信号ＶＳi のクランプレベルからハイ
パス・フィルタによってノイズを分離し、分離したノイ
ズを積分回路で積分して、その積分値つまりノイズ成分
の大きさを判定する。そして、そのノイズ成分が予め設
定された４段階中のいずれのノイズレベルに該当するか
を表す２ビットのノイズレベル検出信号ＮＳを出力す
る。このノイズレベル検出信号ＮＳは、ＡＮＤゲート２
４，２６を介してＲＯＭ１８のアドレス入力端子の最上
位２ビットに入力される。

【００１３】図２に、ＲＯＭ１８の入出力端子を示す。
アドレス入力端子Ａ0 〜Ａ10の最上位２ビットＡ9,Ａ10
にはノイズレベル検出回路２２からの２ビットのノイズ
レベル検出信号ＮＳが入力され、下位８ビットＡ0 〜Ａ
8 には減算器１４からの９ビット差分値Ｅが入力され
る。そして、８ビット出力端子Ｑ0 〜Ｑ7 より８ビット
の補正差分値ＫＥが出力される。

【００１４】図３に、ＲＯＭ１８の入出力特性を示す。
図示のように、４つの非線形な入出力特性〜がプロ
グラムされており、入力画像信号ＶＳi に含まれるノイ
ズの大きさに応じて、つまり入力端子の最上位２ビット
Ａ9,Ａ10に入力される２ビットのノイズレベル検出信号
ＮＳの値に応じて、これら入出力特性〜の中の１つ
が選択される。

【００１５】入力画像信号ＶＳi 中のノイズが４段階レ
ベル中の最高レベルになっているとき、ノイズレベル検
出信号ＮＳは３の値をとり、ＲＯＭ１８においては入出
力特性が選ばれる。この入出力特性は、４つの入出
力特性〜の中で最も強いノイズ低減効果をもたらす
もので、各入力値（差分値Ｅ）に対して最も大きな値の
出力値（補正差分値ＫＥ）が設定されている。

【００１６】入力画像信号ＶＳi 中のノイズが４段階レ
ベル中で２番目に高いレベルになっているとき、ノイズ
レベル検出信号ＮＳは２の値をとり、ＲＯＭ１８におい
ては入出力特性が選ばれる。この入出力特性は、２
番目に強いノイズ低減効果をもたらすもので、各入力値
（差分値Ｅ）に対して２番目に高い値の出力値（補正差
分値ＫＥ）が設定されている。

【００１７】入力画像信号ＶＳi 中のノイズが３番目に
高いレベルになっているとき、ノイズレベル検出信号Ｎ
Ｓは１の値をとり、ＲＯＭ１８においては入出力特性
が選ばれる。この入出力特性は、３番目に強いノイズ
低減効果をもたらすもので、各入力値（差分値Ｅ）に対
して３番目に高い値の出力値（補正差分値ＫＥ）が設定
されている。

【００１８】ノイズが４段階中で最も低いレベルになっ
ているとき、ノイズレベル検出信号ＮＳは０の値をと
り、ＲＯＭ１８においては入出力特性が選ばれる。こ
の入出力特性は、ノイズ低減処理をかけさせないよう
に、各入力値（差分値Ｅ）に対して出力値（補正差分値
ＫＥ）を一律零に設定している。

【００１９】なお、入出力特性，，においては、
入力値（差分値Ｅ）が上限値Ｕa ，Ｕb を越えると、出
力値（補正差分値ＫＥ）が一律零となるように設定され
ている。これは、差分値Ｅ（入力画像信号ＶＳi と遅延
画像信号ＶＳd との差分値）が上限値Ｕa ，Ｕb を越え
たときは、動画像部であるとみなして出力値（補正差分
値ＫＥ）を零にし、入力画像信号ＶＳｉをそのまま出力
画像信号ＶＳo とするもので、いわゆるリミッタ機能で
ある。しかし、従来技術の説明の中でも述べたように、
実際に動画像部であっても、差分値Ｅが上限値Ｕa ，Ｕ
b 以下になるときもあり、ノイズ次第でたとえば入出力
特性が選ばれているときには、強いノイズ低減処理が
かけられ、時間的なぼけが生じるという問題がある。本
実施例においては、以下に述べるノイズ低減処理禁止部
によって、実質的な動画像部のエッジ付近に対してはノ
イズ低減処理を確実に禁止し、時間的なぼけや尾引き現
象等の画質劣化を防止するようにしている。

【００２０】図１において、本実施例におけるノイズ低
減処理禁止部は、エッジ検出回路３０、比較器３２、し
きい値発生回路３４、フレームメモリ３６、排他的ＯＲ
ゲート３８、水平拡げ回路４０、垂直拡げ回路４２およ
び上記ＡＮＤゲート２４，２６から構成されている。

【００２１】エッジ検出回路３０は、画面中の静止画部
（静止画領域）、動画部（動画領域）を問わず水平およ
び垂直方向でそれぞれ隣接する画素間の差分をとり、そ
れら水平および垂直方向の差分を合成したものを４ビッ
トの仮エッジ検出信号ｅｇとして出力する。エッジ検出
回路３０より出力された仮エッジ検出信号ｅｇは、比較
器３２の一方の入力端子に与えられる。比較器３２の他
方の入力端子には、しきい値発生回路３４よりノイズレ
ベル検出信号ＮＳの値（ノイズレベル）に応じた４ビッ
トのしきい値ＴＨが与えられる。比較器３２は、仮エッ
ジ検出信号ｅｇをしきい値ＴＨと比較し、前者ｅｇが後
者ＴＨよりも小さいときは“Ｌ”レベルの出力信号を発
生し、前者ｅｇが後者ＴＨよりも大きいときに“Ｈ”レ
ベルの出力信号を１ビットの実エッジ検出信号ＥＧとし
て発生する。このように、入力画像信号ＶＳi に含まれ
るノイズが大きくなるほど、エッジ検出のしきい値ＴＨ
が高くなるようになっている。

【００２２】比較器３２の出力信号は、排他的ＯＲゲー
ト３８の一方の入力端子に与えられるとともに、フレー
ムメモリ３６に入力される。排他的ＯＲゲート３８の他
方の入力端子には、フレームメモリ３６で１フレーム遅
延された比較器出力信号が与えられる。排他的ＯＲゲー
ト３８の出力端子に“Ｈ”レベルの出力信号が得られる
のは、比較器３２の出力信号またはフレームメモリ３６
のいずれか一方からのみ実エッジ検出信号ＥＧが発生さ
れたとき、つまり現時の画面と前の画面との間でエッジ
が時間的に変化している場合であり、これは動画像部の
エッジであるとみなすことができる。このように、フレ
ームメモリ３６および排他的ＯＲゲート３８によって実
質的な動画像部のエッジが識別される。

【００２３】排他的ＯＲゲート３８より出力された
“Ｈ”レベルの出力信号は、動画像エッジ信号ＭＥとし
て水平拡げ回路４０および垂直拡げ回路４２を順次通さ
れる。その結果、垂直拡げ回路４２の出力端子より、動
画像部のエッジ付近つまり厳密にエッジだけでなくその
水平および垂直方向の近辺までにも対応した拡張動画像
エッジ信号ＭＥH,V が得られる。

【００２４】図４および図５に、水平拡げ回路４０およ
び垂直拡げ回路４２の回路構成をそれぞれ示す。水平拡
げ回路４０は、１画素クロック分の遅延時間（Ｄ）を与
える２個の遅延回路４０Ｂ，４０Ｃを縦属接続し、両遅
延回路４０Ｂ，４０Ｃの出力端子および入力端子４０Ａ
を３入力ＯＲゲート４０Ｄの各入力端子に接続し、３入
力ＯＲゲート４０Ｄの出力端子を回路出力端子４０Ｅに
接続してなる。垂直拡げ回路４２は、１水平走査期間分
の遅延時間（Ｈ）を与える２個の遅延回路４２Ｂ，４２
Ｃを縦属接続し、両遅延回路４２Ｂ，４２Ｃの出力端子
および入力端子４２Ａを３入力ＯＲゲート４２Ｄの各入
力端子に接続し、３入力ＯＲゲート４２Ｄの出力端子を
回路出力端子４２Ｅに接続してなる。図６に、水平拡げ
回路４０および垂直拡げ回路４２における各部の信号波
形を示す。このようにして、排他的ＯＲゲート３８から
の動画像部エッジ信号ＭＥ（“Ｈ”）は、先ず水平拡げ
回路４０によって水平ライン方向にパルス幅を拡げら
れ、次に垂直拡げ回路４２によって垂直方向にもパルス
幅を拡げられる。

【００２５】垂直拡げ回路４２の出力端子は、ＡＮＤゲ
ート２４，２６のそれぞれの他方（反転）の入力端子に
接続されている。ＡＮＤゲート２４，２６のそれぞれの
一方（非反転）の入力端子には、ノイズレベル検出回路
２２の２ビット出力端子が接続されている。垂直拡げ回
路４２の出力信号が“Ｌ”レベルになっているとき、Ａ
ＮＤゲート２４，２６の出力信号はノイズレベル検出回
路２２の出力信号（ノイズレベル検出信号ＮＳ）に対応
する。しかし、垂直拡げ回路４２より“Ｈ”レベルの拡
張動画像部エッジ信号ＭＥH,V が出力されたときは、ノ
イズレベル検出信号ＮＳの状態に関係なくＡＮＤゲート
２４，２６の出力信号は強制的に（０，０）になる。こ
のＡＮＤゲート２４，２６の出力信号（０，０）はＲＯ
Ｍ１８の最上位２ビットの入力端子Ａ9,Ａ10に与えられ
る。これによって、ＲＯＭ１８においては、入出力特性
が選択され、入力値（差分値Ｋ）の値に関係なく、出
力値（補正差分値ＫＥ）は零になる。その結果、加算器
１２では、入力画像信号ＶＳi が補正差分値ＫＥを加算
されることなく、つまりノイズ低減処理を受けることな
く、そのまま出力画像信号ＶＳo として出力端子２０お
よびフレームメモリ１６に送られる。

【００２６】上記したように、本実施例のノイズ低減処
理禁止部によれば、エッジ検出回路３０、比較器３２、
しきい値検出回路３４、フレームメモリ３６、排他的Ｏ
Ｒゲート３８によって画面中の動画像部のエッジを検出
し、水平拡げ回路４０、垂直拡げ回路４２およびＡＮＤ
ゲート２４，２６によって動画像部のエッジ付近に対し
てはＲＯＭ１８の入出力特性を選択させ、ノイズ低減
処理をかけさせないようにしている。これにより、動画
像部のエッジにおける画像の時間的変動が比較的小さい
ときでも、そのエッジに対応する入力画像信号ＶＳi は
ノイズ低減処理を受けることなく、そのまま出力画像信
号ＶＳo として出力されることになる。したがって、再
生画面中において動画像部のエッジ付近では現時の画面
の画像だけが現れて、前の画面が重なることがないた
め、時間的なぼけが生じることがなく、図１０に示すよ
うな尾引き現象等が発生するようなこともなくなる。

【００２７】図７は、上記した実施例におけるノイズ低
減回路をＭＵＳＥデコーダ用に変形した構成例を示す。
図８に、ＭＵＳＥデコーダの回路構成を概略的に示す。

【００２８】図８において、入力端子５０には、ＢＳチ
ューナ（図示せず）によってＦＭ検波されたアナログの
ＭＵＳＥ信号が入力される。入力されたＭＵＳＥ信号
は、アナログ−ディジタル変換器５２によって１６．２
ＭＨｚのディジタル信号に変換されたうえで前処理部５
４に入力される。この前処理部５４では、ディジタルの
ＭＵＳＥ信号に対して波形等化処理等が施されるととも
に、音声信号ＡＵ、制御信号ＣＯが抜き取られ、画像信
号ＶＳi が出力される。この画像信号ＶＳi は、フレー
ム間内挿部５６、動画処理部５８および動き検出部６０
に入力される。

【００２９】フレーム間内挿部５６は、現フレームの画
像信号に対して１フレームの画像信号を内挿すると同時
に、静止画に対してノイズ低減処理を行うもので、３
２．４ＭＨｚの画像信号ＶＳo を出力する。図７に示す
ノイズ低減回路は、このフレーム間内挿部５６における
ノイズ低減処理に用いられる。

【００３０】フレーム間内挿部５６より出力された３
２．４ＭＨｚの画像信号ＶＳo は、静止画処理部６２に
入力されるとともに、色信号処理部６４に入力される。
静止画処理部６０では、輝度静止画信号が３２．４ＭＨ
ｚから４８．６ＭＨｚに周波数変換されるとともに、フ
ィールド間内挿が行われる。静止画処理部６２より出力
された４８．６ＭＨｚの輝度静止画信号は混合回路６６
に入力される。

【００３１】動画処理部５８は、フィールド内内挿部お
よびサンプリング周波数変換部等を有している。動画部
は時間方向の動きがあるため、画像がブレないように１
フィールド内で内挿（補間）が行われ、内挿後は３２．
４ＭＨｚの動画信号になる。そして、静止画に合わせて
輝度動画信号も３２．４ＭＨｚから４８．６ＭＨｚに周
波数変換される。動画処理部５８より出力された４８．
６ＭＨｚの動画信号は混合回路６６に入力される。混合
回路６６は、動き検出部６０からの動き検出信号に応じ
た混合比で静止画信号と動画信号とを画素毎に混合す
る。なお、動画処理部５８で得られたフィールド内内挿
後の３２．４ＭＨｚの動画信号は色信号処理部６４にも
供給される。色信号処理部６４では、輝度信号に対する
のとほぼ同様の処理が行われる。逆マトリクス回路６８
は、混合回路６６からの輝度信号と色信号処理部６４か
らの色信号とを合成して逆マトリクス変換し、ＲＧＢ信
号を出力する。

【００３２】さて、図７の回路は、図１の回路とほとん
ど共通しているが、異なる点が２つある。１つは、１画
面が２フレームまたは４フィールドから構成されるとい
うＭＵＳＥの規格に対応するためにフレームメモリ１６
が２フレーム分の遅延時間を与える２フレームメモリと
して構成されている点である。他の１つは、フレーム間
内挿を行うために、ＲＯＭ１８に対するスルーの信号伝
送路７０と、ＲＯＭ１８からの補正差分値ＫＥとスルー
伝送路７０からのスルーの遅延画像信号ＶＳdとを１
６．２ＭＨｚのサブサンプリング信号ＳＳで交互に切り
替えるスイッチング回路７２とが設けられている点であ
る。

【００３３】出力画像信号ＶＳo の周波数は３２．４Ｍ
Ｈｚであり、フレームメモリ１６からは１フレームおよ
び２フレーム前の遅延画像信号ＶＳd が３２．４ＭＨｚ
で出力される。減算器１４からは、１６．２ＭＨｚのサ
イクルで入力画像信号ＶＳiと遅延画像信号ＶＳd との
差分値Ｅが得られるとともに、それと１８０゜位相をず
らして１６．２ＭＨｚの周期で遅延画像信号ＶＳd がそ
のまま通り抜け、スルーの遅延画像信号ＶＳd としてス
ルー伝送路７０を介してスイッチング回路７２に送られ
る。なお、スルー伝送路７０においては、減算器１４か
ら出力される９ビットのうち、最上位のビットは伝送さ
れない。

【００３４】スイッチング回路７２は、減算器１４から
の差分値Ｅに同期してＲＯＭ１８側に１６．２ＭＨｚの
サイクルで切り替わってＲＯＭ１８からの補正差分値Ｋ
Ｅを加算器１２へ送る一方、それと１８０゜位相をずら
し、スルーの遅延画像信号ＶＳd に同期して１６．２Ｍ
Ｈｚのサイクルでスルー伝送路７０側に切り替わってス
ルーの遅延画像信号ＶＳd を加算器１２を介して出力画
像信号ＶＳo として出力させる。このようなスイッチン
グにより、入力画像信号ＶＳi に対してノイズ低減処理
とフレーム間内挿処理が時分割方式で同時的に行われ
る。この図７のノイズ低減回路においても、図１と同様
のノイズ低減禁止部が設けられ、画面中の動画部のエッ
ジに対してはノイズ低減処理がマスクされるため、再生
画面において動画像部のエッジ付近の画像が時間的にぼ
けたり、尾引き現象等が生じるようなことはない。

【００３５】ここで、エッジ検出回路におけるフレーム
メモリ３６は、２フレームの遅延量となる。これは、Ｍ
ＵＳＥの場合、２フレーム前の画素との間でノイズ・リ
ダクションを行うことによる。

【００３６】上述した実施例では、水平拡げ回路４０お
よび垂直拡げ回路４２を設けて、ノイズ低減処理を禁止
する範囲を動画像部のエッジだけでなくその近辺まで拡
げるようにしたが、必要に応じてこれらの回路を省くこ
とも可能である。また、動画像部エッジ信号ＭＥ（ＭＥ
H ，ＭＥH,V ）をＲＯＭ１８に直接与えて、補正差分値
ＫＥを零にするような制御も可能であり、あるいはＲＯ
Ｍ１８の出力側にスイッチ回路を設け、このスイッチ回
路を動画像部エッジ信号によって開閉制御するようにし
てもよい。また、動画像部のエッジを検出する方法・手
段としては、上記実施例のもの以外にも各種の方法・手
段を用いることが可能である。また、本発明のノイズ低
減回路は、テレビ受像機に限らず、任意の画像処理装置
に適用可能である。

【００３７】

【発明の効果】以上説明したように、本発明のノイズ低
減回路によれば、入力画像信号に基づいて動画像部のエ
ッジを検出して、動画像部のエッジに対してはノイズ低
減処理を禁止して入力画像信号をそのまま出力画像信号
として出力させるようにしたので、動画像部のエッジで
画像の時間的変化が比較的小さい場合でも、ぼけや尾引
き現象等の画質劣化を確実に防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるノイズ低減回路の回路
構成を示すブロック図である。

【図２】実施例において係数乗算器を構成するＲＯＭの
入出力端子のビットフォーマットを示す図である。

【図３】実施例において係数乗算器を構成するＲＯＭの
入出力特性を示す図である。

【図４】実施例のノイズ低減回路に含まれる水平拡げ回
路の回路構成例を示す回路図である。

【図５】実施例のノイズ低減回路に含まれる垂直拡げ回
路の回路構成例を示す回路図である。

【図６】図４および図５の水平拡げ回路および垂直拡げ
回路の各部の信号の波形を表す図である。

【図７】ＭＵＳＥデコーダに適用可能な本発明の一実施
例によるノイズ低減回路の回路構成を示すブロック図で
ある。

【図８】ＭＵＳＥデコーダの回路構成を示すブロック図
である。

【図９】従来のノイズ低減回路の構成を示すブロック図
である。

【図１０】動画像の尾引き現象を示す図である。

【符号の説明】

１２加算器１４減算器１６フレームメモリ１８ＲＯＭ２２ノイズレベル検出回路２４，２６ＡＮＤゲート３０エッジ検出回路３２比較器３４しきい値発生回路３６フレームメモリ３８排他的ＯＲゲート４０水平拡げ回路４２垂直拡げ回路５６フレーム間内挿部７０スルー伝送路７２スイッチング回路

Claims

【特許請求の範囲】

【請求項１】出力画像信号を１画面単位分遅延させる
遅延手段と、入力画像信号と前記遅延手段より出力された遅延画像信
号との差分をとる差分値生成手段と、前記差分値生成手段より得られた差分値に基づいて前記
入力画像信号にノイズ低減処理を施すノイズ低減処理手
段と、前記入力画像信号に基づいて各画面中の動画像部のエッ
ジを検出する動画像部エッジ検出手段と、前記動画像部エッジ検出手段によって検出された動画像
部のエッジに対しては前記ノイズ低減処理を禁止して前
記入力画像信号をそのまま前記出力画像信号として出力
させるノイズ低減処理禁止手段と、を有することを特徴とするノイズ低減回路。