JPH06103035A - 擬似乱数を生成する方法および装置 - Google Patents
擬似乱数を生成する方法および装置Info
- Publication number
- JPH06103035A JPH06103035A JP5207009A JP20700993A JPH06103035A JP H06103035 A JPH06103035 A JP H06103035A JP 5207009 A JP5207009 A JP 5207009A JP 20700993 A JP20700993 A JP 20700993A JP H06103035 A JPH06103035 A JP H06103035A
- Authority
- JP
- Japan
- Prior art keywords
- value
- seed
- pseudo
- mask
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 擬似乱数を生成する方法および装置を提供す
ること。 【構成】 一つの形態では、本発明は、擬似乱数を生成
するのに使用する多項式を決定するプログラム可能で選
択可能なＭＡＳＫ値を用いる。ラン・レート（ｒａｎ
ｒａｔｅ）を増大し、生成中の擬似乱数の列のランダム
度を改善するために、擬似乱数が生成されている間に、
ＭＡＳＫ値を変更できる。本発明はまたプログラム可能
で選択可能なＳＥＥＤ値を使用する。初期ＳＥＥＤ値は
最初の擬似乱数を生成するのに用いる。ついで最初の擬
似乱数をＮＥＷ ＳＥＥＤ値として使用して、２番目の
擬似乱数を生成し、以下同様に行う。
ること。 【構成】 一つの形態では、本発明は、擬似乱数を生成
するのに使用する多項式を決定するプログラム可能で選
択可能なＭＡＳＫ値を用いる。ラン・レート（ｒａｎ
ｒａｔｅ）を増大し、生成中の擬似乱数の列のランダム
度を改善するために、擬似乱数が生成されている間に、
ＭＡＳＫ値を変更できる。本発明はまたプログラム可能
で選択可能なＳＥＥＤ値を使用する。初期ＳＥＥＤ値は
最初の擬似乱数を生成するのに用いる。ついで最初の擬
似乱数をＮＥＷ ＳＥＥＤ値として使用して、２番目の
擬似乱数を生成し、以下同様に行う。
Description
【０００１】
【産業上の利用分野】本発明は一般に擬似乱数に関し、
具体的には擬似乱数を生成する方法および装置に関す
る。
具体的には擬似乱数を生成する方法および装置に関す
る。
【０００２】
【従来の技術】真の乱数の生成と違い、擬似乱数の生成
は、同じ入力パターンが与えられると常に同じ出力を作
る。しかしながら、真の乱数を必要としない用途や擬似
乱数で充分な用途も数多くある。たとえばデータ処理シ
ステムの試験パターンを生成するのに、擬似乱数を使用
できる。また擬似乱数は、データ処理システムにおいて
ノイズを表すのにも使用できる。また擬似乱数を使用す
れば、計算を開始する擬似ランダム開始点として機能す
る初期状態もしくは初期値を生成できる。一部のニュー
ラル・ネットワーク・システムでは、計算を開始する際
にこの種の擬似ランダム開始点を必要とする。さらに擬
似乱数をデータの暗号化や解読に使用してもよい。擬似
乱数は他にも用途がある。
は、同じ入力パターンが与えられると常に同じ出力を作
る。しかしながら、真の乱数を必要としない用途や擬似
乱数で充分な用途も数多くある。たとえばデータ処理シ
ステムの試験パターンを生成するのに、擬似乱数を使用
できる。また擬似乱数は、データ処理システムにおいて
ノイズを表すのにも使用できる。また擬似乱数を使用す
れば、計算を開始する擬似ランダム開始点として機能す
る初期状態もしくは初期値を生成できる。一部のニュー
ラル・ネットワーク・システムでは、計算を開始する際
にこの種の擬似ランダム開始点を必要とする。さらに擬
似乱数をデータの暗号化や解読に使用してもよい。擬似
乱数は他にも用途がある。
【０００３】既存の擬似乱数生成器は通常、擬似乱数を
生成するのに線形フィードバック・シフトレジスタ（ｌ
ｉｎｅａｒ−ｆｅｅｄｂａｃｋ ｓｈｉｆｔ−ｒｅｇｉ
ｓｔｅｒ）（ＬＦＳＲ）を用いる。ＬＦＳＲは、排他的
論理和ゲート（ＸＯＲ）を介したフィードバック接続を
有する多段シフトレジスタである。最終段階の出力およ
びある中間段階の出力が結ばれて、これがＸＯＲゲート
を介して最初の段階にフィードバックされる。そのレジ
スタが左から右へシフトさせるものであれば、最初の段
階と最後の段階はそれぞれいちばん左、いちばん右のビ
ット位置になっている。既存のＬＦＳＲにおいて、擬似
乱数を生成するのに用いる多項式は、ＬＦＳＲの種々の
段階からのハードワイヤド（ｈａｒｄｗｉｒｅｄ）・フ
ィードバック接続によって決まる。
生成するのに線形フィードバック・シフトレジスタ（ｌ
ｉｎｅａｒ−ｆｅｅｄｂａｃｋ ｓｈｉｆｔ−ｒｅｇｉ
ｓｔｅｒ）（ＬＦＳＲ）を用いる。ＬＦＳＲは、排他的
論理和ゲート（ＸＯＲ）を介したフィードバック接続を
有する多段シフトレジスタである。最終段階の出力およ
びある中間段階の出力が結ばれて、これがＸＯＲゲート
を介して最初の段階にフィードバックされる。そのレジ
スタが左から右へシフトさせるものであれば、最初の段
階と最後の段階はそれぞれいちばん左、いちばん右のビ
ット位置になっている。既存のＬＦＳＲにおいて、擬似
乱数を生成するのに用いる多項式は、ＬＦＳＲの種々の
段階からのハードワイヤド（ｈａｒｄｗｉｒｅｄ）・フ
ィードバック接続によって決まる。
【０００４】
【発明が解決しようとする課題】既存の擬似乱数生成器
は、生成器が作る数の列が結果的に反復されるという特
徴を持っている。したがってこの「列(sequence)」は、
反復が発生する以前に生成された擬似乱数の列をいう。
「ラン・レングス(run length)」は、この列に含まれる
擬似乱数の数をいう。たとえば擬似乱数生成器がつぎの
パターンを生成する場合：２，６，１，２，６，１，
２，６，１；列は２，６，１になる。この列の中に３つ
の数があるので、ラン・レングスは３になる。ラン・レ
ングスが増加すると、列の反復回数が確実に減少し、こ
れによって、パターンの「ランダム度」が改善されるこ
とに注意されたい。
は、生成器が作る数の列が結果的に反復されるという特
徴を持っている。したがってこの「列(sequence)」は、
反復が発生する以前に生成された擬似乱数の列をいう。
「ラン・レングス(run length)」は、この列に含まれる
擬似乱数の数をいう。たとえば擬似乱数生成器がつぎの
パターンを生成する場合：２，６，１，２，６，１，
２，６，１；列は２，６，１になる。この列の中に３つ
の数があるので、ラン・レングスは３になる。ラン・レ
ングスが増加すると、列の反復回数が確実に減少し、こ
れによって、パターンの「ランダム度」が改善されるこ
とに注意されたい。
【０００５】
【課題を解決するための手段】本発明は、上記の必要性
を満たし、その他の利点も達成する。一つの形態では、
本発明は擬似乱数を生成する装置および方法である。
を満たし、その他の利点も達成する。一つの形態では、
本発明は擬似乱数を生成する装置および方法である。
【０００６】一つの実施例では、本発明は、第１二進値
と第２二進値を論理的に結合して、中間二進値を作る論
理演算装置を有する。本発明はまた、追加の論理演算装
置を有する。この装置は前記論理演算装置から中間二進
値を受け取るため、および中間二進値が奇数個の１を含
む場合には第１論理状態を有し、中間二進値が偶数個の
１を含む場合には第２論理状態を有する二進ビットを作
るためのものである。この論理演算装置はこの二進ビッ
トを用いて、擬似乱数のビットを決定する。
と第２二進値を論理的に結合して、中間二進値を作る論
理演算装置を有する。本発明はまた、追加の論理演算装
置を有する。この装置は前記論理演算装置から中間二進
値を受け取るため、および中間二進値が奇数個の１を含
む場合には第１論理状態を有し、中間二進値が偶数個の
１を含む場合には第２論理状態を有する二進ビットを作
るためのものである。この論理演算装置はこの二進ビッ
トを用いて、擬似乱数のビットを決定する。
【０００７】当業者は、添付図面と合わせて以下の詳細
な説明により、本発明を把握しよう。
な説明により、本発明を把握しよう。
【０００８】
【実施例】本発明ではプログラム可能なＭＡＳＫ値を用
いると、同一回路によって、種々の多項式を用いて擬似
乱数を生成できる。このため、同一ハードワイヤド回路
によって、多くの異なる擬似乱数列を作ることができ
る。また擬似乱数を生成している間にＭＡＳＫ値を変更
できる。複数のＭＡＳＫ値を使用すれば、ラン・レング
スを、一つの列のラン・レングスの限界を越えて増加で
きる。実際、複数のＭＡＳＫ値を用いると、ラン・レン
グスを大幅に増大できる。ラン・レングスが増大する
と、列の反復回数が確実に減少して、パターンの「ラン
ダム度」が改善される。
いると、同一回路によって、種々の多項式を用いて擬似
乱数を生成できる。このため、同一ハードワイヤド回路
によって、多くの異なる擬似乱数列を作ることができ
る。また擬似乱数を生成している間にＭＡＳＫ値を変更
できる。複数のＭＡＳＫ値を使用すれば、ラン・レング
スを、一つの列のラン・レングスの限界を越えて増加で
きる。実際、複数のＭＡＳＫ値を用いると、ラン・レン
グスを大幅に増大できる。ラン・レングスが増大する
と、列の反復回数が確実に減少して、パターンの「ラン
ダム度」が改善される。
【０００９】図１は、マスク・レジスタ回路１２，シー
ド・レジスタ回路(seed resistor circuit)１４，シフ
ト回路１６，制御論理回路１８，論理演算装置回路２
０，ワンズ・タリー回路(ones tally circuit)２２，バ
ス２４，バス２６，バス２８を有するデジタル・データ
処理システム１０を示したものである。
ド・レジスタ回路(seed resistor circuit)１４，シフ
ト回路１６，制御論理回路１８，論理演算装置回路２
０，ワンズ・タリー回路(ones tally circuit)２２，バ
ス２４，バス２６，バス２８を有するデジタル・データ
処理システム１０を示したものである。
【００１０】マスク・レジスタ１２はバス２６，バス２
８および制御論理１８に結合されている。シード・レジ
スタ１４はバス２４，バス２８および制御論理１８に結
合されている。シフト回路１６は論理演算装置２０，ワ
ンズ・タリー回路２２，バス２４，制御論理１８に結合
されている。論理演算装置２０はワンズ・タリー回路２
２，バス２６，バス２８および制御論理１８に結合され
ている。ワンズ・タリー回路２２は制御論理１８に結合
されている。命令取出し(fetch)回路３０は命令デコー
ド回路３２に結合されている。命令デコード回路３２は
制御論理１８に結合されている。命令取出し回路３０は
一つの命令を受け取る。注意すべきことは、命令取出し
回路３０が受け取ったこの命令は、メモリ（図示せず）
からのものでよく、このメモリはデータ処理システム１
０の一部であるか、またはデータ処理システム１０の外
部にあることである。
８および制御論理１８に結合されている。シード・レジ
スタ１４はバス２４，バス２８および制御論理１８に結
合されている。シフト回路１６は論理演算装置２０，ワ
ンズ・タリー回路２２，バス２４，制御論理１８に結合
されている。論理演算装置２０はワンズ・タリー回路２
２，バス２６，バス２８および制御論理１８に結合され
ている。ワンズ・タリー回路２２は制御論理１８に結合
されている。命令取出し(fetch)回路３０は命令デコー
ド回路３２に結合されている。命令デコード回路３２は
制御論理１８に結合されている。命令取出し回路３０は
一つの命令を受け取る。注意すべきことは、命令取出し
回路３０が受け取ったこの命令は、メモリ（図示せず）
からのものでよく、このメモリはデータ処理システム１
０の一部であるか、またはデータ処理システム１０の外
部にあることである。
【００１１】ここで本発明の動作を説明する。図１につ
いて言えば、マスク・レジスタ１２に格納されている値
を「ＭＡＳＫ」という。プロセスの初めにシード・レジ
スタ１４に格納されている値を「ＳＥＥＤ」という。プ
ロセスの終わりにシード・レジスタ１４に格納された値
を「ＮＥＷ ＳＥＥＤ」という。個々のビットもしくは
ビット・フィールドは括弧内に示す。たとえばＳＥＥＤ
［７：１］は、ＳＥＥＤ値のビット７からビット１まで
（ビット７、ビット１を含む）を指す。
いて言えば、マスク・レジスタ１２に格納されている値
を「ＭＡＳＫ」という。プロセスの初めにシード・レジ
スタ１４に格納されている値を「ＳＥＥＤ」という。プ
ロセスの終わりにシード・レジスタ１４に格納された値
を「ＮＥＷ ＳＥＥＤ」という。個々のビットもしくは
ビット・フィールドは括弧内に示す。たとえばＳＥＥＤ
［７：１］は、ＳＥＥＤ値のビット７からビット１まで
（ビット７、ビット１を含む）を指す。
【００１２】ワンズ・タリー回路２２が実行した機能は
「ＯＮＥＳ−ＴＡＬＬＹ」という。実質的に、ＯＮＥＳ
−ＴＡＬＬＹ演算は、二進数内の１の数をカウント（ま
たはタリー）する。たとえばＯＮＥＳ−ＴＡＬＬＹ（１
１０１）は、二進数１１０１の中に１が３個あるので３
に等しい。ワンズ・タリー回路２２の４ビット出力をＯ
Ｔ［３：０］という。ワンズ・タリー回路２２の出力の
最下位ビットをＯＴ［０］という。
「ＯＮＥＳ−ＴＡＬＬＹ」という。実質的に、ＯＮＥＳ
−ＴＡＬＬＹ演算は、二進数内の１の数をカウント（ま
たはタリー）する。たとえばＯＮＥＳ−ＴＡＬＬＹ（１
１０１）は、二進数１１０１の中に１が３個あるので３
に等しい。ワンズ・タリー回路２２の４ビット出力をＯ
Ｔ［３：０］という。ワンズ・タリー回路２２の出力の
最下位ビットをＯＴ［０］という。
【００１３】擬似乱数は、以下に示す表１の諸段階を用
いて、本発明の１実施例に基づいて生成される。表１の
３つの段階はそれぞれ、図２では流れ図のブロックとし
て示されている。各段階がどのように実行されるか例示
するために、二進数を含めている。旧ＳＥＥＤおよびＮ
ＥＷ ＳＥＥＤを含めたＳＥＥＤ値は、擬似乱数列内の
個々の数を表す。
いて、本発明の１実施例に基づいて生成される。表１の
３つの段階はそれぞれ、図２では流れ図のブロックとし
て示されている。各段階がどのように実行されるか例示
するために、二進数を含めている。旧ＳＥＥＤおよびＮ
ＥＷ ＳＥＥＤを含めたＳＥＥＤ値は、擬似乱数列内の
個々の数を表す。
【００１４】
【表１】 段階１） ＡＮＤ演算を実行する ＳＥＥＤ ＆ ＭＡＳＫ ＝（ＳＥＥＤ＆
ＭＡＳＫ） １１０１１０１０＆１００１１０１１＝１００１１０１
０ 段階２） ワンズ・タリー演算を実行する ＯＮＥＳ−ＴＡＬＬＹ（ＳＥＥＤ＆ＭＡＳＫ）＝ＯＴ
［３：０］ ＯＮＥＳ−ＴＡＬＬＹ（１００１１０１０） ＝０１０
０ 段階３） ＳＥＥＤ値をＮＥＷ ＳＥＥＤ値と置き換え
る ＯＴ［０］，ＳＥＥＤ［７：１］＝ＮＥＷ ＳＥＥＤ ０， １１０１１０１ ＝ＮＥＷ ＳＥＥＤ ０１１０１１０１ ＝ＮＥＷ ＳＥＥＤ 図１を参照して、擬似乱数を生成する上記３つの段階の
それぞれについて詳述する。
ＭＡＳＫ） １１０１１０１０＆１００１１０１１＝１００１１０１
０ 段階２） ワンズ・タリー演算を実行する ＯＮＥＳ−ＴＡＬＬＹ（ＳＥＥＤ＆ＭＡＳＫ）＝ＯＴ
［３：０］ ＯＮＥＳ−ＴＡＬＬＹ（１００１１０１０） ＝０１０
０ 段階３） ＳＥＥＤ値をＮＥＷ ＳＥＥＤ値と置き換え
る ＯＴ［０］，ＳＥＥＤ［７：１］＝ＮＥＷ ＳＥＥＤ ０， １１０１１０１ ＝ＮＥＷ ＳＥＥＤ ０１１０１１０１ ＝ＮＥＷ ＳＥＥＤ 図１を参照して、擬似乱数を生成する上記３つの段階の
それぞれについて詳述する。
【００１５】第１段階は単純な論理ＡＮＤ演算であり、
ここでシード・レジスタ１４内のＳＥＥＤ値と、マスク
・レジスタ１２内のＭＡＳＫ値との論理積を求める。Ｍ
ＡＳＫ値はバス２６を介して論理演算装置２０に転送さ
れる。ＳＥＥＤ値はバス２４およびシフト回路１６を介
して論理演算装置２０に転送される。第１段階では、シ
フト回路１６はシフト機能を実行せず、バス２４からの
ＳＥＥＤ値を論理演算装置２０に渡すだけである。図に
示す本発明の実施例のＭＡＳＫ値およびＳＥＥＤ値はそ
れぞれ８ビットであるが、便宜上ビット数Ｎを使用して
いる。制御論理１８の制御下において、論理演算装置２
０は、ＳＥＥＤ値とＭＡＳＫ値との論理積を求めて、そ
の結果の８ビット（ＳＥＥＤ＆ＭＡＳＫ）をワンズ・タ
リー回路２２に出力する。第１段階はこれで完了する。
ここでシード・レジスタ１４内のＳＥＥＤ値と、マスク
・レジスタ１２内のＭＡＳＫ値との論理積を求める。Ｍ
ＡＳＫ値はバス２６を介して論理演算装置２０に転送さ
れる。ＳＥＥＤ値はバス２４およびシフト回路１６を介
して論理演算装置２０に転送される。第１段階では、シ
フト回路１６はシフト機能を実行せず、バス２４からの
ＳＥＥＤ値を論理演算装置２０に渡すだけである。図に
示す本発明の実施例のＭＡＳＫ値およびＳＥＥＤ値はそ
れぞれ８ビットであるが、便宜上ビット数Ｎを使用して
いる。制御論理１８の制御下において、論理演算装置２
０は、ＳＥＥＤ値とＭＡＳＫ値との論理積を求めて、そ
の結果の８ビット（ＳＥＥＤ＆ＭＡＳＫ）をワンズ・タ
リー回路２２に出力する。第１段階はこれで完了する。
【００１６】第２段階はワンズ・タリー演算である。ワ
ンズ・タリー演算は、二進数内の１の数をカウント（ま
たはタリー）する。たとえばＯＮＥＳ−ＴＡＬＬＹ（１
００１１０１０）は、二進数１００１１０１０内に４個
の１があるので４に等しい。ワンズ・タリー回路２２の
４ビット出力をＯＴ［３：０］という。ワンズ・タリー
回路２２の出力の最下位ビットをＯＴ［０］という。図
に示す本発明の実施例では、ワンズ・タリー回路２２の
出力の最下位ビットのみを使用する。この実施例ではワ
ンズ・タリー回路２２が出力するビット１，２，３は使
用しない。ワンズ・タリー回路２２は当業者には周知の
ものであり、加算セルの使用もしくはＸＯＲゲートの使
用など、利用可能な任意の方法で実行してもよい。これ
で第２段階が完了する。
ンズ・タリー演算は、二進数内の１の数をカウント（ま
たはタリー）する。たとえばＯＮＥＳ−ＴＡＬＬＹ（１
００１１０１０）は、二進数１００１１０１０内に４個
の１があるので４に等しい。ワンズ・タリー回路２２の
４ビット出力をＯＴ［３：０］という。ワンズ・タリー
回路２２の出力の最下位ビットをＯＴ［０］という。図
に示す本発明の実施例では、ワンズ・タリー回路２２の
出力の最下位ビットのみを使用する。この実施例ではワ
ンズ・タリー回路２２が出力するビット１，２，３は使
用しない。ワンズ・タリー回路２２は当業者には周知の
ものであり、加算セルの使用もしくはＸＯＲゲートの使
用など、利用可能な任意の方法で実行してもよい。これ
で第２段階が完了する。
【００１７】第３段階は、ＮＥＷ ＳＥＥＤ値の生成、
および旧ＳＥＥＤ値とＮＥＷ ＳＥＥＤ値との置き換え
によって構成される。第１段階と同様、ＳＥＥＤ値は、
バス２４およびシフト回路１６を介して論理演算装置２
０に転送される。しかしながら第１段階と違い、シフト
回路１６がバス２４からのＳＥＥＤ値を論理演算装置２
０に渡すに伴い、シフト回路１６はシフト機能を実行す
る。シフト回路１６は、ＳＥＥＤ値の各ビットを１ビッ
ト右にシフトさせ、旧ＳＥＥＤ［７］をＮＥＷＳＥＥＤ
［６］に、旧ＳＥＥＤ［６］をＮＥＷ ＳＥＥＤ［５］
に、旧ＳＥＥＤ［５］をＮＥＷ ＳＥＥＤ［４］に、旧
ＳＥＥＤ［４］をＮＥＷ ＳＥＥＤ［３］に、旧ＳＥＥ
Ｄ［３］をＮＥＷ ＳＥＥＤ［２］に、旧ＳＥＥＤ
［２］をＮＥＷ ＳＥＥＤ［１］に、旧ＳＥＥＤ［１］
をＮＥＷ ＳＥＥＤ［０］に実際上シフトさせる。
および旧ＳＥＥＤ値とＮＥＷ ＳＥＥＤ値との置き換え
によって構成される。第１段階と同様、ＳＥＥＤ値は、
バス２４およびシフト回路１６を介して論理演算装置２
０に転送される。しかしながら第１段階と違い、シフト
回路１６がバス２４からのＳＥＥＤ値を論理演算装置２
０に渡すに伴い、シフト回路１６はシフト機能を実行す
る。シフト回路１６は、ＳＥＥＤ値の各ビットを１ビッ
ト右にシフトさせ、旧ＳＥＥＤ［７］をＮＥＷＳＥＥＤ
［６］に、旧ＳＥＥＤ［６］をＮＥＷ ＳＥＥＤ［５］
に、旧ＳＥＥＤ［５］をＮＥＷ ＳＥＥＤ［４］に、旧
ＳＥＥＤ［４］をＮＥＷ ＳＥＥＤ［３］に、旧ＳＥＥ
Ｄ［３］をＮＥＷ ＳＥＥＤ［２］に、旧ＳＥＥＤ
［２］をＮＥＷ ＳＥＥＤ［１］に、旧ＳＥＥＤ［１］
をＮＥＷ ＳＥＥＤ［０］に実際上シフトさせる。
【００１８】旧ＳＥＥＤの最下位ビットであるＳＥＥＤ
［０］は、ＮＥＷ ＳＥＥＤ値の生成には必要でなく、
廃棄できることに注意されたい。ワンズ・タリー回路２
２の出力から来る最下位ビットは、ＮＥＷ ＳＥＥＤ値
の最上位ビットとしてシフトされる。このためＮＥＷ
ＳＥＥＤ値は、旧ＳＥＥＤ値を１ビット右にシフトさ
せ、またＮＥＷ ＳＥＥＤ値の最上位ビットとしてＯＴ
［０］を挿入することによって生成される。
［０］は、ＮＥＷ ＳＥＥＤ値の生成には必要でなく、
廃棄できることに注意されたい。ワンズ・タリー回路２
２の出力から来る最下位ビットは、ＮＥＷ ＳＥＥＤ値
の最上位ビットとしてシフトされる。このためＮＥＷ
ＳＥＥＤ値は、旧ＳＥＥＤ値を１ビット右にシフトさ
せ、またＮＥＷ ＳＥＥＤ値の最上位ビットとしてＯＴ
［０］を挿入することによって生成される。
【００１９】本発明の代替的実施例では、前記に代わ
り、旧ＳＥＥＤ値を１ビット左にシフトさせ、ＮＥＷ
ＳＥＥＤ値の最下位ビットとしてＯＴ［０］を挿入する
ことによっても、ＮＥＷ ＳＥＥＤ値の生成が可能であ
ることに注意されたい。またこの左シフト機能は加算器
によって実行できることに注意されたい。たとえばキャ
リーイン（ｃａｒｒｙ−ｉｎ）入力としてＯＴ［０］を
使用する間、加算器は旧ＳＥＥＤ値を旧ＳＥＥＤ値に加
算できる。シフト回路１６および論理演算装置２０を結
合すると、演算論理装置（ＡＬＵ）を形成できる。
り、旧ＳＥＥＤ値を１ビット左にシフトさせ、ＮＥＷ
ＳＥＥＤ値の最下位ビットとしてＯＴ［０］を挿入する
ことによっても、ＮＥＷ ＳＥＥＤ値の生成が可能であ
ることに注意されたい。またこの左シフト機能は加算器
によって実行できることに注意されたい。たとえばキャ
リーイン（ｃａｒｒｙ−ｉｎ）入力としてＯＴ［０］を
使用する間、加算器は旧ＳＥＥＤ値を旧ＳＥＥＤ値に加
算できる。シフト回路１６および論理演算装置２０を結
合すると、演算論理装置（ＡＬＵ）を形成できる。
【００２０】第３段階では、論理演算装置２０は論理演
算を実行せず、シフト回路１６からのＮＥＷ ＳＥＥＤ
値をバス２８に渡すだけである。ついでＮＥＷ ＳＥＥ
Ｄ値がシード・レジスタ１４に書き込まれる。図に示す
本発明の実施例では、ＮＥＷＳＥＥＤ値はシード・レジ
スタ１４内の旧ＳＥＥＤ値に上書きされる。これで第３
段階が完了する。
算を実行せず、シフト回路１６からのＮＥＷ ＳＥＥＤ
値をバス２８に渡すだけである。ついでＮＥＷ ＳＥＥ
Ｄ値がシード・レジスタ１４に書き込まれる。図に示す
本発明の実施例では、ＮＥＷＳＥＥＤ値はシード・レジ
スタ１４内の旧ＳＥＥＤ値に上書きされる。これで第３
段階が完了する。
【００２１】論理演算装置２０は、多岐に渡る方法でＮ
ＥＷ ＳＥＥＤ値を効果的に渡せることに注意された
い。本発明の一部の実施例では、論理演算装置２０は論
理ＡＮＤ演算以外の論理演算を実行できる。本発明の他
の実施例では、論理演算装置２０は演算論理装置（ＡＬ
Ｕ）でもよく、これは論理演算と算術演算の両方を実行
できる。
ＥＷ ＳＥＥＤ値を効果的に渡せることに注意された
い。本発明の一部の実施例では、論理演算装置２０は論
理ＡＮＤ演算以外の論理演算を実行できる。本発明の他
の実施例では、論理演算装置２０は演算論理装置（ＡＬ
Ｕ）でもよく、これは論理演算と算術演算の両方を実行
できる。
【００２２】論理演算装置２０は演算を実行せずに実際
にはＮＥＷ ＳＥＥＤ値を渡すだけでよいが、その代わ
り論理演算もしくは算術演算を実行してもよく、これ
は、出力されるＮＥＷ ＳＥＥＤ値を変更しない。たと
えば論理演算装置２０はＮＥＷＳＥＥＤ値とオール１と
の論理積をとることができる。論理演算装置２０はＮＥ
Ｗ ＳＥＥＤ値とオール０との論理和をとることができ
る。論理演算装置２０は、第２オペランドとしてオール
０を用いて、加算演算もしくは減算演算を実行できる。
にはＮＥＷ ＳＥＥＤ値を渡すだけでよいが、その代わ
り論理演算もしくは算術演算を実行してもよく、これ
は、出力されるＮＥＷ ＳＥＥＤ値を変更しない。たと
えば論理演算装置２０はＮＥＷＳＥＥＤ値とオール１と
の論理積をとることができる。論理演算装置２０はＮＥ
Ｗ ＳＥＥＤ値とオール０との論理和をとることができ
る。論理演算装置２０は、第２オペランドとしてオール
０を用いて、加算演算もしくは減算演算を実行できる。
【００２３】旧ＳＥＥＤ値は、擬似乱数列内の一つの数
である。ＮＥＷ ＳＥＥＤ値は表１に示す３つの手順に
よって生成され、これが擬似乱数列内のその次の数にな
る。ついでＮＥＷ ＳＥＥＤ値が旧ＳＥＥＤ値になり、
これを用いて擬似乱数列内のその次の数を生成する。こ
のためそれぞれＳＥＥＤ値を用いて、擬似乱数列内の後
続の数を生成する。最新の擬似乱数であるＮＥＷ ＳＥ
ＥＤ値は、データ処理システム１０の他の部分に伝送し
てもよいし、またはバス２４、およびバス２４に結合す
ることが予想される追加バス（図示せず）によってデー
タ処理システム１０の外部に伝送してもよいことに注意
されたい。
である。ＮＥＷ ＳＥＥＤ値は表１に示す３つの手順に
よって生成され、これが擬似乱数列内のその次の数にな
る。ついでＮＥＷ ＳＥＥＤ値が旧ＳＥＥＤ値になり、
これを用いて擬似乱数列内のその次の数を生成する。こ
のためそれぞれＳＥＥＤ値を用いて、擬似乱数列内の後
続の数を生成する。最新の擬似乱数であるＮＥＷ ＳＥ
ＥＤ値は、データ処理システム１０の他の部分に伝送し
てもよいし、またはバス２４、およびバス２４に結合す
ることが予想される追加バス（図示せず）によってデー
タ処理システム１０の外部に伝送してもよいことに注意
されたい。
【００２４】図１を参照して注意すべきことは、次の擬
似乱数を生成するには、図に示す本発明の実施例で、シ
フト回路１６および論理演算装置２０を通るパスが２つ
必要なことである。第１のパスは、論理演算装置２０を
使用するが、シフト回路１６は使用しない。第２のパス
は、シフト回路１６を用いるが、論理演算装置２０は使
用しない。ワンズ・タリー回路２２はシフト回路１６お
よび論理演算装置２０を通るパス間でのみ使用できる。
マスク・レジスタ１２内に格納されたＭＡＳＫ値は、シ
フト回路１６および論理演算装置２０を通る第１のパス
においてのみ使用される。
似乱数を生成するには、図に示す本発明の実施例で、シ
フト回路１６および論理演算装置２０を通るパスが２つ
必要なことである。第１のパスは、論理演算装置２０を
使用するが、シフト回路１６は使用しない。第２のパス
は、シフト回路１６を用いるが、論理演算装置２０は使
用しない。ワンズ・タリー回路２２はシフト回路１６お
よび論理演算装置２０を通るパス間でのみ使用できる。
マスク・レジスタ１２内に格納されたＭＡＳＫ値は、シ
フト回路１６および論理演算装置２０を通る第１のパス
においてのみ使用される。
【００２５】ユーザはバス２８を使用して、所望のＳＥ
ＥＤ値をシード・レジスタ１４にロードできる。ユーザ
がいったんシード・レジスタ１４に初期ＳＥＥＤ値をプ
ログラムすれば、シード・レジスタ１４に格納されたＳ
ＥＥＤ値は、上述した表１の擬似乱数生成手順によって
連続的に更新される。ユーザは、バス２８に新しい値を
ロードすることによって、シード・レジスタ１４内のＳ
ＥＥＤ値を変更してもよいが、これは必ずしも必要なこ
とではない。
ＥＤ値をシード・レジスタ１４にロードできる。ユーザ
がいったんシード・レジスタ１４に初期ＳＥＥＤ値をプ
ログラムすれば、シード・レジスタ１４に格納されたＳ
ＥＥＤ値は、上述した表１の擬似乱数生成手順によって
連続的に更新される。ユーザは、バス２８に新しい値を
ロードすることによって、シード・レジスタ１４内のＳ
ＥＥＤ値を変更してもよいが、これは必ずしも必要なこ
とではない。
【００２６】またユーザはバス２８を使用して所望のＭ
ＡＳＫ値をマスク・レジスタ１２にロードできる。ユー
ザがいったん初期ＭＡＳＫ値をマスク・レジスタ１２に
プログラムすれば、マスク・レジスタ１２に格納された
ＭＡＳＫ値は、上述した表１の擬似乱数生成手順によっ
て変更もしくは影響されない。ユーザは、バス２８に新
しい値をロードすることによって、マスク・レジスタ１
２内のＭＡＳＫ値を変更してもよいが、これは必ずしも
必要なことではない。
ＡＳＫ値をマスク・レジスタ１２にロードできる。ユー
ザがいったん初期ＭＡＳＫ値をマスク・レジスタ１２に
プログラムすれば、マスク・レジスタ１２に格納された
ＭＡＳＫ値は、上述した表１の擬似乱数生成手順によっ
て変更もしくは影響されない。ユーザは、バス２８に新
しい値をロードすることによって、マスク・レジスタ１
２内のＭＡＳＫ値を変更してもよいが、これは必ずしも
必要なことではない。
【００２７】ＭＡＳＫ値はプログラムの制御下におい
て、どの多項式を擬似乱数の生成に使用するか選択する
のに用いる。ＭＡＳＫ値は、多項式に含めるべきでない
ゼロでないシード係数のすべてをゼロにするのに用い
る。二進数のゼロ値を有するマスクの各ビット位置につ
いては、対応する多項式の係数は使用されない。また二
進数の１の値を有するマスクの各ビット位置について
は、対応する多項式の係数が使用される。
て、どの多項式を擬似乱数の生成に使用するか選択する
のに用いる。ＭＡＳＫ値は、多項式に含めるべきでない
ゼロでないシード係数のすべてをゼロにするのに用い
る。二進数のゼロ値を有するマスクの各ビット位置につ
いては、対応する多項式の係数は使用されない。また二
進数の１の値を有するマスクの各ビット位置について
は、対応する多項式の係数が使用される。
【００２８】したがって、一つの多項式にしか固定接続
できない従来の線形フィードバック・シフトレジスタ
（ＬＦＳＲ）と違い、本発明ではユーザは、プログラム
の制御下において、とり得る多項式のいずれも選択でき
る。このためユーザは、一つだけの擬似乱数列ではな
く、多数の擬似乱数列を生成できる。
できない従来の線形フィードバック・シフトレジスタ
（ＬＦＳＲ）と違い、本発明ではユーザは、プログラム
の制御下において、とり得る多項式のいずれも選択でき
る。このためユーザは、一つだけの擬似乱数列ではな
く、多数の擬似乱数列を生成できる。
【００２９】プログラムの制御下においてマスクの初期
値を選択するほかに、ユーザは、擬似乱数の列が生成さ
れている間でも、マスク・レジスタ１２内のＭＡＳＫ値
を変更できる。ＭＡＳＫ値の変更は、擬似乱数の生成に
使用されている多項式を変更する効果を有する。多項式
の変更は、擬似乱数の列を変更する効果を有する。また
反復が発生する前に擬似乱数列を変更することは、この
列を拡張する効果を持ち得る。
値を選択するほかに、ユーザは、擬似乱数の列が生成さ
れている間でも、マスク・レジスタ１２内のＭＡＳＫ値
を変更できる。ＭＡＳＫ値の変更は、擬似乱数の生成に
使用されている多項式を変更する効果を有する。多項式
の変更は、擬似乱数の列を変更する効果を有する。また
反復が発生する前に擬似乱数列を変更することは、この
列を拡張する効果を持ち得る。
【００３０】このため、列全体が反復される前にＭＡＳ
Ｋ値を変更し続けることによって、列全体のラン・レン
グスを大きく拡張できる。これは、列全体をほとんど反
復されないよう確保することによって、列全体のランダ
ム度を劇的に改善する。これが本発明の大きな利点であ
る。
Ｋ値を変更し続けることによって、列全体のラン・レン
グスを大きく拡張できる。これは、列全体をほとんど反
復されないよう確保することによって、列全体のランダ
ム度を劇的に改善する。これが本発明の大きな利点であ
る。
【００３１】従来の線形フィードバック・シフトレジス
タ（ＬＦＳＲ）のラン・レングスは、擬似乱数が２N
−１個より大きくなく、ここでＮはＬＦＳＲの段数を表
す。単一のＭＡＳＫ値を使用した本発明のラン・レング
スでも、２N −１個と同じくらいの擬似乱数を取り得
る。ここでＮはＳＥＥＤ値内のビット数を表す。しかし
ながら擬似乱数の生成中にＭＡＳＫ値を変更すれば、本
発明のラン・レングスは従来のＬＦＳＲの２N −１個
を越えて大きく増大できる。ＭＡＳＫ値を最大限変化さ
せるという考えを持てば、ユーザは一つの擬似乱数が生
成されるたびにＭＡＳＫ値を変更することによって、異
なる多項式を選択できる。
タ（ＬＦＳＲ）のラン・レングスは、擬似乱数が２N
−１個より大きくなく、ここでＮはＬＦＳＲの段数を表
す。単一のＭＡＳＫ値を使用した本発明のラン・レング
スでも、２N −１個と同じくらいの擬似乱数を取り得
る。ここでＮはＳＥＥＤ値内のビット数を表す。しかし
ながら擬似乱数の生成中にＭＡＳＫ値を変更すれば、本
発明のラン・レングスは従来のＬＦＳＲの２N −１個
を越えて大きく増大できる。ＭＡＳＫ値を最大限変化さ
せるという考えを持てば、ユーザは一つの擬似乱数が生
成されるたびにＭＡＳＫ値を変更することによって、異
なる多項式を選択できる。
【００３２】前記表１で説明した３つの段階が合わさっ
て一つの命令を形成でき、この命令はデータ処理システ
ム１０によって実行できる。そのため新しい擬似乱数が
一つ生成されるたびに、この一つの命令が実行される。
したがって「Ｍ」個の擬似乱数を生成するためには、こ
の一つの命令がＭ回実行される。この一つの命令はソフ
トウェア・ループの一部として使用でき、このループに
よって、命令は選択した回数実行できる。
て一つの命令を形成でき、この命令はデータ処理システ
ム１０によって実行できる。そのため新しい擬似乱数が
一つ生成されるたびに、この一つの命令が実行される。
したがって「Ｍ」個の擬似乱数を生成するためには、こ
の一つの命令がＭ回実行される。この一つの命令はソフ
トウェア・ループの一部として使用でき、このループに
よって、命令は選択した回数実行できる。
【００３３】また、３つの段階のそれぞれ、または３つ
の段階の一部を一つもしくは複数の命令に分割してもよ
く、これらの命令を一緒に使用して、表１で説明した３
つの段階を実行してもよい。
の段階の一部を一つもしくは複数の命令に分割してもよ
く、これらの命令を一緒に使用して、表１で説明した３
つの段階を実行してもよい。
【００３４】また、一つの命令は、ビット・フィールド
の形でパラメータを含めてもよく、このパラメータは、
表１の３つの段階が何回反復されるかを指定し、これに
よって命令の１回の実行に対してどれだけの数の擬似乱
数が生成されるかを指定する。そのため一つの命令を使
用して、複数の擬似乱数を生成できる。
の形でパラメータを含めてもよく、このパラメータは、
表１の３つの段階が何回反復されるかを指定し、これに
よって命令の１回の実行に対してどれだけの数の擬似乱
数が生成されるかを指定する。そのため一つの命令を使
用して、複数の擬似乱数を生成できる。
【００３５】注意すべきことは、ＳＥＥＤ値およびＭＡ
ＳＫ値は、表１で説明した３つの段階を実行する命令の
引数として使用できることである。命令自体はＳＥＥＤ
値およびＭＡＳＫ値をそれぞれ一つのフィールドとして
含んでもよい。ＳＥＥＤ値およびＭＡＳＫ値が命令の一
部である場合には、マスク・レジスタ１２およびシード
・レジスタ１４は命令フィールドの一時記憶装置として
機能できる。
ＳＫ値は、表１で説明した３つの段階を実行する命令の
引数として使用できることである。命令自体はＳＥＥＤ
値およびＭＡＳＫ値をそれぞれ一つのフィールドとして
含んでもよい。ＳＥＥＤ値およびＭＡＳＫ値が命令の一
部である場合には、マスク・レジスタ１２およびシード
・レジスタ１４は命令フィールドの一時記憶装置として
機能できる。
【００３６】また、データ・レジスタ０およびデータ・
レジスタ１など２つのレジスタ位置を、表１で説明した
３つの段階を実行する命令の引数として使用してもよ
い。この場合、指定される２つのレジスタは、所望のＳ
ＥＥＤ値およびＭＡＳＫ値を予めロードしていなければ
ならない。また、表１の３つの段階を実行する命令は引
数を必要としないかもしれず、単に、第１の所定の記憶
位置に格納された既存の値をＳＥＥＤ値として使用し、
また第２の所定の記憶位置に格納された既存の値をＭＡ
ＳＫ値として使用してもよい。
レジスタ１など２つのレジスタ位置を、表１で説明した
３つの段階を実行する命令の引数として使用してもよ
い。この場合、指定される２つのレジスタは、所望のＳ
ＥＥＤ値およびＭＡＳＫ値を予めロードしていなければ
ならない。また、表１の３つの段階を実行する命令は引
数を必要としないかもしれず、単に、第１の所定の記憶
位置に格納された既存の値をＳＥＥＤ値として使用し、
また第２の所定の記憶位置に格納された既存の値をＭＡ
ＳＫ値として使用してもよい。
【００３７】ここで好適実施例を検討する。好適実施例
では、「ＲＡＮＤ」命令を使用して、表１の３つの段階
を実行することによって、乱数を生成する。ＲＡＮＤ命
令は２つの引数を含む。第１の引数は、ＳＥＥＤ値を含
んでいるレジスタの位置を決定するのに用いるソース・
レジスタ識別子である。第２の引数は、ＭＡＳＫ値を含
んでいるレジスタの位置を決定するのに用いるソース・
レジスタ識別子である。好適実施例において、マスク・
レジスタ１２およびシード・レジスタ１４はそれぞれ、
複数の汎用データ・レジスタの一つである。好適実施例
では、ＮＥＷＳＥＥＤ値を使用して、指定したシード・
レジスタ１４内のＳＥＥＤ値を上書きする。
では、「ＲＡＮＤ」命令を使用して、表１の３つの段階
を実行することによって、乱数を生成する。ＲＡＮＤ命
令は２つの引数を含む。第１の引数は、ＳＥＥＤ値を含
んでいるレジスタの位置を決定するのに用いるソース・
レジスタ識別子である。第２の引数は、ＭＡＳＫ値を含
んでいるレジスタの位置を決定するのに用いるソース・
レジスタ識別子である。好適実施例において、マスク・
レジスタ１２およびシード・レジスタ１４はそれぞれ、
複数の汎用データ・レジスタの一つである。好適実施例
では、ＮＥＷＳＥＥＤ値を使用して、指定したシード・
レジスタ１４内のＳＥＥＤ値を上書きする。
【００３８】好適実施例では、シフト回路１６および論
理演算装置２０が実行する機能性（ｆｕｎｃｔｉｏｎａ
ｌｉｔｙ ）は、演算論理装置（ＡＬＵ）（図示せず）
に結合され、この装置は入力において多重機能を有し、
シフト演算を実行できる。ワンズ・タリー回路２２は５
つの全加算器回路を使用して実行される。
理演算装置２０が実行する機能性（ｆｕｎｃｔｉｏｎａ
ｌｉｔｙ ）は、演算論理装置（ＡＬＵ）（図示せず）
に結合され、この装置は入力において多重機能を有し、
シフト演算を実行できる。ワンズ・タリー回路２２は５
つの全加算器回路を使用して実行される。
【００３９】ＲＡＮＤ命令は、命令取出し回路３０によ
って、内部メモリもしくは外部メモリ（図示せず）から
取り出される。命令デコード回路３２はＲＡＮＤ命令を
デコードして、適正な制御情報を制御論理１８に伝送す
る。ついで制御論理１８は、ＲＡＮＤ命令を実行するた
めに、適正な制御信号を伝送する。好適実施例では、右
シフトが実行され、またＯＴ［０］ビットは、ＮＥＷ
ＳＥＥＤ値の最上位ビットの論理状態を決定するのに使
用される。
って、内部メモリもしくは外部メモリ（図示せず）から
取り出される。命令デコード回路３２はＲＡＮＤ命令を
デコードして、適正な制御情報を制御論理１８に伝送す
る。ついで制御論理１８は、ＲＡＮＤ命令を実行するた
めに、適正な制御信号を伝送する。好適実施例では、右
シフトが実行され、またＯＴ［０］ビットは、ＮＥＷ
ＳＥＥＤ値の最上位ビットの論理状態を決定するのに使
用される。
【００４０】要約すると、上記仕様により、擬似乱数を
生成する方法および装置が説明される。本発明により、
ユーザはプログラムの制御下において、擬似乱数の生成
に用いる多項式を決定するＭＡＳＫ値を選択できる。ラ
ン・レングスを増大して、生成中の擬似乱数列のランダ
ム度を改善するために、実際にユーザは、擬似乱数が生
成されている間にＭＡＳＫ値を変更できる。
生成する方法および装置が説明される。本発明により、
ユーザはプログラムの制御下において、擬似乱数の生成
に用いる多項式を決定するＭＡＳＫ値を選択できる。ラ
ン・レングスを増大して、生成中の擬似乱数列のランダ
ム度を改善するために、実際にユーザは、擬似乱数が生
成されている間にＭＡＳＫ値を変更できる。
【００４１】また本発明により、ユーザはプログラムの
制御下において初期ＳＥＥＤ値を選択できる。この初期
ＳＥＥＤ値は、最初の擬似乱数を生成するのに用いる。
ついで最初の擬似乱数をＮＥＷ ＳＥＥＤ値として使用
し、２番目の擬似乱数を生成し、以下同様に続く。擬似
乱数の生成手順では、ユーザはＭＡＳＫ値もしくはＳＥ
ＥＤ値を変更する必要はないが、ユーザは擬似乱数が生
成されている間にＭＡＳＫ値、ＳＥＥＤ値の一方もしく
は両方を自由に変更できる。
制御下において初期ＳＥＥＤ値を選択できる。この初期
ＳＥＥＤ値は、最初の擬似乱数を生成するのに用いる。
ついで最初の擬似乱数をＮＥＷ ＳＥＥＤ値として使用
し、２番目の擬似乱数を生成し、以下同様に続く。擬似
乱数の生成手順では、ユーザはＭＡＳＫ値もしくはＳＥ
ＥＤ値を変更する必要はないが、ユーザは擬似乱数が生
成されている間にＭＡＳＫ値、ＳＥＥＤ値の一方もしく
は両方を自由に変更できる。
【００４２】図１に示す本発明の一実施例では、シフト
回路１６，論理演算装置２０，ワンズ・タリー回路２
２，バス２４，２６，２８および制御論理１８の一部
が、本発明とは無関係の他の機能のために、データ処理
システム１０によって既に使用されている。マスク・レ
ジスタ１２およびシード・レジスタ１４は既に汎用デー
タ・レジスタとして存在している。このため制御論理１
８の一部、およびワンズ・タリー回路２２からシフト回
路１６に至るフィードバック経路を追加することによっ
て、データ処理システム１０は擬似乱数を生成するとい
う付加的機能を実行できるようになった。
回路１６，論理演算装置２０，ワンズ・タリー回路２
２，バス２４，２６，２８および制御論理１８の一部
が、本発明とは無関係の他の機能のために、データ処理
システム１０によって既に使用されている。マスク・レ
ジスタ１２およびシード・レジスタ１４は既に汎用デー
タ・レジスタとして存在している。このため制御論理１
８の一部、およびワンズ・タリー回路２２からシフト回
路１６に至るフィードバック経路を追加することによっ
て、データ処理システム１０は擬似乱数を生成するとい
う付加的機能を実行できるようになった。
【００４３】具体的な実施例を参照して本発明を説明し
てきたが、当業者はこの他にも変更および改良が考えら
れよう。たとえば図１に示す回路１２，１４，１６，１
８，２０，２２を実行するには、各種の回路を使用でき
る。バス２４，２６，２８は一つの双方向バスに結合す
るか、またはより多くの個々のバスに細分できる。他の
回路および論理（図示せず）を、データ処理システム１
０に含めて、各種のバスに結合してもよい。
てきたが、当業者はこの他にも変更および改良が考えら
れよう。たとえば図１に示す回路１２，１４，１６，１
８，２０，２２を実行するには、各種の回路を使用でき
る。バス２４，２６，２８は一つの双方向バスに結合す
るか、またはより多くの個々のバスに細分できる。他の
回路および論理（図示せず）を、データ処理システム１
０に含めて、各種のバスに結合してもよい。
【００４４】ワンズ・タリー回路２２のビット１〜３は
必ずしも必要ないので、本発明の代替的実施例ではこれ
らのビットを生成しない場合がある。たとえば、２入力
ＸＯＲゲート（図示せず）のネットワークは、少ない回
路を使用し、ＯＴ［３：１］を出力せずに、ＯＴ［０］
を製造するのに使用できる。ＯＴ［０］は二進数内の１
の総数が奇数が偶数かを表す。注意すべきことは、ＯＴ
［０］の生成においてワンズ・タリー回路２２が実行す
る機能は、パリティ機能と等しいことである。このため
ワンズ・タリー回路２２は、パリティ回路と置き換える
ことができる。二進数内の１の総数が奇数の場合には、
ＯＴ［０］は１になる。二進数内の１の総数が偶数の場
合には、ＯＴ［０］はゼロになる。
必ずしも必要ないので、本発明の代替的実施例ではこれ
らのビットを生成しない場合がある。たとえば、２入力
ＸＯＲゲート（図示せず）のネットワークは、少ない回
路を使用し、ＯＴ［３：１］を出力せずに、ＯＴ［０］
を製造するのに使用できる。ＯＴ［０］は二進数内の１
の総数が奇数が偶数かを表す。注意すべきことは、ＯＴ
［０］の生成においてワンズ・タリー回路２２が実行す
る機能は、パリティ機能と等しいことである。このため
ワンズ・タリー回路２２は、パリティ回路と置き換える
ことができる。二進数内の１の総数が奇数の場合には、
ＯＴ［０］は１になる。二進数内の１の総数が偶数の場
合には、ＯＴ［０］はゼロになる。
【００４５】注意すべきことは、ＯＴ［０］の補数値で
ある反転ＯＴ［０］をＯＴ［０］の代わりに使用して、
ＮＥＷ ＳＥＥＤ値を生成してもよいことである。ＯＴ
［０］の代わりに反転ＯＴ［０］を使用すると、異なる
ＳＥＥＤ値が作られるが、作られたＮＥＷ ＳＥＥＤ値
は依然擬似乱数になる。
ある反転ＯＴ［０］をＯＴ［０］の代わりに使用して、
ＮＥＷ ＳＥＥＤ値を生成してもよいことである。ＯＴ
［０］の代わりに反転ＯＴ［０］を使用すると、異なる
ＳＥＥＤ値が作られるが、作られたＮＥＷ ＳＥＥＤ値
は依然擬似乱数になる。
【００４６】また注意すべきことは、（ＳＥＥＤ＆ＭＡ
ＳＫ）の補数値である反転（ＳＥＥＤ＆ＭＡＳＫ）を
（ＳＥＥＤ＆ＭＡＳＫ）の代わりに使用して、ＮＥＷ
ＳＥＥＤ値を生成してもよいことである。反転（ＳＥＥ
Ｄ＆ＭＡＳＫ）は、反転ＳＥＥＤと反転ＭＡＳＫとの論
理和をとることに等しいブール論理である。このためＳ
ＥＥＤとＭＡＳＫをオペランドとして用いて論理ＡＮＤ
演算を実行する段階は、反転ＳＥＥＤおよび反転ＭＡＳ
Ｋをオペランドとして用いて論理ＯＲ演算を実行する段
階と置き換えてもよい。このため論理演算装置２０は、
論理ＡＮＤ演算ではなく論理ＯＲ演算を実行してもよ
い。しかしながらいずれの場合でも、論理演算装置２０
は、ＳＥＥＤ値とＭＡＳＫ値の真値もしくは補数値の論
理的結合を実行する。
ＳＫ）の補数値である反転（ＳＥＥＤ＆ＭＡＳＫ）を
（ＳＥＥＤ＆ＭＡＳＫ）の代わりに使用して、ＮＥＷ
ＳＥＥＤ値を生成してもよいことである。反転（ＳＥＥ
Ｄ＆ＭＡＳＫ）は、反転ＳＥＥＤと反転ＭＡＳＫとの論
理和をとることに等しいブール論理である。このためＳ
ＥＥＤとＭＡＳＫをオペランドとして用いて論理ＡＮＤ
演算を実行する段階は、反転ＳＥＥＤおよび反転ＭＡＳ
Ｋをオペランドとして用いて論理ＯＲ演算を実行する段
階と置き換えてもよい。このため論理演算装置２０は、
論理ＡＮＤ演算ではなく論理ＯＲ演算を実行してもよ
い。しかしながらいずれの場合でも、論理演算装置２０
は、ＳＥＥＤ値とＭＡＳＫ値の真値もしくは補数値の論
理的結合を実行する。
【００４７】（ＳＥＥＤ＆ＭＡＳＫ）および（反転ＳＥ
ＥＤＯＲ反転ＭＡＳＫ）のほかに、（反転ＳＥＥＤ＆Ｍ
ＡＳＫ），（ＳＥＥＤ＆反転ＭＡＳＫ），（反転ＳＥＥ
Ｄ＆反転ＭＡＳＫ），（ＳＥＥＤ ＯＲ ＭＡＳＫ），
（反転ＳＥＥＤ ＯＲ ＭＡＳＫ），または（ＳＥＥＤ
ＯＲ反転ＭＡＳＫ）など、論理関数と、補数値もしく
は非補数値の他の組み合わせを使用してもよい。
ＥＤＯＲ反転ＭＡＳＫ）のほかに、（反転ＳＥＥＤ＆Ｍ
ＡＳＫ），（ＳＥＥＤ＆反転ＭＡＳＫ），（反転ＳＥＥ
Ｄ＆反転ＭＡＳＫ），（ＳＥＥＤ ＯＲ ＭＡＳＫ），
（反転ＳＥＥＤ ＯＲ ＭＡＳＫ），または（ＳＥＥＤ
ＯＲ反転ＭＡＳＫ）など、論理関数と、補数値もしく
は非補数値の他の組み合わせを使用してもよい。
【００４８】図１に示す本発明の一つの実施例は、ワン
ズ・タリー回路２２を実行するのに５つの全加算器段階
を用いる。なぜなら、データ処理システム１０のこれに
関連のない機能（図示せず）のために、ワンズ・タリー
回路２２の４ビット出力全体が必要だからである。本発
明の一実施例のワンズ・タリー回路２２は、ＸＯＲゲー
ト（図示せず）およびＮＡＮＤゲート（図示せず）を用
いて実行される。
ズ・タリー回路２２を実行するのに５つの全加算器段階
を用いる。なぜなら、データ処理システム１０のこれに
関連のない機能（図示せず）のために、ワンズ・タリー
回路２２の４ビット出力全体が必要だからである。本発
明の一実施例のワンズ・タリー回路２２は、ＸＯＲゲー
ト（図示せず）およびＮＡＮＤゲート（図示せず）を用
いて実行される。
【００４９】本発明の代替的実施例では、ワンズ・タリ
ー回路２２は、ＯＮＥＳ−ＴＡＬＬＹ機能をもたらす任
意のゲートの組み合わせを用いて実行できる。「Ｎ」を
ワンズ・タリー回路２２に入力されるビットの数とし、
またＮを２の累乗であると想定すると、図１に示すワン
ズ・タリー回路２２は、結果内に［ｌｏｇ2（Ｎ）］＋
１個のビットを生成する。Ｎ＝８ビットを用いたＳＥＥ
Ｄ値の場合、ワンズ・タリー回路２２によって出力され
たビット数は、［ｌｏｇ2（８）］＋１ビット，すなわ
ち３＋１ビット，すなわち４ビットである。
ー回路２２は、ＯＮＥＳ−ＴＡＬＬＹ機能をもたらす任
意のゲートの組み合わせを用いて実行できる。「Ｎ」を
ワンズ・タリー回路２２に入力されるビットの数とし、
またＮを２の累乗であると想定すると、図１に示すワン
ズ・タリー回路２２は、結果内に［ｌｏｇ2（Ｎ）］＋
１個のビットを生成する。Ｎ＝８ビットを用いたＳＥＥ
Ｄ値の場合、ワンズ・タリー回路２２によって出力され
たビット数は、［ｌｏｇ2（８）］＋１ビット，すなわ
ち３＋１ビット，すなわち４ビットである。
【００５０】図１に示す本発明の実施例は、８ビットＭ
ＡＳＫ値を使用するが、このＭＡＳＫ値は任意のビット
数でもよい。同様に、図１に示す本発明の実施例は８ビ
ットＳＥＥＤ値を使用するが、ＳＥＥＤ値は任意のビッ
ト数でもよい。注意すべきことは、ＭＡＳＫ値のビット
数は、ＳＥＥＤ値のビット数より多くても、少なくて
も、同数でもよいことである。しかしながらＳＥＥＤ値
よりもＭＡＳＫ値の方がビット数が多い場合には、多い
分のＭＡＳＫ値のビットは影響を持たなくなる。またＳ
ＥＥＤ値よりもＭＡＳＫ値の方が少ない場合には、ＭＡ
ＳＫ値ビットが少ない分だけ、非ゼロのＳＥＥＤ係数を
ゼロにできなくなる。よって、本発明は図に示した具体
的な形式に限定されないことを理解されたい。
ＡＳＫ値を使用するが、このＭＡＳＫ値は任意のビット
数でもよい。同様に、図１に示す本発明の実施例は８ビ
ットＳＥＥＤ値を使用するが、ＳＥＥＤ値は任意のビッ
ト数でもよい。注意すべきことは、ＭＡＳＫ値のビット
数は、ＳＥＥＤ値のビット数より多くても、少なくて
も、同数でもよいことである。しかしながらＳＥＥＤ値
よりもＭＡＳＫ値の方がビット数が多い場合には、多い
分のＭＡＳＫ値のビットは影響を持たなくなる。またＳ
ＥＥＤ値よりもＭＡＳＫ値の方が少ない場合には、ＭＡ
ＳＫ値ビットが少ない分だけ、非ゼロのＳＥＥＤ係数を
ゼロにできなくなる。よって、本発明は図に示した具体
的な形式に限定されないことを理解されたい。
【図１】本発明の実施例に基づき擬似乱数を生成する装
置をブロック図で示す。
置をブロック図で示す。
【図２】本発明の実施例に基づき擬似乱数を生成する方
法を流れ図で示す。
法を流れ図で示す。
１０ デジタル・データ処理システム １２ マスク・レジスタ １４ シード・レジスタ １６ シフト回路 １８ 制御論理 ２０ 論理演算装置 ２２ ワンズ・タリー回路 ２４，２６，２８ バス ３０ 命令取出し回路 ３２ 命令デコード回路
Claims (3)
- 【請求項１】 擬似乱数を生成する装置であって、前記
装置は：第１二進値と第２二進値を論理的に結合して中
間二進値を作る回路手段（２０）；および前記回路手段
（２０）から前記中間二進値を受け取るため、および前
記中間二進値が奇数個の１を含む場合には第１論理状
態、前記中間二進値が偶数個の１を含む場合には第２論
理状態を有する二進ビットを作るための論理手段（１
６，２２）であって、前記論理手段（１６，２２）は、
前記二進ビットを用いて擬似乱数の一つのビットを決定
する論理手段（１６，２２）；によって構成されること
を特徴とする擬似乱数を生成する装置。 - 【請求項２】 データ処理システム（１０）において擬
似乱数値を生成する方法であって、前記データ処理シス
テム（１０）は複数のレジスタ（１２，１４）を有し、
制御信号を作る回路（２２）に結合された論理結合機能
（２０）を実行する回路を有するデータ処理システム
（１０）において擬似乱数値を生成する方法であって、
前記方法は：第１値と第２値とを論理的に結合して、中
間値を作る段階；前記中間値の二進数表記における１の
数が奇数の場合には、前記制御信号を第１論理状態に置
く段階；および前記第１値および前記制御信号を基にし
て擬似乱数を生成する段階；によって構成されることを
特徴とする、データ処理システム（１０）において擬似
乱数値を生成する方法。 - 【請求項３】 デジタル・データ・プロセッサ（１０）
を動作させる方法であって、前記方法は：第１命令をデ
コードする段階；および前記第１命令の前記デコードに
応答して、 １）第１記憶回路（１２）から第１値を検索する段階； ２）第２記憶回路（１４）から第２値を検索する段階； ３）前記第１値と前記第２値とを論理的に結合して、中
間値を作る段階； ４）前記中間値の二進表記における１の数が奇数の場合
に、二進ビットを第１論理状態に置く段階；および ５）前記第１値および前記二進ビットに基づき擬似乱数
を生成する段階；を実行する段階；によって構成される
ことを特徴とするデジタル・データ・プロセッサ（１
０）を動作させる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92498492A | 1992-08-05 | 1992-08-05 | |
| US924984 | 1997-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103035A true JPH06103035A (ja) | 1994-04-15 |
Family
ID=25451032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5207009A Pending JPH06103035A (ja) | 1992-08-05 | 1993-07-30 | 擬似乱数を生成する方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0582083A1 (ja) |
| JP (1) | JPH06103035A (ja) |
| KR (1) | KR100274489B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910956A (en) * | 1996-11-05 | 1999-06-08 | Northrop Gruman Corporation | Random time interval generator |
| JP2003122560A (ja) * | 2001-10-17 | 2003-04-25 | Oki Electric Ind Co Ltd | 乱数発生システム及び乱数発生方法 |
| US9201629B2 (en) | 2013-03-14 | 2015-12-01 | International Business Machines Corporation | Instruction for performing a pseudorandom number seed operation |
| US8873750B2 (en) | 2013-03-14 | 2014-10-28 | International Business Machines Corporation | Instruction for performing a pseudorandom number generate operation |
| US10761809B1 (en) * | 2020-03-12 | 2020-09-01 | Katholieke Universiteit Leuven | Random number generator |
| CN116132084A (zh) * | 2022-09-20 | 2023-05-16 | 马上消费金融股份有限公司 | 视频流处理方法、装置及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195572A (ja) * | 1986-02-21 | 1987-08-28 | Mitsubishi Electric Corp | 半導体テスト装置 |
| JPH03214809A (ja) * | 1990-01-19 | 1991-09-20 | Nec Corp | リニアフィードバック・シフトレジスタ |
-
1993
- 1993-07-01 EP EP93110502A patent/EP0582083A1/en not_active Withdrawn
- 1993-07-30 JP JP5207009A patent/JPH06103035A/ja active Pending
- 1993-07-31 KR KR1019930014817A patent/KR100274489B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100274489B1 (ko) | 2000-12-15 |
| EP0582083A1 (en) | 1994-02-09 |
| KR940004464A (ko) | 1994-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258936A (en) | Method and apparatus for generating pseudo-random numbers | |
| US5764554A (en) | Method for the implementation of modular reduction according to the Montgomery method | |
| US5416783A (en) | Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor | |
| EP1723543B1 (en) | Method and apparatus for management of control flow in a simd device | |
| US20050149590A1 (en) | Method and system for performing permutations with bit permutation instructions | |
| US6587864B2 (en) | Galois field linear transformer | |
| KR20080015836A (ko) | 구성가능한 프로세싱을 위한 장치 및 방법 | |
| GB2551849B (en) | AES hardware implementation | |
| JPH02242425A (ja) | プログラム可能論理ユニット及び信号プロセッサ | |
| JPH0431411B2 (ja) | ||
| US7827226B2 (en) | Hybrid arithmetic logic unit | |
| JPS59125437A (ja) | ハツシユ回路 | |
| EP3329363B1 (en) | Vector arithmethic instruction | |
| CN112650471A (zh) | 用于处理掩蔽数据的处理器和方法 | |
| JP5133491B2 (ja) | 単一命令多数データ処理 | |
| JPH06103035A (ja) | 擬似乱数を生成する方法および装置 | |
| JPS642986B2 (ja) | ||
| US5764550A (en) | Arithmetic logic unit with improved critical path performance | |
| JPH1185507A (ja) | 中央処理装置およびマイクロコンピュータシステム | |
| JP3723115B2 (ja) | 単一命令多重データ処理 | |
| US20050154773A1 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
| JP2003241960A (ja) | プロセッサ、該プロセッサにおける演算命令処理方法及び演算制御方法 | |
| EP0936537B1 (en) | Cyclic redundancy check in a computer system | |
| CN113485751A (zh) | 执行伽罗瓦域乘法的方法、运算单元和电子装置 | |
| US5301345A (en) | Data processing system for performing a shifting operation and a constant generation operation and method therefor |