JPH06101708B2 - プログラム符号化装置 - Google Patents
プログラム符号化装置Info
- Publication number
- JPH06101708B2 JPH06101708B2 JP1486287A JP1486287A JPH06101708B2 JP H06101708 B2 JPH06101708 B2 JP H06101708B2 JP 1486287 A JP1486287 A JP 1486287A JP 1486287 A JP1486287 A JP 1486287A JP H06101708 B2 JPH06101708 B2 JP H06101708B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- pulse
- mhz
- signal
- khz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、15KHz帯域の高品質音声および放送プログラ
ム信号をPCM伝送路で伝送するためのプログラム符号化
装置に関する。
ム信号をPCM伝送路で伝送するためのプログラム符号化
装置に関する。
従来、この種のプログラム符号化装置は、サンプリング
周波数が32KHzで、北米，日本系のPCM伝送路である1.54
4Mbit/sの伝送速度を有する伝送路にインタフェースす
ることを目的としており、32KHzの一様なサンプリング
パルスは伝送路速度である1.544MHzから、分周，論理回
路により直接発生させることができないので、1.544MHz
から得られる8KHz等を参照信号として動作する32KHzの
整数倍の周波数を発生するPLO（位相同期発振器）を使
用することにより、一様な32KHzを得ることが行なわれ
ている。
周波数が32KHzで、北米，日本系のPCM伝送路である1.54
4Mbit/sの伝送速度を有する伝送路にインタフェースす
ることを目的としており、32KHzの一様なサンプリング
パルスは伝送路速度である1.544MHzから、分周，論理回
路により直接発生させることができないので、1.544MHz
から得られる8KHz等を参照信号として動作する32KHzの
整数倍の周波数を発生するPLO（位相同期発振器）を使
用することにより、一様な32KHzを得ることが行なわれ
ている。
第３図は上述したサンプリングパルス発生回路の一例を
示す回路である。1.544MHzのクロック信号は入力端子11
を経て193分周回路12の入力となる。193分周回路12の出
力は8KHzとなり、位相同期発振器13に参照信号として入
力される。位相同期発振器13は、位相比較器（PC）14、
ループフィルタ15、電圧制御発振器（VCO）16、64分周
回路17、４分周回路18で構成されている。位相同期発振
器13の動作は良く知られてるので、ここでは省略する。
なお、第３図の例では電圧制御発振器16の発振周波数を
2.048MHzとしている。したがって、64分周回路17の出力
には一様な32KHzが得られ、これをサンプリングパルス
とすることができる。
示す回路である。1.544MHzのクロック信号は入力端子11
を経て193分周回路12の入力となる。193分周回路12の出
力は8KHzとなり、位相同期発振器13に参照信号として入
力される。位相同期発振器13は、位相比較器（PC）14、
ループフィルタ15、電圧制御発振器（VCO）16、64分周
回路17、４分周回路18で構成されている。位相同期発振
器13の動作は良く知られてるので、ここでは省略する。
なお、第３図の例では電圧制御発振器16の発振周波数を
2.048MHzとしている。したがって、64分周回路17の出力
には一様な32KHzが得られ、これをサンプリングパルス
とすることができる。
上述した従来のサンプリングパルス発生回路は、位相同
期発振器を構成するためのVCO（電圧制御発振器）、PC
（位相比較器）、ループフィルタが必要であり、構成，
調整が複雑となる欠点がある。
期発振器を構成するためのVCO（電圧制御発振器）、PC
（位相比較器）、ループフィルタが必要であり、構成，
調整が複雑となる欠点がある。
本発明のプログラム符号化装置は、1.544MHz系のPCM伝
送路にインタフェースし、32KHzをサンプリング周波数
とするプログラム符号化装置であって、 PLOを含まない単純なカウンタ，ゲートにより構成さ
れ、入力した1.544MHzのクロック信号を分周し、くり返
し周期が平均的には32μsecであるが、局所的には一様
でない不等間隔のサンプリングパルスを発生するパルス
発生回路と、前記サンプリングパルスにより動作し、入
力した音声信号をPCM信号に変換するA/D変換回路を有す
る。
送路にインタフェースし、32KHzをサンプリング周波数
とするプログラム符号化装置であって、 PLOを含まない単純なカウンタ，ゲートにより構成さ
れ、入力した1.544MHzのクロック信号を分周し、くり返
し周期が平均的には32μsecであるが、局所的には一様
でない不等間隔のサンプリングパルスを発生するパルス
発生回路と、前記サンプリングパルスにより動作し、入
力した音声信号をPCM信号に変換するA/D変換回路を有す
る。
このように、不等間隔サンプリングを行なうことによ
り、特性を劣化させることなく、構成、調整の複雑なPL
Oを不要とするプログラム符号化装置を構成することが
できる。
り、特性を劣化させることなく、構成、調整の複雑なPL
Oを不要とするプログラム符号化装置を構成することが
できる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の符号化装置の一実施例のブロック図、
第２図はそのタイムチャートである。
第２図はそのタイムチャートである。
パルス発生回路２は、PLOを含まない単純なカウンタ，
ゲートにより構成され、入力端子５に入力された1.544M
Hzのクロック信号６を分周し、平均的に32KHzである
が、局所的には一様ではない不等間隔サンプリングパル
ス７を発生する。1.544MHzのクロック信号６が193クロ
ックで１フレームを構成し、１フレームの時間が125μ
Ｓであることは、1.544MHz系PCM伝送装置と共通であ
る。第２図においては、フレームの始まりから、１クロ
ック毎に1,2,…,193と番号を与えた。第２図において、
１フレーム中の初めの３つまでのサンプルリングパルス
７は、周期が48クロック分、即ち約31.09μsecである
が、最後の145クロック目に立つサンプリングパルス７
と、次のフレームの第１番目のアンプリングパルス７の
間隔は他より１クロック多い、49クロック分、即ち約3
1.74μsecである。このようなパルス列は、分周回路お
よび適当な組み合せ回路により、容易に発生させること
ができるので、構成，調整が複雑なPLOを使う必要がな
い。このサンプリングパルス７はA/D変換回路１の動作
を制御し、入力端子３より入力された15KHz帯域の高品
質音声信号または放送プログラム信号はPCM信号となり
出力端子４より出力される。
ゲートにより構成され、入力端子５に入力された1.544M
Hzのクロック信号６を分周し、平均的に32KHzである
が、局所的には一様ではない不等間隔サンプリングパル
ス７を発生する。1.544MHzのクロック信号６が193クロ
ックで１フレームを構成し、１フレームの時間が125μ
Ｓであることは、1.544MHz系PCM伝送装置と共通であ
る。第２図においては、フレームの始まりから、１クロ
ック毎に1,2,…,193と番号を与えた。第２図において、
１フレーム中の初めの３つまでのサンプルリングパルス
７は、周期が48クロック分、即ち約31.09μsecである
が、最後の145クロック目に立つサンプリングパルス７
と、次のフレームの第１番目のアンプリングパルス７の
間隔は他より１クロック多い、49クロック分、即ち約3
1.74μsecである。このようなパルス列は、分周回路お
よび適当な組み合せ回路により、容易に発生させること
ができるので、構成，調整が複雑なPLOを使う必要がな
い。このサンプリングパルス７はA/D変換回路１の動作
を制御し、入力端子３より入力された15KHz帯域の高品
質音声信号または放送プログラム信号はPCM信号となり
出力端子４より出力される。
復号化装置でもとのアナログ信号に復号する時に、上記
サンプリングパルス７と同じ復号化を行なえば、不等間
隔サンプリングであることによる特性の劣化はない。も
ともと、符号−復号化装置間ではフレーム同期をとる必
要があるため、復号化タイミングをサンプリングパルス
のタイミングと同じにすることは容易である。また、伝
送可能な帯域幅は最も長いサンプリング期間によって決
定される。第１図の例では、最も長いサンプリング期間
は、31.74μsecであるので、相当する周波数は約31.5KH
z、伝送可能帯域は15.75KHzとなり、15KHz帯域の伝送は
十分可能である。なお、16KHzなど、他のサンプリング
周波数、また、1.544MHz以外の伝送路周波数の場合にお
いても、伝送路周波数とサンプリング周波数が整数倍の
関係にない時には、本発明と同様の考え方が適用し得る
ことは明白である。
サンプリングパルス７と同じ復号化を行なえば、不等間
隔サンプリングであることによる特性の劣化はない。も
ともと、符号−復号化装置間ではフレーム同期をとる必
要があるため、復号化タイミングをサンプリングパルス
のタイミングと同じにすることは容易である。また、伝
送可能な帯域幅は最も長いサンプリング期間によって決
定される。第１図の例では、最も長いサンプリング期間
は、31.74μsecであるので、相当する周波数は約31.5KH
z、伝送可能帯域は15.75KHzとなり、15KHz帯域の伝送は
十分可能である。なお、16KHzなど、他のサンプリング
周波数、また、1.544MHz以外の伝送路周波数の場合にお
いても、伝送路周波数とサンプリング周波数が整数倍の
関係にない時には、本発明と同様の考え方が適用し得る
ことは明白である。
以上説明したように本発明は、不等間隔サンプリングを
行なうことにより、特性を劣化させることなく、構成，
調整の複雑なPLOを不要とするプログラム符号化装置を
構成することができる。
行なうことにより、特性を劣化させることなく、構成，
調整の複雑なPLOを不要とするプログラム符号化装置を
構成することができる。
第１図は本発明の符号化装置の一実施例のブロック図、
第２図は第１図中のサンプリングパルス７およびクロッ
ク信号６をあらわすタイムチャート、第３図は従来の符
号化装置に必要であったサンプリングパルス発生回路の
構成の一例を示す図である。 １……A/D変換回路、２……パルス発生回路、 3,5……入力端子、４……出力端子、 ６……1.544MHzクロック信号、 ７……サンプリングパルス。
第２図は第１図中のサンプリングパルス７およびクロッ
ク信号６をあらわすタイムチャート、第３図は従来の符
号化装置に必要であったサンプリングパルス発生回路の
構成の一例を示す図である。 １……A/D変換回路、２……パルス発生回路、 3,5……入力端子、４……出力端子、 ６……1.544MHzクロック信号、 ７……サンプリングパルス。
Claims (1)
- 【請求項１】1.544MHz系のPCM伝送路にインタフェース
し、32KHzをサンプリング周波数とするプログラム符号
化装置であって、 PLOを含まない単純なカウンタ，ゲートにより構成さ
れ、入力した1.544MHzのクロック信号を分周し、くり返
し周期が平均的には32μsecであるが、局所的には一様
でない不等間隔のサンプリングパルスを発生するパルス
発生回路と、前記サンプリングパルスにより動作し、入
力した音声信号をPCM信号に変換するA/D変換回路を有す
るプログラム符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1486287A JPH06101708B2 (ja) | 1987-01-23 | 1987-01-23 | プログラム符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1486287A JPH06101708B2 (ja) | 1987-01-23 | 1987-01-23 | プログラム符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63182925A JPS63182925A (ja) | 1988-07-28 |
| JPH06101708B2 true JPH06101708B2 (ja) | 1994-12-12 |
Family
ID=11872833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1486287A Expired - Lifetime JPH06101708B2 (ja) | 1987-01-23 | 1987-01-23 | プログラム符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101708B2 (ja) |
-
1987
- 1987-01-23 JP JP1486287A patent/JPH06101708B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63182925A (ja) | 1988-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008537656A (ja) | エクスポータクロックとエキサイタクロックを同期する方法 | |
| US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
| JPH06101708B2 (ja) | プログラム符号化装置 | |
| JPS57203213A (en) | Clock signal reproducing circuit | |
| JPH07115362A (ja) | 位相調整可能なプログラマブル周波数タイミング・ジェネレータ | |
| JPH05344163A (ja) | 並列データ伝送処理回路 | |
| ES2014083A6 (es) | Generador bi-estandard de transposicion de frecuencia, en particular para red mallada de television. | |
| JPH03120127U (ja) | ||
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| KR970008022A (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JPH0669914A (ja) | クロック抽出回路 | |
| Godek et al. | Synchronization of transmission systems with ANS-DM codecs | |
| JP2676805B2 (ja) | 標本化クロック位相制御システム | |
| JPS5943018B2 (ja) | モデムのタイミングクロックパルスの作成装置 | |
| JPH0698195A (ja) | デジタル衛星通信方式 | |
| JPS5843311Y2 (ja) | 位相整合信号発振器 | |
| SU1497757A1 (ru) | Многоканальный приемник сигналов с фазоразностной модул цией | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPS5864838A (ja) | 同期化装置 | |
| JPH0728274B2 (ja) | 秘話装置 | |
| JPH01138834A (ja) | システムクロック同期回路 | |
| JPS61156950A (ja) | 音声パケツト通信方式 | |
| JPS5520070A (en) | Clock pulse generation circuit for picture broadcast receiver | |
| JPS61161007A (ja) | Ｆｍ復調回路 |