JPS61161007A - Ｆｍ復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の目的」 （産業上の利用分野） 本発明はＦＭステレオチューナーに用いて最適なＦＭ復
調回路に関する。

（従来技術） 周知の如く、ＦＭ受信機にはＦＭ変調波から振輻威分を
取り出すためのＦＭｌｌ調回路が不ｕｌ欠であり、従来
より種々の回路方式が提案されている。

従来のＦＭ復調回路は第２図に例示する如く。

位相比較器２０に入力されたＦＭ変調波が電圧制御発振
器２１から出力される発振周波数と比較され、両者の位
相差に応じた差信号として低域通過フィルタ２２に入力
される。低域通過フィルタ２２からは復調出力が得られ
るが、復調出力は増幅器２３を経て上記電圧制御発振器
２１の発振周波数をＩＩＩＪＩＬ、閉ループ系が構成さ
れている。

（発明が解決しようとする問題点） ところが、上記した従来のものにおいてはアナログ型の
ＰＬＬ　（フェーズロックドループ）回路を構成するも
のであったため、特に中心周波数の設定を厳密にしなけ
ればならない等、調整が面倒であり、しかも、温度変化
や電源電圧の変動に伴って特性が微妙に変化して音質劣
化を招来する虞があった。また、電圧制御発振器の発振
周波数と入力端子との直線性を維持することができない
ため歪を生じていよう笠の欠点があった。

本発明は上記した点に鑑みてなされたものであり、その
目的は無調整で所要の特性を得ることができ、しかも温
度変化や電源電圧の変動によって特性が劣化することな
く、あわせて歪率を改善することができるようにしたＦ
Ｍ復調回路を提供することにある。

「発明の構成」 （問題点を解決するための手段） 本発明に係るＦＭ復調回路は、ＦＭ変調波がそれぞれ入
力されるデジタルＰＬＬ回路及びクロック発生回路と、
上記デジタルＰＬＬ回路から入力信号に対応して出力さ
れる並列デジタル信号及びクロック発生回路を介して出
力される同期信号がそれぞれ入力されるレジスタと、該
レジスタから出力されるデジタル信号をアナログ信号に
変換するためのＤ／Ａコンバーターとを備えている。

（作用） デジタルＰＬＬ回路からの出力される並列デジタル信号
をクロック発生回路から出力される同期信−；でラッチ
し、アナログローンに変換することにより周波数偏移に
応じた復調信号が得られる。

（実施例） 本発明に係るＦＭＱ調回路の実施例を第１図に基づいて
説明する。

図中、ｌは１ＭＲ１４波が入力されるデジタルＰＬＬ回
路であって、実施例では、初段の位相比較器２、カウン
タ３．インクリメントデクリメント回路４、入力信号を
並列デジタル信号として出力するＮ分周器５．及びクロ
ック発生器６から構成されている。７はクロック発生回
路であって、上記ＦＭ変調波が入力されるようになって
おり。

変調周波数に同期したクロックパルスが出力されるよう
に構成されている。８は上記Ｎ分周器５から出力された
並列デジタル符号とと記クロックパルスとが入力される
レジスタであって、上記並列デジタル信号をクロックパ
ルスでラッチすることにより所定ビットのデジタル符号
列に変換して出力するようになっている。９は上記デジ
タル符号列をアナログ信号に変換するためのＤ／Ａ二ン
ノクーターである。

上記した構成においてその動作例を説明する。

デジタルＰＬＬ回路ｌ内のカウンタ３とインクリメント
デクリメント回路４とはクロック発生器６からのクロッ
クパルスにより同期的に動作しており、Ｎ分周器５から
別途出力される位相信号ＳとＦＭ復調波との位相が位相
比較器２で比較され、次いで両者の差分がカウンタ３に
おいて上記条件でカウントされる。カウント信号Ｃはイ
ンクリメントデクリメント回路４で増減され、所定オー
ダーの信号に変換された後、Ｎ分周器に入力される。上
記レジスタ８側へは周波数偏移に応じた並列デジタル信
号が送出され、一方、上記位相比較器２には位相信号Ｓ
が送出される。

上記並列デジタル信号はレジスタにストアされ、クロッ
ク発生回路７からのクロックパルスに応じてラッチされ
１次段のＤ／Ａコンバーター９でデジタル−アナログ変
換されて復調出力となる。

なお、本回路のＳ／Ｎ比はＩ］ｌ＾コンバーター９のビ
ット数で理論的に決定されるが本発明においては１８ビ
ツトのものを使用することにより１１７．８ｄＢの数値
を得た。

以上述べたように本回路中には低域フィルタや電圧制御
発振器等のアナログ回路は含まれていないから従来のも
ののような調整は不要であり、生産性や信頼性を大巾に
向上させることができる。

なお、上記実施例ではＦＭ復調について述べたがＦＭ復
調も同様になし得るのは勿論である。

「発明の効果Ｊ 本発明に係るＦＭ復調回路によれば、アナログ回路を用
いるものではないから、ＰＬＬの中心周波数調整等も無
調整で正確に設定することができ生産性が良好となる。

しかも、温度変化や電源電圧変動の影響も受けないため
安定した性能を維持することができる。更に、電圧制御
発振器等を用いないから非直線歪を大巾に低減すること
ができＳ／Ｎ比も改善できる等の優れた特長がある。

【図面の簡単な説明】

第１図は本発明に係るＦＭ復調回路の実施例を示すブロ
ック図、第２図は従来のＦＭ復調回路を示すブロック図
である。 ｌ：デジタルＰＬＬ回路、２二位相比較器。 ３：カ　ウ　ン　タ１．′ ４：インクリメントデクリメント回路、５：Ｎ分周器　
　　　　　６：クロツク発生器７：クロツク発生回路、
　　８：レジスタ。 ９　：　Ｉｌ／Ａコンバーター 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 ＦＭ復調波がそれぞれ入力されるデジタル ＰＬＬ回路及びクロック発生回路と、上記デジタルＰＬ
   Ｌ回路から入力信号に対応して出力される並列デジタル
   信号及びクロック発生回路を介して出力される同期信号
   がそれぞれ入力されるレジスタと、該レジスタから出力
   されるデジタル信号をアナログ信号に変換するためのＤ
   ／Ａコンバーターとを備えていることを特徴とする、Ｆ
   Ｍ復調回路。