JPH06100926B2 - プログラマブルコントロ−ラ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブルコントローラに関し、特にプロ
グラマブルコントローラが実行するプログラムの中の出
力命令をチェックする手段を有するプログラマブルコン
トローラに関する。

〔従来の技術〕

一般に、プログラマブルコントローラはメモリに記憶さ
せたプログラムに従って所定の演算処理動作を実行する
が、繰返し演算方式による演算処理を採用するプログラ
マブルコントローラの場合出力命令の情報の出力先が情
報の出力禁止領域であったり、同一の出力アドレスを持
つ出力命令が重複して使用されていると、出力命令によ
り出力される出力情報が変更されてしまい、予め組み込
まれたシーケンスプログラム通りプログラマブルコント
ローラが動作しないことがある。

そこで、特公昭60-10332号に開示されているように従来
のプログラマブルコトローラではプログラムの実行に先
立って、プログラムの中で同一の出力命令が重複して使
用されているか否かをチェックするようにしている。こ
のために、従来のプログラマブルコントローラではメモ
リの中に接点情報テーブルと呼ばれるメモリ領域を設け
ている。接点情報テーブルは、出力命令が指示している
アドレスがプログラム中で既に使用されているか否かを
このアドレスと対応させて“1",“0"のビット情報（以
下接点情報と称す）の形態で格納する。

この接点情報テーブルを用いて、出力命令の重複使用を
検出する手順を第６図のフローチャートを用いて説明す
る。

第６図において、プログラマブルコントローラ内の演算
処理装置（CPU）は接点情報テーブルの各接点情報を
“0"に初期化する（ステップS1）。

次に、CPUはメモリからプログラム命令を読み取り、こ
の読み取ったプログラム命令が出力命令であるか否かを
判定する（ステップS2）。読み取ったプログラム命令が
出力命令であるときは、この出力命令の示す出力番号に
対応する接点情報テーブルの値が“1"であるか否かをCP
Uがチェックする。接点情報テーブルの値が“0"のとき
はこの出力命令は重複使用されていないと判断して、CP
Uは接点情報テーブルに“1"を設定し、次のプログラム
命令の読み取りを行う（ステップS3→S4→S5→S6→S
2）。

接点情報テーブルの値が“1"のときには、この出力命令
番号は重複使用されているとCPUが判断し、重複使用の
表示を行うと共に、制御手順の実行を中止する等の所定
のエラー処理を行う（ステップS3→S7→S8）。

以上の手順を順次繰り返すことによりプログラム中の出
力命令の重複使用を検出することが可能である。

このように、従来のプログラマブルコントローラにおい
てはシーケンスプログラムにおける出力命令の重複使用
のチェックが可能となっていたけれども、出力命令が指
示するアドレスが情報の出力を禁止する領域（以下、入
出力禁止領域と称す）となっているときは、このチェッ
クを行っていないので出力命令によりこの出力禁止領域
へ情報を誤出力してしまうという不都合がある。そこ
で、接点情報テーブルと同様に、出力禁止領域に関する
情報テーブルを設け、出力禁止を“1"、出力許可を“0"
のようなビット情報（出力禁止情報）を設け、このビッ
ト情報を参照して出力命令の出力禁止領域への情報出力
をCPUによりチェックするようにしたプログラマブルコ
ントローラも提案されている。

〔発明が解決しようとする問題点〕

けれども、上述の出力命令の２重使用チェックおよび出
力命令の入出力禁止領域の誤出力チェックを各々個別に
行うことは次のような問題点があった。第１に出力命令
が取り扱う情報は数千点〜数万点あるので、仮にこの情
報が例えば10,000点あるとすると、１つの情報に対し、
CPUは情報のアドレス設定，情報の読み取り，チェック
の３ステップの処理を行う。このため、出力命令の２重
使用チェックのために、10,000×３＝30,000ステップの
処理が必要であり、入出力禁止領域への誤出力チェック
のために、10,000×３＝30,000ステップの処理が必要で
ある。したがって、CPUは計60,000回のステップ処理を
行わなければならず、出力命令のチェックに時間がかか
りすぎるという解決すべき問題点があった。

そこで、本発明の目的はこのような問題点を解決し、出
力命令に関するチェックを迅速に行うことができるプロ
グラマブルコントローラを提供することにある。

〔問題点を解決するための手段〕

このような目的を達成するために本発明は、プログラム
を記憶する第１記憶手段と、前記プログラムの中におけ
る出力命令の使用済み／無しの状態を示す第１情報と、
前記出力命令の指示アドレスが出力禁止区域であること
を示し、予め書き込まれた第２情報とを１つのアドレス
領域内に前記出力命令の指示アドレスと関連づけて記憶
する第２記憶手段と、該第２記憶手段の第１情報を出力
命令のチェックに先立って使用無しに初期化する初期化
手段と、出力命令のチェック時に前記プログラムの中か
ら出力命令を抽出する抽出手段と、当該抽出された出力
命令の指示アドレスと対応するアドレス領域の情報を前
記第２記憶手段から読み取る読み取り手段と、当該読み
取られた出力命令の指示アドレスと対応する前記第２記
憶手段のアドレス領域の第１情報および前記第２情報に
基づいて前記抽出手段により抽出された出力命令が２重
に使用されているか否かおよび該出力命令の指示アドレ
スが出力禁止領域であるか否かを判定し、当該両判定の
いずれも否定判定の場合には前記第２記憶手段の前記ア
ドレス領域の第１情報を使用無しから使用済みを示す内
容に変更し、前記両判定のいずれかが肯定判定の場合に
はエラー表示またはエラー処理を実行する判定手段と、
を具えたことを特徴とする。

〔作用〕

第１の記憶手段に記憶されたプログラムの中から、抽出
手段により抽出された出力命令は、第２記憶手段に記憶
された第１情報および第２情報に基づいて二重使用およ
び出力禁止領域への出力が同時にチェックされる。この
ように、第１の情報および第２の情報は第２の記憶手段
の１つのアドレスに記憶されているので、第１の情報お
よび第２の情報を読み取り手段により読み取る際に、読
み取りアドレスの設定は１回でよく、出力命令チェック
のためのプログラムステップ数が小さくなり、以って出
力命令のチェック処理時間を短くすることができる。

〔実施例〕

以下に、図面を参照して本発明の実施例を詳細に説明す
る。

本発明は、出力命令の二重使用チェック処理および入出
力禁止領域への誤入出力チェック処理を行うべき対象
（出力命令）が共通であることに着目し、重複使用情報
および出力禁止情報を１つのアドレス領域とした情報テ
ーブルを設けることにより、情報読み取りのためのアド
レス設定処理を２回から１回に減じ、以って出力命令の
チェック処理時間を大幅に短縮化しようとするものであ
る。

第１図は本発明実施例の基本構成の一例を示す。

第１図において、100はプログラムを記憶する第１記憶
手段である。200は第１記憶手段100に記憶されたプログ
ラムの中から出力命令を抽出する抽出手段である。300
はプログラムの中における出力命令の使用状態を示す第
１情報と出力命令の指示するアドレスが出力禁止区域で
あるか否かを示す第２情報とを１つのアドレス領域内に
記憶する第２記憶手段である。400は抽出手段200により
抽出された出力命令の指示アドレスと対応する第１情報
および第２情報を第２記憶手段300から読み取る読み取
り手段である。

500は第１情報に基づいて抽出手段200により抽出された
出力命令が２重に使用されているか否かを判定する第１
判定手段である。

600は第２情報に基づいて出力命令の指示アドレスが出
力禁止区域か否かを判定する第２判定手段である。

第２図は本発明実施例の構成の一例を示す。

第２図において、一点鎖線ブロック１はプログラマブル
コントローラである。10は第４図および第５図の制御手
順を実行する演算処理装置（CPU）である。20はランダ
ムアクセスメモリ（RAM）であり、RAM20はCPU10が行う
演算処理に関する情報やシーケンス命令を記憶する。な
お、RAM20は本発明に係わる接点情報テーブル21を有す
る。30は第４図および第５図の制御手順の他、一般によ
く知られているプログラマブルコントローラを作動する
ためのシステムプログラムを予め記憶したリードオンリ
メモリ（ROM）である。

第３図は第２図示の接点情報テーブル21の記憶内容の一
例を示す。

第３図において、21-1は出力命令が取り扱うアドレスに
対応させて、出力命令がプログラム中で使用されている
か否かを示す情報（第１の情報）を格納する領域であ
る。

21-2は出力命令が取り扱うアドレスに対して出力を禁止
するか否かを示す情報（第２の情報）を格納する領域で
ある。

21-3は書き込み禁止領域であり、CPU10の演算処理に用
いられる情報、例えば、定数や固定情報が格納される。

この、第１の情報領域21-1および第２の情報領域21-2を
共通化し、第１の情報を“1"または“0"および第２の情
報を“2"または“3"というように１つの領域に情報の内
容を表す属性情報を格納するようにしてもよい。

第４図は、CPU10により実行する出力命令チェックのた
めの制御手順の一例を示す。

第４図において、出力命令チェックに先立って、CPU10
は接点情報テーブル21の第１の情報領域21-1および第２
の情報領域21-2をゼロクリアする（ステップS10）。

次に、CPU10は第２の情報領域21-2内の出力命令の出力
禁止領域に“1"をセットする。このビット“1"のセット
指示は不図示のローダ等により可能である。さらに必要
があれば、入力接点情報をも上記ローダにより入力を行
い、第３の情報領域に格納しておく（ステップS11〜S1
2）。

次に、CPU10はRAM20に記憶されたシーケンス命令の中か
ら順次に出力命令を抽出し、この出力命令のチェックを
行う。まず、ステップS12において、CPU10が読み取った
シーケンス命令が出力命令であるか否かを判定する。CP
U10が読み取った命令か出力命令ではないときは、次の
シーケンス命令を読み取る（ステップS13→S16→S17→S
13）。

CPU10が読み取った命令か出力命令のときは、接点情報
テーブル21における出力命令の指示するアドレスに対応
する内容すなわち第１情報および第２情報のいずれかが
“1"であるか否かを参照し、出力命令の二重使用や、出
力禁止区域への出力指示があるか否かをチェックする
（ステップS14）。第１の情報が“0"であったときは第
１の情報を“1"に変更し（ステップS15）、次のシーケ
ンス命令を読み取る（ステップS15→S16→S17→S13）。
以下同様の手順を繰り返し、シーケンス命令の全てに対
して出力命令のチェックを行う。

次に、ステップS14において、第１の情報および第２の
情報のいずれかの情報がビット“1"になっていると判定
されたときは、対応するアドレスの出力命令はエラーで
あると判定し、エラー表示およびエラー処理、例えば、
エラー内容に応じてエラー内容をローダに表示するエラ
ー表示または本制御手順の実行を停止するなどのエラー
処理を行う（ステップS18〜S19）。

第５図は第４図示の入力接点のビットセット処理（ステ
ップS12）の制御手順の詳細な一例を示す。

この制御手順は第２の情報の領域21-2へ出力禁止を意味
するビット“1"を書き込む際に行われる制御手順であ
る。

前述のステップS11において、第２の情報領域21-2の指
定アドレスにビット“1"が書き込まれると、CPU10はロ
ーダからの入力接点情報の入力を待機し、次に入力情報
が入力接点であることを確認した後、第３の情報領域の
同一アドレスへ入力接点情報を書き込み、次の入力に備
える（ステップS12-2→S12-3→S12-4→S12-1）。

このように、本実施例によれば、出力命令のチェックに
際してのこれらの情報の読み取りアドレスの設定は一回
のみでよい。本例において従来例と同様に情報点数を例
えば10,000点とすると、出力命令のチェックに関する処
理ステップ数は１つの情報に対してアドレス設定，情報
の読み取り，二重使用チェック、出力禁止チェックの処
理を図１の構成で行う場合には、４ステップ、また、第
４図のS14のように同時判定を行う場合には３ステップ
でよく、全体として10,000x4＝40,000または10,000x3＝
30,000の処理ステップ数となる。これに対して従来例で
は同様の処理を行うためには60,000の処理ステップ数で
あったから、CPU10の処理時間を大幅に短縮することが
できることは明らかである。

〔発明の効果〕

以上説明したように、本発明によれば、出力命令の指示
アドレスに対応させて、接点情報テーブルの１つのアド
レス領域内に出力命令の二重使用に関する情報および出
力禁止に関する情報を記憶しておくようにしたので、出
力命令に関する二重使用のチェック，出力禁止領域への
出力チェックを同時に、しかも短時間で行うことができ
るという効果が得られる。

【図面の簡単な説明】

第１図は本発明実施例の基本的構成の一例を示すブロッ
ク図、 第２図は本発明実施例の具体的構成の一例を示すブロッ
ク図、 第３図は第２図示の情報接点テーブル21の記憶内容の一
例を示す説明図、 第４図および第５図は本発明実施例のCPU10の制御手順
の詳細な一例を示すフローチャート、 第６図は従来例の制御手順の一例を示すフローチャート
である。 １……プログラマブルコントローラ、 10……CPU、 20……RAM、 21……接点情報テーブル、 30……ROM、 40……インターフェース。

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラムを記憶する第１記憶手段と、 前記プログラムの中における出力命令の使用済み／無し
   の状態を示す第１情報と、前記出力命令の指示アドレス
   が出力禁止区域であることを示し、予め書き込まれた第
   ２情報とを１つのアドレス領域内に前記出力命令の指示
   アドレスと関連づけて記憶する第２記憶手段と、 該第２記憶手段の第１情報を出力命令のチェックに先立
   って使用無しに初期化する初期化手段と、 出力命令のチェック時に前記プログラムの中から出力命
   令を抽出する抽出手段と、 当該抽出された出力命令の指示アドレスと対応するアド
   レス領域の情報を前記第２記憶手段から読み取る読み取
   り手段と、 当該読み取られた出力命令の指示アドレスと対応する前
   記第２記憶手段のアドレス領域の第１情報および前記第
   ２情報に基づいて前記抽出手段により抽出された出力命
   令が２重に使用されているか否かおよび該出力命令の指
   示アドレスが出力禁止領域であるか否かを判定し、当該
   両判定のいずれも否定判定の場合には前記第２記憶手段
   の前記アドレス領域の第１情報を使用無しから使用済み
   を示す内容に変更し、前記両判定のいずれかが肯定判定
   の場合にはエラー表示またはエラー処理を実行する判定
   手段と、 を具えたことを特徴とするプログラマブルコントロー
   ラ。