JPH0594934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0594934A JPH0594934A JP3254979A JP25497991A JPH0594934A JP H0594934 A JPH0594934 A JP H0594934A JP 3254979 A JP3254979 A JP 3254979A JP 25497991 A JP25497991 A JP 25497991A JP H0594934 A JPH0594934 A JP H0594934A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- semiconductor substrate
- light transmittance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 回路パターンの粗密にかかわらず、露光現像
後の線幅を等しくする半導体装置の製造方法を提供す
る。 【構成】 半導体基板上にフォトレジスト膜を形成した
後、（１）式により与えられるパターン密度比ｋが５未
満の値を有する回路パターンのマスクが装着されたガラ
ス基板の少なくとも一部分に透過光強度を調節する光透
過率調整材を形成した状態で、露光を行う工程を有す
る。 ｋ＝Ｓ／Ｐ ・・・・（１） 〔但し、Ｐ：形成パターン寸法，Ｓ：隣合うパターンま
での距離〕
後の線幅を等しくする半導体装置の製造方法を提供す
る。 【構成】 半導体基板上にフォトレジスト膜を形成した
後、（１）式により与えられるパターン密度比ｋが５未
満の値を有する回路パターンのマスクが装着されたガラ
ス基板の少なくとも一部分に透過光強度を調節する光透
過率調整材を形成した状態で、露光を行う工程を有す
る。 ｋ＝Ｓ／Ｐ ・・・・（１） 〔但し、Ｐ：形成パターン寸法，Ｓ：隣合うパターンま
での距離〕
Description
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方法
に関し、特に回路パターンの形成時における露光方法に
関する。
に関し、特に回路パターンの形成時における露光方法に
関する。
【０００２】
【従来の技術】 図４は従来例を説明する図である。半
導体基板１０への回路パターンの形成は、半導体基板１
０上にフォトレジスト膜１１を形成する。そして、その
半導体基板１０上方にガラス基板１２を設け、そのガラ
ス基板１２の半導体基板１０側の面にマスク１３を配設
する。このような状態で、紫外線を一定時間照射し、露
光することにより所望の回路パターンを半導体基板１０
に焼き付ける。
導体基板１０への回路パターンの形成は、半導体基板１
０上にフォトレジスト膜１１を形成する。そして、その
半導体基板１０上方にガラス基板１２を設け、そのガラ
ス基板１２の半導体基板１０側の面にマスク１３を配設
する。このような状態で、紫外線を一定時間照射し、露
光することにより所望の回路パターンを半導体基板１０
に焼き付ける。
【０００３】なお、使用する露光装置は、密着露光装
置、投影露光装置等で、マスクを用いるものである。ま
た、このとき使用するマスクは、ガラス材（透過率９９
％程度）およびマスク材（Ｃｒ，Ｃｒ／ＣｒＯ，Ｆｅ
Ｏ，乳剤等）とにより形成されている。
置、投影露光装置等で、マスクを用いるものである。ま
た、このとき使用するマスクは、ガラス材（透過率９９
％程度）およびマスク材（Ｃｒ，Ｃｒ／ＣｒＯ，Ｆｅ
Ｏ，乳剤等）とにより形成されている。
【０００４】
【発明が解決しようとする課題】 ところが、従来の方
法では、縮小投影露光の場合は１チップまたは数チッ
プ、さらにまた、ウェハ全面を一括露光する場合、マス
ク線幅が同じでも現像後の線幅が異なるという問題が生
じていた。これは、露光する回路パターンの粗密に起因
する。すなわち、密パターンと粗パターンが同一基板上
にある場合、図４に示すように、光の干渉によりマスク
通過後の光強度が密パターンと粗パターンでは異なり、
密パターンでは光強度プロファイルが粗パターンに比べ
大きくなることと、現像速度のパターン依存性があるた
めである。また、図５に示すように、現像後線幅はパタ
ーン密度により異なる。以下、密パターンとは、（１）
式により与えられるパターン密度比ｋが５未満、また、
粗パターンとはパターン密度比ｋが５以上のものを指す
ものとする。
法では、縮小投影露光の場合は１チップまたは数チッ
プ、さらにまた、ウェハ全面を一括露光する場合、マス
ク線幅が同じでも現像後の線幅が異なるという問題が生
じていた。これは、露光する回路パターンの粗密に起因
する。すなわち、密パターンと粗パターンが同一基板上
にある場合、図４に示すように、光の干渉によりマスク
通過後の光強度が密パターンと粗パターンでは異なり、
密パターンでは光強度プロファイルが粗パターンに比べ
大きくなることと、現像速度のパターン依存性があるた
めである。また、図５に示すように、現像後線幅はパタ
ーン密度により異なる。以下、密パターンとは、（１）
式により与えられるパターン密度比ｋが５未満、また、
粗パターンとはパターン密度比ｋが５以上のものを指す
ものとする。
【０００５】本発明はこのような問題点を解決すべくな
されたもので、露光する回路パターンの粗密にかかわら
ず、現像後線幅が同一となるように、マスク通過後の露
光強度を調整することを特徴とする半導体装置の製造方
法を提供することを目的とする。
されたもので、露光する回路パターンの粗密にかかわら
ず、現像後線幅が同一となるように、マスク通過後の露
光強度を調整することを特徴とする半導体装置の製造方
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】 本発明の半導体装置の
製造方法は、半導体基板上にフォトレジスト膜を形成し
た後、上述した（１）式により与えられるパターン密度
比ｋが５未満の値を有する回路パターンのマスクが装着
されたガラス基板の少なくとも一部分に透過光強度を調
節する光透過率調整材を形成した状態で、露光を行う工
程を有することを特徴とする。
製造方法は、半導体基板上にフォトレジスト膜を形成し
た後、上述した（１）式により与えられるパターン密度
比ｋが５未満の値を有する回路パターンのマスクが装着
されたガラス基板の少なくとも一部分に透過光強度を調
節する光透過率調整材を形成した状態で、露光を行う工
程を有することを特徴とする。
【０００７】
【作用】 焼き付ける回路パターンの粗密が異なる場
合、光透過率調整剤を回路パターンが密となる部分に装
着した状態で半導体基板に焼き付けると、その部分では
光透過率が下がり、現像後の線幅は同一となる。
合、光透過率調整剤を回路パターンが密となる部分に装
着した状態で半導体基板に焼き付けると、その部分では
光透過率が下がり、現像後の線幅は同一となる。
【０００８】
【実施例】 本発明方法の実施例を、以下、図面を参照
しつつ説明する。図１は本発明実施例を説明する図であ
る。まず、半導体基板Ｓ上にフォトレジスト膜４を形成
する。そして、その半導体基板Ｓ上方に、マスク２をガ
ラス基板１の半導体基板Ｓ側の面に装着し、かつ、その
ガラス基板１のマスク配設面とは反対側の面に光透過率
調整材３を設けた状態で、紫外線を一定時間照射し、露
光することにより、回路パターンを焼き付ける。この場
合、回路パターンが密であるパターン面に、光強度を１
０％下げる光透過率調整剤３を部分的に装着する。一
方、回路パターンが粗であるパターン面には光透過率調
整剤３は装着しない。なお、この光透過率調整剤３は、
光の干渉を利用する場合、ＳｉＮ／ＳｉＯ2 ／ＳｉＮの
３層構造を有するものの他、スピンオングラス等をＣＶ
Ｄやコーティングにより形成する。
しつつ説明する。図１は本発明実施例を説明する図であ
る。まず、半導体基板Ｓ上にフォトレジスト膜４を形成
する。そして、その半導体基板Ｓ上方に、マスク２をガ
ラス基板１の半導体基板Ｓ側の面に装着し、かつ、その
ガラス基板１のマスク配設面とは反対側の面に光透過率
調整材３を設けた状態で、紫外線を一定時間照射し、露
光することにより、回路パターンを焼き付ける。この場
合、回路パターンが密であるパターン面に、光強度を１
０％下げる光透過率調整剤３を部分的に装着する。一
方、回路パターンが粗であるパターン面には光透過率調
整剤３は装着しない。なお、この光透過率調整剤３は、
光の干渉を利用する場合、ＳｉＮ／ＳｉＯ2 ／ＳｉＮの
３層構造を有するものの他、スピンオングラス等をＣＶ
Ｄやコーティングにより形成する。
【０００９】また、本発明実施例では、上述したように
密パターンに対し透過率を１０％下げる光透過率調整剤
３を装着したが、この下げ幅については、線幅、露光波
長、使用するレジストおよび光量により決められる。本
実施例の場合、たとえば、粗パターンと密パターンのそ
れぞれについて、露光時間と現像後の線幅との関係を示
す図３から明らかなように、粗パターンでは密パターン
に比べ、同一の現像後線幅を得るためには、約１０％の
オーバー露光量を必要とする。したがって、蜜パターン
部でのマスク２を通過後の露光強度が約９０％となるよ
うに、光透過率調整剤３の組成および形成時における厚
みが決められる。
密パターンに対し透過率を１０％下げる光透過率調整剤
３を装着したが、この下げ幅については、線幅、露光波
長、使用するレジストおよび光量により決められる。本
実施例の場合、たとえば、粗パターンと密パターンのそ
れぞれについて、露光時間と現像後の線幅との関係を示
す図３から明らかなように、粗パターンでは密パターン
に比べ、同一の現像後線幅を得るためには、約１０％の
オーバー露光量を必要とする。したがって、蜜パターン
部でのマスク２を通過後の露光強度が約９０％となるよ
うに、光透過率調整剤３の組成および形成時における厚
みが決められる。
【００１０】以上説明した本発明実施例は、光透過率調
整材３をガラス基板１のマスク配設面とは反対側の面に
設けた場合であるが、この他、図２（ａ）に示すよう
に、光透過率調整材３をマスク２の半導体基板側の面上
を含むガラス基板１の面に形成してもよいし、また、図
２（ｂ）に示すように、ガラス基板１の半導体基板側に
光透過率調整材３を設けた後、その光透過率調整材３上
にマスク２を設ける方法でもよい。これら図２（ａ）、
（ｂ）に示す方法においても、上述した図１に示した場
合と同様の効果を得ることができる。
整材３をガラス基板１のマスク配設面とは反対側の面に
設けた場合であるが、この他、図２（ａ）に示すよう
に、光透過率調整材３をマスク２の半導体基板側の面上
を含むガラス基板１の面に形成してもよいし、また、図
２（ｂ）に示すように、ガラス基板１の半導体基板側に
光透過率調整材３を設けた後、その光透過率調整材３上
にマスク２を設ける方法でもよい。これら図２（ａ）、
（ｂ）に示す方法においても、上述した図１に示した場
合と同様の効果を得ることができる。
【００１１】
【発明の効果】 以上説明したように、本発明によれ
ば、回路パターンの粗密に応じてマスク通過後の透過光
強度を調節する光透過率調整材を形成した状態で、露光
を行うよう構成したから、粗密の異なる回路パターンを
有する数チップあるいはウェハ全面を一括露光しても、
マスク線幅が等しいパターンに対し、等しい現像後線幅
が得られる。したがって、種々の回路パターンを有する
半導体基板を制御性、再現性よく作製することができ
る。その結果、信頼性の高い半導体装置を提供すること
ができる。
ば、回路パターンの粗密に応じてマスク通過後の透過光
強度を調節する光透過率調整材を形成した状態で、露光
を行うよう構成したから、粗密の異なる回路パターンを
有する数チップあるいはウェハ全面を一括露光しても、
マスク線幅が等しいパターンに対し、等しい現像後線幅
が得られる。したがって、種々の回路パターンを有する
半導体基板を制御性、再現性よく作製することができ
る。その結果、信頼性の高い半導体装置を提供すること
ができる。
【図１】 本発明実施例を説明する図
【図２】 本発明の他の実施例を説明する図
【図３】 本発明実施例を説明する図
【図４】 従来例を説明する図
【図５】 パターン密度と現像後線幅との関係を示す図
Ｓ・・・・半導体基板 １・・・・ガラス基板 ２・・・・マスク材 ３・・・・光透過率調整材 ４・・・・フォトレジスト膜
Claims (1)
- 【請求項１】 半導体基板上にフォトレジスト膜を形成
した後、下記（１）式により与えられるパターン密度比
ｋが５未満の値を有する回路パターンのマスクが装着さ
れたガラス基板の少なくとも一部分に透過光強度を調節
する光透過率調整材を形成した状態で、露光を行う工程
を有する半導体装置の製造方法。 ｋ＝Ｓ／Ｐ ・・・・（１） 〔但し、Ｐ：形成パターン寸法，Ｓ：隣合うパターンま
での距離〕
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254979A JPH0594934A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254979A JPH0594934A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594934A true JPH0594934A (ja) | 1993-04-16 |
Family
ID=17272532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254979A Pending JPH0594934A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0594934A (ja) |
-
1991
- 1991-10-02 JP JP3254979A patent/JPH0594934A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741625A (en) | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material | |
| EP0205148A2 (en) | Method of applying a resist | |
| JPH0627636A (ja) | フォトマスク及びフォトマスクの製造方法及びエッチング方法及び露光方法 | |
| JPS60203941A (ja) | 多層ホトレジスト処理方法 | |
| US5543252A (en) | Method for manufacturing exposure mask and the exposure mask | |
| JPH0446346A (ja) | 半導体装置の製造方法 | |
| JPH0594934A (ja) | 半導体装置の製造方法 | |
| US5928814A (en) | Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate | |
| JPH0778747A (ja) | パターン形成方法 | |
| KR940007052B1 (ko) | 다층레지스트를 이용한 패턴형성방법 | |
| JPH07209850A (ja) | レジストパターン形成方法 | |
| JPH0574701A (ja) | レジストパターン形成方法 | |
| JPS607381B2 (ja) | ホトマスクパタ−ン形成法 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| KR100472721B1 (ko) | 포토리소그라피용 레티클 | |
| JPH05304167A (ja) | レジストパターン形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH0553322A (ja) | パターン形成方法 | |
| JPH08241840A (ja) | レジスト・パターンの形成方法 | |
| JPH0620901A (ja) | レジストパターン形成方法 | |
| KR20060053065A (ko) | 광 조사를 통한 보정을 사용하여 미세 패턴들을 형성하는방법들 | |
| JPH03223760A (ja) | レジストパターン形成方法 | |
| JPH05109600A (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 |