JPH0594309A - プログラム・ローデイング方式 - Google Patents
プログラム・ローデイング方式Info
- Publication number
- JPH0594309A JPH0594309A JP3053091A JP3053091A JPH0594309A JP H0594309 A JPH0594309 A JP H0594309A JP 3053091 A JP3053091 A JP 3053091A JP 3053091 A JP3053091 A JP 3053091A JP H0594309 A JPH0594309 A JP H0594309A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- read
- rom
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵとプログラムを格納したＲＯＭとＲＡ
Ｍとからなる装置におけるプログラム・ローディング方
式に関し、ＲＯＭに格納されたプログラムに一部変更が
必要となった時、ＲＯＭを新たに作成することなく変更
が可能となるプログラム・ローディング方式を提供する
ことを目的とする。 【構成】 プログラムを格納したリード・オンリー・メ
モリ（ＲＯＭ)200と、メモリ300 とを有し、ＲＯＭより
メモリ300 にプログラムのローディングを行う装置のプ
ログラム・ローディング方式において、電気的消去・再
書き込みが可能なリード・オンリー・メモリ(EEPROM)60
0を設け、ＲＯＭに格納されたプログラムの所定部分に
変更の必要が生じた時、EEPROMに変更情報を書き込んで
記憶し、ＲＯＭよりメモリ300 にプログラムをローディ
ング後、EEPROMに記憶した変更情報を読み出して、メモ
リ300 にローディングしたプログラムの変更部分に書き
込んで記憶するように構成する。
Ｍとからなる装置におけるプログラム・ローディング方
式に関し、ＲＯＭに格納されたプログラムに一部変更が
必要となった時、ＲＯＭを新たに作成することなく変更
が可能となるプログラム・ローディング方式を提供する
ことを目的とする。 【構成】 プログラムを格納したリード・オンリー・メ
モリ（ＲＯＭ)200と、メモリ300 とを有し、ＲＯＭより
メモリ300 にプログラムのローディングを行う装置のプ
ログラム・ローディング方式において、電気的消去・再
書き込みが可能なリード・オンリー・メモリ(EEPROM)60
0を設け、ＲＯＭに格納されたプログラムの所定部分に
変更の必要が生じた時、EEPROMに変更情報を書き込んで
記憶し、ＲＯＭよりメモリ300 にプログラムをローディ
ング後、EEPROMに記憶した変更情報を読み出して、メモ
リ300 にローディングしたプログラムの変更部分に書き
込んで記憶するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵとプログラムを
格納したリード・オンリー・メモリ（以下ＲＯＭと称す
る）とプログラム実行用のランダム・アクセス・メモリ
（以下ＲＡＭと称する）とからなる装置におけるプログ
ラム・ローディング方式に関するものである。
格納したリード・オンリー・メモリ（以下ＲＯＭと称す
る）とプログラム実行用のランダム・アクセス・メモリ
（以下ＲＡＭと称する）とからなる装置におけるプログ
ラム・ローディング方式に関するものである。
【０００２】プログラム格納用ＲＯＭに格納されたプロ
グラムに対して一部変更が必要となる場合がある。この
場合、ＲＯＭを新たに作成することなく変更が可能とな
るプログラム・ローディング方式が要望されている。
グラムに対して一部変更が必要となる場合がある。この
場合、ＲＯＭを新たに作成することなく変更が可能とな
るプログラム・ローディング方式が要望されている。
【０００３】
【従来の技術】図６は従来例の装置の構成を示すブロッ
ク図である。図６において、電源投入、又はシステムリ
セットによりＣＰＵ１が初期ローダ４を動作させるため
の制御信号を出力する。初期ローダ４はバスを介してＲ
ＯＭ２に格納されたプログラムを読み出して、このプロ
グラムをＲＡＭ３に書き込む（ローディングする）。Ｃ
ＰＵ１はＲＡＭ３にローディングしたプログラムにした
がって演算等の処理を行う。
ク図である。図６において、電源投入、又はシステムリ
セットによりＣＰＵ１が初期ローダ４を動作させるため
の制御信号を出力する。初期ローダ４はバスを介してＲ
ＯＭ２に格納されたプログラムを読み出して、このプロ
グラムをＲＡＭ３に書き込む（ローディングする）。Ｃ
ＰＵ１はＲＡＭ３にローディングしたプログラムにした
がって演算等の処理を行う。
【０００４】
【発明が解決しようとする課題】しかしながら上述のプ
ログラム・ローディング方式においては、ＲＯＭに格納
されたプログラムに対して一部変更が必要となった時、
ＲＯＭを新たに作成し直す必要があった。このため、顧
客に販売している製品に搭載されているＲＯＭを交換す
るのに、膨大な工数と時間がかかるという問題点があっ
た。
ログラム・ローディング方式においては、ＲＯＭに格納
されたプログラムに対して一部変更が必要となった時、
ＲＯＭを新たに作成し直す必要があった。このため、顧
客に販売している製品に搭載されているＲＯＭを交換す
るのに、膨大な工数と時間がかかるという問題点があっ
た。
【０００５】したがって本発明の目的は、ＲＯＭに格納
されたプログラムに一部変更が必要となった時、ＲＯＭ
を新たに作成することなく変更が可能となるプログラム
・ローディング方式を提供することにある。
されたプログラムに一部変更が必要となった時、ＲＯＭ
を新たに作成することなく変更が可能となるプログラム
・ローディング方式を提供することにある。
【０００６】
【課題を解決するための手段】上記問題点は図１に示す
装置の構成によって解決される。即ち図１において、プ
ログラムを格納したリード・オンリー・メモリ200 と、
メモリ300 とを有し、リード・オンリー・メモリ200 よ
りメモリ300 にプログラムのローディングを行う装置の
プログラム・ローディング方式において、600 は新たに
設けた電気的消去・再書き込みが可能なリード・オンリ
ー・メモリである。
装置の構成によって解決される。即ち図１において、プ
ログラムを格納したリード・オンリー・メモリ200 と、
メモリ300 とを有し、リード・オンリー・メモリ200 よ
りメモリ300 にプログラムのローディングを行う装置の
プログラム・ローディング方式において、600 は新たに
設けた電気的消去・再書き込みが可能なリード・オンリ
ー・メモリである。
【０００７】そして、リード・オンリー・メモリ200 に
格納されたプログラムの所定部分に変更の必要が生じた
時、電気的消去・再書き込みが可能なリード・オンリー
・メモリ600 に変更情報を書き込んで記憶し、リード・
オンリー・メモリ200 よりメモリ300 にプログラムをロ
ーディング後、電気的消去・再書き込みが可能なリード
・オンリー・メモリ600 に記憶した変更情報を読み出し
て、メモリ300 にローディングしたプログラムの変更部
分に書き込んで記憶するように構成する。
格納されたプログラムの所定部分に変更の必要が生じた
時、電気的消去・再書き込みが可能なリード・オンリー
・メモリ600 に変更情報を書き込んで記憶し、リード・
オンリー・メモリ200 よりメモリ300 にプログラムをロ
ーディング後、電気的消去・再書き込みが可能なリード
・オンリー・メモリ600 に記憶した変更情報を読み出し
て、メモリ300 にローディングしたプログラムの変更部
分に書き込んで記憶するように構成する。
【０００８】
【作用】図１において、リード・オンリー・メモリ200
に格納されたプログラムの所定部分に変更の必要が生じ
た時、外部入出力装置（図示しない）から電気的消去・
再書き込みが可能なリード・オンリー・メモリ600 に変
更情報を書き込んで記憶する。
に格納されたプログラムの所定部分に変更の必要が生じ
た時、外部入出力装置（図示しない）から電気的消去・
再書き込みが可能なリード・オンリー・メモリ600 に変
更情報を書き込んで記憶する。
【０００９】そして、制御部（図示しない）からの制御
信号によりリード・オンリー・メモリ200 からメモリ30
0 にプログラムをローディング後、電気的消去・再書き
込みが可能なリード・オンリー・メモリ600 に記憶した
変更情報を読み出して、メモリ300 にローディングした
プログラムの変更部分に書き込んで記憶する。
信号によりリード・オンリー・メモリ200 からメモリ30
0 にプログラムをローディング後、電気的消去・再書き
込みが可能なリード・オンリー・メモリ600 に記憶した
変更情報を読み出して、メモリ300 にローディングした
プログラムの変更部分に書き込んで記憶する。
【００１０】この結果、リード・オンリー・メモリに格
納されたプログラムに対して一部変更が必要となった
時、新たにリード・オンリー・メモリを作成することな
く変更が可能となり、リード・オンリー・メモリの作成
に費やされていた時間を軽減することが出来る。
納されたプログラムに対して一部変更が必要となった
時、新たにリード・オンリー・メモリを作成することな
く変更が可能となり、リード・オンリー・メモリの作成
に費やされていた時間を軽減することが出来る。
【００１１】
【実施例】図２は本発明の実施例の装置の構成を示すブ
ロック図である。図３は実施例の動作を説明するための
フローチャートである。
ロック図である。図３は実施例の動作を説明するための
フローチャートである。
【００１２】図４は実施例のEEPROM内の変更情報の構成
を示す図である。図５は実施例の動作を説明する図であ
る。全図を通じて同一符号は同一対象物を示す。
を示す図である。図５は実施例の動作を説明する図であ
る。全図を通じて同一符号は同一対象物を示す。
【００１３】本発明が従来例と異なる点は、図２に示す
ようにデータ更新用の電気的消去・再書き込みが可能な
ＲＯＭ（以下EEPROMと称する）６とこのEEPROMを制御す
るEEPROM制御部７とを設け、プログラム格納用のＲＯＭ
２に格納されているプログラムをＲＡＭ３にローディン
グする際、EEPROM６に格納されている変更情報を基にプ
ログラムを変更することを可能とするようにした点にあ
る。以下に詳細に説明する。
ようにデータ更新用の電気的消去・再書き込みが可能な
ＲＯＭ（以下EEPROMと称する）６とこのEEPROMを制御す
るEEPROM制御部７とを設け、プログラム格納用のＲＯＭ
２に格納されているプログラムをＲＡＭ３にローディン
グする際、EEPROM６に格納されている変更情報を基にプ
ログラムを変更することを可能とするようにした点にあ
る。以下に詳細に説明する。
【００１４】図２において、プログラム格納用のＲＯＭ
２よりＲＡＭ３にプログラムをローディングする場合の
通常の動作については、従来例で説明したのと同じであ
るためその説明を省略する。
２よりＲＡＭ３にプログラムをローディングする場合の
通常の動作については、従来例で説明したのと同じであ
るためその説明を省略する。
【００１５】次に、プログラム格納用のＲＯＭ２に格納
されたプログラムに対して一部変更する要因が生じた場
合について説明する。まず、変更情報の書き込み手順に
ついて図３（Ａ）にしたがって説明する。
されたプログラムに対して一部変更する要因が生じた場
合について説明する。まず、変更情報の書き込み手順に
ついて図３（Ａ）にしたがって説明する。
【００１６】（ステップ１）図３の（Ａ）のに示すよ
うに、キーボード（図示しない）等の外部入出力装置５
よりEEPROM制御部７に対して消去指示を示すコマンドを
入力する。すると、EEPROM制御部７は図４に示すような
EEPROM６内の変更情報を初期化する。尚、EEPROM６は電
源をオフにしても一旦格納した情報は消去されないが、
電気的な制御信号により消去又は再書き込みが可能なＲ
ＯＭである。
うに、キーボード（図示しない）等の外部入出力装置５
よりEEPROM制御部７に対して消去指示を示すコマンドを
入力する。すると、EEPROM制御部７は図４に示すような
EEPROM６内の変更情報を初期化する。尚、EEPROM６は電
源をオフにしても一旦格納した情報は消去されないが、
電気的な制御信号により消去又は再書き込みが可能なＲ
ＯＭである。
【００１７】（ステップ２）EEPROM６を初期化後、外部
入出力装置５よりEEPROM制御部７を介してEEPROM６に変
更情報を書き込み、記憶させる。（図３（Ａ）の参
照）。次に、ローディング手順について図３（Ｂ）にし
たがって説明する。
入出力装置５よりEEPROM制御部７を介してEEPROM６に変
更情報を書き込み、記憶させる。（図３（Ａ）の参
照）。次に、ローディング手順について図３（Ｂ）にし
たがって説明する。
【００１８】（ステップ３）電源投入時又はシステム・
リセット時に初期ローダ４は、バスｂ１を介してＲＯＭ
２に格納されたプログラムを読み出して、ＲＡＭ３に書
き込む（ローディングを行う）。（図３（Ｂ）の参
照）。
リセット時に初期ローダ４は、バスｂ１を介してＲＯＭ
２に格納されたプログラムを読み出して、ＲＡＭ３に書
き込む（ローディングを行う）。（図３（Ｂ）の参
照）。
【００１９】（ステップ４）初期ローダ４は、プログラ
ムのローディングを完了後、バスをバスｂ２に切り替え
てデータ更新用のEEPROM６に格納されている変更情報を
読み出す。（図３（Ｂ）の参照）。
ムのローディングを完了後、バスをバスｂ２に切り替え
てデータ更新用のEEPROM６に格納されている変更情報を
読み出す。（図３（Ｂ）の参照）。
【００２０】（ステップ５）次に、読み出した変更情報
より変更アドレスを求め、ＲＡＭ３に書き込まれたプロ
グラムの該当アドレスに、変更データを変更データ・サ
イズ分だけ上書きする。（図３（Ｂ）の及び図４参
照）。
より変更アドレスを求め、ＲＡＭ３に書き込まれたプロ
グラムの該当アドレスに、変更データを変更データ・サ
イズ分だけ上書きする。（図３（Ｂ）の及び図４参
照）。
【００２１】上記動作をまとめて図５に示す。尚、上記
機能は、図２に示すように回線を介して遠隔地の遠隔保
守装置８からのアクセスによりEEPROM６内の変更情報の
書き換えを行っても、同様の効果が得られる。
機能は、図２に示すように回線を介して遠隔地の遠隔保
守装置８からのアクセスによりEEPROM６内の変更情報の
書き換えを行っても、同様の効果が得られる。
【００２２】この結果、プログラム格納用のＲＯＭに格
納されたプログラムに対して一部変更が必要となった
時、新たにＲＯＭを作成することなく変更が可能とな
り、プログラム格納用のＲＯＭの作成に費やされていた
時間を軽減することが出来る。
納されたプログラムに対して一部変更が必要となった
時、新たにＲＯＭを作成することなく変更が可能とな
り、プログラム格納用のＲＯＭの作成に費やされていた
時間を軽減することが出来る。
【００２３】又、遠隔地からのプログラムの修正も容易
に行え、保守時間の短縮も可能となる。
に行え、保守時間の短縮も可能となる。
【００２４】
【発明の効果】以上説明したように本発明によれば、プ
ログラム格納用のＲＯＭに格納されたプログラムに対し
て一部変更が必要となった時、新たにＲＯＭを作成する
ことなく変更が可能となり、プログラム格納用のＲＯＭ
の作成に費やされていた時間を軽減することが出来る。
ログラム格納用のＲＯＭに格納されたプログラムに対し
て一部変更が必要となった時、新たにＲＯＭを作成する
ことなく変更が可能となり、プログラム格納用のＲＯＭ
の作成に費やされていた時間を軽減することが出来る。
【００２５】又、遠隔地からのプログラムの修正も容易
に行え、保守時間の短縮も可能となる。
に行え、保守時間の短縮も可能となる。
【図１】は本発明の原理図、
【図２】は本発明の実施例の装置の構成を示すブロック
図、
図、
【図３】は実施例の動作を説明するためのフローチャー
ト、
ト、
【図４】は実施例のEEPROM内の変更情報の構成を示す
図、
図、
【図５】は実施例の動作を説明する図、
【図６】は従来例の装置の構成を示すブロック図であ
る。
る。
600は電気的消去・再書き込みが可能なリード・オンリ
ー・メモリを示す。
ー・メモリを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 健治 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通コミユニケーシヨン・システム ズ株式会社内
Claims (1)
- 【請求項１】 プログラムを格納したリード・オンリー
・メモリ(200) と、メモリ(300) とを有し、該リード・
オンリー・メモリ(200) より該メモリ(300)に該プログ
ラムのローディングを行う装置のプログラム・ローディ
ング方式において、 電気的消去・再書き込みが可能なリード・オンリー・メ
モリ(600) を設け、 該リード・オンリー・メモリ(200) に格納されたプログ
ラムの所定部分に変更の必要が生じた時、該電気的消去
・再書き込みが可能なリード・オンリー・メモリ(600)
に変更情報を書き込んで記憶し、 該リード・オンリー・メモリ(200) より該メモリ(300)
に該プログラムをローディング後、該電気的消去・再書
き込みが可能なリード・オンリー・メモリ(600) に記憶
した変更情報を読み出して、該メモリ(300) にローディ
ングした該プログラムの変更部分に書き込んで記憶する
ようにしたことを特徴とするプログラム・ローディング
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053091A JPH0594309A (ja) | 1991-02-26 | 1991-02-26 | プログラム・ローデイング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053091A JPH0594309A (ja) | 1991-02-26 | 1991-02-26 | プログラム・ローデイング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594309A true JPH0594309A (ja) | 1993-04-16 |
Family
ID=12306356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053091A Withdrawn JPH0594309A (ja) | 1991-02-26 | 1991-02-26 | プログラム・ローデイング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0594309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018028819A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社東芝 | 半導体集積回路 |
-
1991
- 1991-02-26 JP JP3053091A patent/JPH0594309A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018028819A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社東芝 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933846A (en) | Rewritable ROM file device having read/write buffer access control via copy of rewritable area | |
| JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
| EP0712067B1 (en) | Flash disk card | |
| US5835933A (en) | Method and apparatus for updating flash memory resident firmware through a standard disk drive interface | |
| US5371876A (en) | Computer system with a paged non-volatile memory | |
| KR20060006554A (ko) | 배드 블록 관리부를 포함하는 플래시 메모리 시스템 | |
| JPH0778766B2 (ja) | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 | |
| US6073207A (en) | Microcomputer comprising flash EEPROM | |
| JPH117393A (ja) | Ｐｃカードを用いてプログラムを更新できる携帯型情報端末機器及び該プログラム更新方法 | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| CN107045423B (zh) | 存储器装置及其数据存取方法 | |
| JPH11110218A (ja) | ファームウェア書き換え装置 | |
| JP4826232B2 (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
| JPH0594309A (ja) | プログラム・ローデイング方式 | |
| JPH0675836A (ja) | 補助記憶装置 | |
| JPH05150913A (ja) | フラツシユメモリを記憶媒体としたシリコンデイスク | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| US7333106B1 (en) | Method and apparatus for Z-buffer operations | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JP3480957B2 (ja) | メモリのプログラミング装置 | |
| KR20000033437A (ko) | 부트스트랩로더 기능 구현 장치 | |
| JP2008511896A (ja) | メモリ・インタフェース、メモリ構成、及びメモリ・アクセス制御方法 | |
| JPH11259308A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |