JPH0591734A - チヨツパー方式ｄｃｄｃコンバータ - Google Patents
チヨツパー方式ｄｃｄｃコンバータInfo
- Publication number
- JPH0591734A JPH0591734A JP24558791A JP24558791A JPH0591734A JP H0591734 A JPH0591734 A JP H0591734A JP 24558791 A JP24558791 A JP 24558791A JP 24558791 A JP24558791 A JP 24558791A JP H0591734 A JPH0591734 A JP H0591734A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- output
- choke coil
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 出力電圧Ｖ0が所定の電圧よりも低い状態か
ら所定の状態になる過渡状態のときのチョークコイル，
ＦＥＴ，ダンパーダイオードに流れる過渡電流を低くお
さえるようにしたチョッパー方式ＤＣＤＣコンバータを
提供することを目的とする。 【構成】 入力した直流電圧をスイッチングするスイッ
チング素子のＦＥＴ１と、チョークコイル３，ダンパー
ダイオード２と、チョークコイル３の他端に電流検出抵
抗１０と第２のコンデンサ１１を接続し、電流検出抵抗
１０の他端を第１のコンデンサ８に、第２コンデンサ１
１の他端と、第１のコンデンサ８の電圧を分圧する分圧
器９の出力をエラーアンプ６の入力側に接続する。エラ
ーアンプ６は基準電圧と入力電圧とを比較し、比較結果
を制御回路５に出力する。制御回路５はエラーアンプ６
からの比較結果出力に従い、発振器７から出力した三角
状波の信号のスライスレベルを変化させスイッチング素
子ＦＥＴ１のオン／オフのデューディを変化させてい
る。
ら所定の状態になる過渡状態のときのチョークコイル，
ＦＥＴ，ダンパーダイオードに流れる過渡電流を低くお
さえるようにしたチョッパー方式ＤＣＤＣコンバータを
提供することを目的とする。 【構成】 入力した直流電圧をスイッチングするスイッ
チング素子のＦＥＴ１と、チョークコイル３，ダンパー
ダイオード２と、チョークコイル３の他端に電流検出抵
抗１０と第２のコンデンサ１１を接続し、電流検出抵抗
１０の他端を第１のコンデンサ８に、第２コンデンサ１
１の他端と、第１のコンデンサ８の電圧を分圧する分圧
器９の出力をエラーアンプ６の入力側に接続する。エラ
ーアンプ６は基準電圧と入力電圧とを比較し、比較結果
を制御回路５に出力する。制御回路５はエラーアンプ６
からの比較結果出力に従い、発振器７から出力した三角
状波の信号のスライスレベルを変化させスイッチング素
子ＦＥＴ１のオン／オフのデューディを変化させてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、チョッパー方式ＤＣＤ
Ｃコンバータ（以下、ＤＣＤＣコンバータと称す）に関
する。
Ｃコンバータ（以下、ＤＣＤＣコンバータと称す）に関
する。
【０００２】
【従来の技術】近年、各種の電源機器が電子機器分野に
使用されるようになり、特にＤＣＤＣコンバータは小型
化のために利用される分野が拡大されてきた。
使用されるようになり、特にＤＣＤＣコンバータは小型
化のために利用される分野が拡大されてきた。
【０００３】以下に従来のチョッパー方式ＤＣＤＣコン
バータについて図面を参照しながら説明する。
バータについて図面を参照しながら説明する。
【０００４】図３に示すように、ＦＥＴ１，ダンパーダ
イオード２，チョークコイル３，ドライブ回路４，制御
回路５，エラーアンプ６，発振器７，コンデンサ８，分
圧器９で構成されている。
イオード２，チョークコイル３，ドライブ回路４，制御
回路５，エラーアンプ６，発振器７，コンデンサ８，分
圧器９で構成されている。
【０００５】以上のように構成されたチョッパー方式Ｄ
ＣＤＣコンバータについて、以下その動作を説明する。
ＣＤＣコンバータについて、以下その動作を説明する。
【０００６】まず、ＦＥＴ１は入力直流電圧Ｖinをスイ
ッチングしてチョークコイル３に電流を供給する。ダン
パーダイオード２はＦＥＴ１のオフ期間チョークコイル
３に電流を流す。一方ダンパーダイオード２のアノード
側は基準電位として接地電位に接続している。チョーク
コイル３に流れる電流はコンデンサ８により平滑化さ
れ、直流出力電圧Ｖ0を出力する。直流出力電圧Ｖ0は分
圧器９により分圧されエラーアンプ６に入力する。ここ
で、コンデンサ８の他端は基準電位として接地電位に接
続している。
ッチングしてチョークコイル３に電流を供給する。ダン
パーダイオード２はＦＥＴ１のオフ期間チョークコイル
３に電流を流す。一方ダンパーダイオード２のアノード
側は基準電位として接地電位に接続している。チョーク
コイル３に流れる電流はコンデンサ８により平滑化さ
れ、直流出力電圧Ｖ0を出力する。直流出力電圧Ｖ0は分
圧器９により分圧されエラーアンプ６に入力する。ここ
で、コンデンサ８の他端は基準電位として接地電位に接
続している。
【０００７】前記エラーアンプ６は基準電圧と入力した
電圧とを比較し、比較結果を制御回路５に出力する。制
御回路５はエラーアンプ６からの比較結果によって、発
振器７から出力する三角状波のスライスレベルを変化さ
せＦＥＴ１のオン／オフのデューティを変化させるよう
ドライブ回路４を介してＦＥＴ１をスイッチングする。
電圧とを比較し、比較結果を制御回路５に出力する。制
御回路５はエラーアンプ６からの比較結果によって、発
振器７から出力する三角状波のスライスレベルを変化さ
せＦＥＴ１のオン／オフのデューティを変化させるよう
ドライブ回路４を介してＦＥＴ１をスイッチングする。
【０００８】ＦＥＴ１のオン／オフのデューディは、エ
ラーアンプ６からの比較結果で、エラーアンプに入力し
た電圧が基準電圧よりも高い場合はオン期間を短く、低
い場合は長くなるようにする。
ラーアンプ６からの比較結果で、エラーアンプに入力し
た電圧が基準電圧よりも高い場合はオン期間を短く、低
い場合は長くなるようにする。
【０００９】かくして、ＤＣＤＣコンバータの入力電圧
Ｖinが出力電圧Ｖ0に効率よく変換される。
Ｖinが出力電圧Ｖ0に効率よく変換される。
【００１０】なお、分圧器９は抵抗で構成しているが、
外部からコントロールが可能な図４に示すようにも構成
できる。図４で抵抗９１，９２と電流源９３で構成され
るが、その分圧出力は（数１）で示される。
外部からコントロールが可能な図４に示すようにも構成
できる。図４で抵抗９１，９２と電流源９３で構成され
るが、その分圧出力は（数１）で示される。
【００１１】
【数１】
【００１２】ここで分圧器入力電圧をＶ0、抵抗９１の
値をＲ1、抵抗９２の値をＲ2、電流源９３に流れる電流
をＩとしている。
値をＲ1、抵抗９２の値をＲ2、電流源９３に流れる電流
をＩとしている。
【００１３】以上のように、電流源９３に流れる電流を
制御することで分圧器９の出力電圧を制御できる。
制御することで分圧器９の出力電圧を制御できる。
【００１４】図４の分圧器を図３に示される分圧器９に
用いれば電流源の電流を制御することでＤＣＤＣコンバ
ータの出力電圧を制御できる。
用いれば電流源の電流を制御することでＤＣＤＣコンバ
ータの出力電圧を制御できる。
【００１５】つぎに、図３のＤＣＤＣコンバータにおい
て、出力電圧Ｖ0が所定の電圧よりも低い状態から所定
の電圧になる過渡状態のときの動作を図５を用いて説明
する。図５はＤＣＤＣコンバータ出力電圧Ｖ0とチョー
クコイルに流れる電流ＩLの時間的な変化を示したもの
である。同図で時間Ｔ0のときＶ0は２０Ｖ、ＩLはＯＡ
である。Ｔ0とＴ1間に電流ＩLは急激に増加しＴ1のとき
には２５Ａになる。
て、出力電圧Ｖ0が所定の電圧よりも低い状態から所定
の電圧になる過渡状態のときの動作を図５を用いて説明
する。図５はＤＣＤＣコンバータ出力電圧Ｖ0とチョー
クコイルに流れる電流ＩLの時間的な変化を示したもの
である。同図で時間Ｔ0のときＶ0は２０Ｖ、ＩLはＯＡ
である。Ｔ0とＴ1間に電流ＩLは急激に増加しＴ1のとき
には２５Ａになる。
【００１６】これはチョッパー方式ＤＣＤＣコンバータ
では、出力電圧Ｖ0が所定の電圧値に満たない場合、Ｆ
ＥＴのオン期間を長くする。するとオフ期間が短くなる
ため、チョークコイルの電流がすべてオフ期間にコンデ
ンサに流しきれないため過渡的に増加するのである。
では、出力電圧Ｖ0が所定の電圧値に満たない場合、Ｆ
ＥＴのオン期間を長くする。するとオフ期間が短くなる
ため、チョークコイルの電流がすべてオフ期間にコンデ
ンサに流しきれないため過渡的に増加するのである。
【００１７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、出力電圧Ｖ0が所定の電圧よりも低い状態
から所定の電圧になる過渡状態のときチョークコイルの
電流が急激に増加する。そのため、チョークコイルに電
流を供給するＦＥＴの電流やダンパーダイオードの電流
も急激に増加して、ＦＥＴなどのスイッチング素子と
か、ダンパーダイオードが破壊してしまうといった問題
点を有していた。
の構成では、出力電圧Ｖ0が所定の電圧よりも低い状態
から所定の電圧になる過渡状態のときチョークコイルの
電流が急激に増加する。そのため、チョークコイルに電
流を供給するＦＥＴの電流やダンパーダイオードの電流
も急激に増加して、ＦＥＴなどのスイッチング素子と
か、ダンパーダイオードが破壊してしまうといった問題
点を有していた。
【００１８】本発明は、上記従来の問題点を解決するも
ので、出力電圧Ｖ0が所定の電圧よりも低い状態から所
定の電圧になる過渡状態のときのチョークコイル，ＦＥ
Ｔ，ダンパーダイオードに流れる過渡電流を低くおさえ
るようにしたＤＣＤＣコンバータを提供することを目的
とする。
ので、出力電圧Ｖ0が所定の電圧よりも低い状態から所
定の電圧になる過渡状態のときのチョークコイル，ＦＥ
Ｔ，ダンパーダイオードに流れる過渡電流を低くおさえ
るようにしたＤＣＤＣコンバータを提供することを目的
とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に本発明のチョッパー方式ＤＣＤＣコンバータは、入力
した直流電圧をスイッチングするスイッチング素子と、
スイッチング素子の一端に直流電圧を入力し、他端にチ
ョークコイルと、ダンパーダイオードのカソードを接続
し、ダンパーダイオードのアノードは基準電位の接地電
位に接続する。チョークコイルの他端に電流検出抵抗と
第２のコンデンサを接続し、電流検出抵抗の他端を第１
のコンデンサに、第２のコンデンサの他端と、第１のコ
ンデンサ両端の電圧を分圧する分圧器の出力をエラーア
ンプの入力に接続する。第１のコンデンサの他端は基準
電位の接地電位に接続する。
に本発明のチョッパー方式ＤＣＤＣコンバータは、入力
した直流電圧をスイッチングするスイッチング素子と、
スイッチング素子の一端に直流電圧を入力し、他端にチ
ョークコイルと、ダンパーダイオードのカソードを接続
し、ダンパーダイオードのアノードは基準電位の接地電
位に接続する。チョークコイルの他端に電流検出抵抗と
第２のコンデンサを接続し、電流検出抵抗の他端を第１
のコンデンサに、第２のコンデンサの他端と、第１のコ
ンデンサ両端の電圧を分圧する分圧器の出力をエラーア
ンプの入力に接続する。第１のコンデンサの他端は基準
電位の接地電位に接続する。
【００２０】エラーアンプは基準電圧と入力電圧とを比
較し、比較結果を制御回路に出力し、制御回路は前記エ
ラーアンプからの比較結果出力にしたがい、発振器から
出力した三角状波の信号のスライスレベルを変化させス
イッチング素子のオン／オフのデューティを変化させて
いる。
較し、比較結果を制御回路に出力し、制御回路は前記エ
ラーアンプからの比較結果出力にしたがい、発振器から
出力した三角状波の信号のスライスレベルを変化させス
イッチング素子のオン／オフのデューティを変化させて
いる。
【００２１】ＦＥＴのオン／オフのデューティは、エラ
ーアンプからの比較結果が、エラーアンプに入力された
電圧が基準電圧よりも高い場合にはオン期間を短く、低
い場合には長くなるような構成を有している。
ーアンプからの比較結果が、エラーアンプに入力された
電圧が基準電圧よりも高い場合にはオン期間を短く、低
い場合には長くなるような構成を有している。
【００２２】
【作用】本発明は上記した構成において、チョークコイ
ルとチョークコイルに流れる電流を平滑する第１のコン
デンサとの間に電流検出抵抗を接続し、チョークコイル
と電流検出抵抗の接続された端子より第２のコンデンサ
を接続し第２のコンデンサの他端をエラーアンプの入力
に接続する。
ルとチョークコイルに流れる電流を平滑する第１のコン
デンサとの間に電流検出抵抗を接続し、チョークコイル
と電流検出抵抗の接続された端子より第２のコンデンサ
を接続し第２のコンデンサの他端をエラーアンプの入力
に接続する。
【００２３】出力電圧Ｖ0が所定の電圧よりも低い状態
から所定の電圧になる過渡状態のときチョークコイルに
流れる電流が増加すると、チョークコイルと第１のコン
デンサの間に挿入した電流検出抵抗にチョークコイルに
流れる電流に比例した電圧が発生する。
から所定の電圧になる過渡状態のときチョークコイルに
流れる電流が増加すると、チョークコイルと第１のコン
デンサの間に挿入した電流検出抵抗にチョークコイルに
流れる電流に比例した電圧が発生する。
【００２４】チョークコイルの電流に比例した電圧を第
２のコンデンサにてエラーアンプに入力すると過渡状態
でのスイッチング素子のオン期間を短く設定でき、この
結果、過渡電流を低く抑えることとなる。
２のコンデンサにてエラーアンプに入力すると過渡状態
でのスイッチング素子のオン期間を短く設定でき、この
結果、過渡電流を低く抑えることとなる。
【００２５】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００２６】図１において、図３に示した従来例と同じ
内容を示す素子には同一の符号を付してある。
内容を示す素子には同一の符号を付してある。
【００２７】図１において、ＦＥＴ１，ダンパーダイオ
ード２，チョークコイル３，ドライブ回路４，制御回路
５，エラーアンプ６，発振器７，第１のコンデンサ８，
分圧器９，電流検出用抵抗１０，第２のコンデンサ１１
などで回路が成立っている。
ード２，チョークコイル３，ドライブ回路４，制御回路
５，エラーアンプ６，発振器７，第１のコンデンサ８，
分圧器９，電流検出用抵抗１０，第２のコンデンサ１１
などで回路が成立っている。
【００２８】以上のように構成されたチョッパー方式Ｄ
ＣＤＣコンバータについて、図１を用いてその動作を説
明する。
ＣＤＣコンバータについて、図１を用いてその動作を説
明する。
【００２９】安定状態での基本的な動作は従来例の図３
と同様のため説明は省く。出力電圧Ｖ0が所定の電圧よ
りも低い状態から所定の電圧になる過渡状態のときの動
作を説明する。
と同様のため説明は省く。出力電圧Ｖ0が所定の電圧よ
りも低い状態から所定の電圧になる過渡状態のときの動
作を説明する。
【００３０】出力電圧Ｖ0が所定の電圧よりも低い状態
から所定の電圧になる過渡状態のとき、チョークコイル
３に流れる電流が増加する。チョークコイル３と平滑用
第１のコンデンサ８の間に挿入した電流検出抵抗１０に
チョークコイル３に流れる電流に比例した電圧が発生す
る。
から所定の電圧になる過渡状態のとき、チョークコイル
３に流れる電流が増加する。チョークコイル３と平滑用
第１のコンデンサ８の間に挿入した電流検出抵抗１０に
チョークコイル３に流れる電流に比例した電圧が発生す
る。
【００３１】チョークコイル３に流れる電流に比例した
電圧を第２のコンデンサ１１を通してエラーアンプ６に
入力する。エラーアンプ６には第２のコンデンサ１１か
らの電圧と分圧器９からの電圧が加算された電圧が入力
されることになる。
電圧を第２のコンデンサ１１を通してエラーアンプ６に
入力する。エラーアンプ６には第２のコンデンサ１１か
らの電圧と分圧器９からの電圧が加算された電圧が入力
されることになる。
【００３２】エラーアンプ６は基準電圧と入力電圧とを
比較し、比較結果を制御回路５から出力する。基準電圧
としては２．５Ｖ程度が用いられる。
比較し、比較結果を制御回路５から出力する。基準電圧
としては２．５Ｖ程度が用いられる。
【００３３】出力電圧Ｖ0が所定の電圧よりも低い状態
では分圧器９からの出力電圧は２．５Ｖ以下であるの
で、最悪状態では、分圧器９の出力を無視して、電流検
出抵抗１０とチョークコイル３との交点の電圧が２．５
Ｖ以上になるとエラーアンプ６はＦＥＴ１のオン期間を
減少させる方向の出力を制御回路５に出力する。
では分圧器９からの出力電圧は２．５Ｖ以下であるの
で、最悪状態では、分圧器９の出力を無視して、電流検
出抵抗１０とチョークコイル３との交点の電圧が２．５
Ｖ以上になるとエラーアンプ６はＦＥＴ１のオン期間を
減少させる方向の出力を制御回路５に出力する。
【００３４】この結果、出力電圧Ｖ0が所定の電圧より
も低い状態から所定の電圧になる過渡状態でのチョーク
コイル３の過渡電流が（数２）に示される値に抑えられ
る。ただし、エラーアンプ６の基準電圧を２．５Ｖ、電
流検出抵抗１０の抵抗値を１Ωとする。
も低い状態から所定の電圧になる過渡状態でのチョーク
コイル３の過渡電流が（数２）に示される値に抑えられ
る。ただし、エラーアンプ６の基準電圧を２．５Ｖ、電
流検出抵抗１０の抵抗値を１Ωとする。
【００３５】
【数２】
【００３６】図２は過渡状態の出力電圧Ｖ0と過渡電流
ＩLを示した図であるが、過渡状態での電流が低くおさ
えられているのがわかる。
ＩLを示した図であるが、過渡状態での電流が低くおさ
えられているのがわかる。
【００３７】なお、低減する電流値は電流検出抵抗値お
よび基準電圧によって任意に設定できることはいうまで
もない。
よび基準電圧によって任意に設定できることはいうまで
もない。
【００３８】本実施例ではスイッチング素子にＦＥＴを
用いたが、バイポーラトランジスタや、ＳＣＲなどのス
イッチング素子でも同様の効果がある。
用いたが、バイポーラトランジスタや、ＳＣＲなどのス
イッチング素子でも同様の効果がある。
【００３９】さらに、スイッチングのオン／オフのデュ
ーディを変化させて安定化させる方式を示したが、発振
周波数を変化させる方式のＤＣＤＣコンバータでも同様
の効果がある。
ーディを変化させて安定化させる方式を示したが、発振
周波数を変化させる方式のＤＣＤＣコンバータでも同様
の効果がある。
【００４０】
【発明の効果】以上のように本発明は、出力電圧Ｖ0が
所定の電圧よりも低い状態から所定の電圧になる過渡状
態のときのチョークコイル，ＦＥＴ，ダンパーダイオー
ドに流れる過渡電流を、従来では２５Ａであったもの
が、２．５Ａと低減できるといった効果のある優れたチ
ョッパー方式ＤＣＤＣコンバータを実現できるものであ
る。
所定の電圧よりも低い状態から所定の電圧になる過渡状
態のときのチョークコイル，ＦＥＴ，ダンパーダイオー
ドに流れる過渡電流を、従来では２５Ａであったもの
が、２．５Ａと低減できるといった効果のある優れたチ
ョッパー方式ＤＣＤＣコンバータを実現できるものであ
る。
【図１】本発明の一実施例のチョッパー方式ＤＣＤＣコ
ンバータの回路図
ンバータの回路図
【図２】同実施例の過渡状態の出力電圧と過渡電流の特
性図
性図
【図３】従来のチョッパー方式ＤＣＤＣコンバータの回
路図
路図
【図４】外部制御可能な分圧器の回路図
【図５】従来回路での過渡状態の出力電圧と過渡電流の
特性図
特性図
１ ＦＥＴ ２ ダンパーダイオード ３ チョークコイル ４ ドライブ回路 ５ 制御回路 ６ エラーアンプ ７ 発振器 ８ 第１のコンデンサ ９ 分圧器 １０ 電流検出抵抗 １１ 第２のコンデンサ
Claims (1)
- 【請求項１】 入力直流電圧をスイッチングするスイッ
チング素子と、前記スイッチング素子の一端に直流電圧
を入力し、他端にチョークコイルとダンパーダイオード
のカソードを接続し、前記ダンパーダイオードのアノー
ドは基準電位に接続し、前記チョークコイルの他端に電
流検出抵抗と第２のコンデンサを接続し、前記電流検出
抵抗の他端を第１のコンデンサに、前記第２のコンデン
サの他端と、第１のコンデンサの電圧を分圧する分圧器
の出力とをエラーランプの入力に接続し、前記第１のコ
ンデンサの他端は基準電位に接続し、前記エラーランプ
は基準電圧と入力電圧とを比較し、比較結果を制御回路
に出力するようになし、前記制御回路は前記エラーアン
プからの比較結果出力に従い、発振器から出力した三角
状波の信号のスライスレベルを変化させ前記スイッチン
グ素子のオン／オフのデューティを変化させるようにし
たチョッパー方式ＤＣＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24558791A JPH0591734A (ja) | 1991-09-25 | 1991-09-25 | チヨツパー方式ｄｃｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24558791A JPH0591734A (ja) | 1991-09-25 | 1991-09-25 | チヨツパー方式ｄｃｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591734A true JPH0591734A (ja) | 1993-04-09 |
Family
ID=17135953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24558791A Pending JPH0591734A (ja) | 1991-09-25 | 1991-09-25 | チヨツパー方式ｄｃｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675543A2 (en) * | 1994-03-31 | 1995-10-04 | Seiko Instruments Inc. | Semiconductor device including protection means and manufacturing method thereof |
| US6731563B1 (en) | 2000-06-08 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Data backup device and step-up/step-down power supply |
-
1991
- 1991-09-25 JP JP24558791A patent/JPH0591734A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675543A2 (en) * | 1994-03-31 | 1995-10-04 | Seiko Instruments Inc. | Semiconductor device including protection means and manufacturing method thereof |
| EP0675543A3 (en) * | 1994-03-31 | 1996-10-16 | Seiko Instr Inc | Semiconductor device with a protective agent and manufacturing process. |
| US6731563B1 (en) | 2000-06-08 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Data backup device and step-up/step-down power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420356B2 (en) | Current direction detection circuit and switching regulator having the same | |
| US7113412B2 (en) | Drive circuit and power supply apparatus | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| US7075277B2 (en) | DC-DC converter | |
| US20040178776A1 (en) | Method of forming a power supply system and structure therefor | |
| JPH11220874A (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| JPH06319261A (ja) | 多出力コンバータ | |
| US20040257056A1 (en) | Switching regulator with improved load transient efficiency and method thereof | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| CN112688542B (zh) | 控制电路以及应用其的开关变换器 | |
| JP3961812B2 (ja) | 電源装置及びその制御方法 | |
| US6130528A (en) | Switching regulator controlling system having a light load mode of operation based on a voltage feedback signal | |
| US6028476A (en) | Power switched amplifer | |
| US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
| JPH11235023A (ja) | スイッチング・レギュレーター | |
| JP6932056B2 (ja) | スイッチングレギュレータ | |
| JP3444468B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US9660528B2 (en) | Adaptive controller for a voltage converter | |
| JPH0591734A (ja) | チヨツパー方式ｄｃｄｃコンバータ | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000341936A (ja) | 電源装置 | |
| JPH10215569A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP2006054952A (ja) | 半導体装置 |