JPH0590495A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 十分なキャパシタ容量を確保することがで
き、信頼性の高いキャパシタを提供する。 【構成】 ２種以上の金属元素を含む金属薄膜を形成し
た後、この金属薄膜に酸素を導入し熱処理を行うことに
より、複酸化物絶縁膜を形成する方法。第１の金属を含
む薄膜を堆積し、この薄膜中に第２の金属をイオン注入
した後、この薄膜内に酸素を導入し熱処理を行う方法。
第１の金属の酸化物を堆積したのち、第２の金属をイオ
ン注入し熱処理を行うことにより、複酸化物絶縁膜を形
成する方法。第１の金属を含む薄膜を堆積し、この薄膜
の所定の深さまで第２の金属をイオン注入したのち、こ
の薄膜内に酸素を導入し熱処理を行う方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にＤＲＡＭ等におけるキャパシタの形成方法
に関する。

【０００２】

【従来の技術】トランジスタとの組み合わせで情報の記
憶動作を行うＤＲＡＭ（Dynamic Random Access read w
rite Memory ）、あるいは集積回路の中で電荷の蓄積を
行う等、キャパシタは半導体集積回路の中では重要な素
子である。

【０００３】ところでこのような装置では、通常、半導
体基板あるいは基板上に形成された導体膜とキャパシタ
電極との間にキャパシタ絶縁膜を挟みキャパシタを構成
している。従来は、このキャパシタ絶縁膜として酸化シ
リコン膜を用いているが、近年、高集積化、大容量化が
急速に進むに伴い、微細化によるキャパシタ容量の低下
を補うべく、酸化シリコン膜よりも誘電率の大きい材料
が検討され、窒化シリコン膜と酸化シリコン膜との積層
膜を用いる等の改良が試みられている。

【０００４】一般に、高い誘電率を有する物質ほど禁制
帯幅は小さくなる。そして禁制帯幅が小さくなるほど、
電圧印加時に大きなリーク電流が流れ、絶縁体としての
性能が低下することになる。

【０００５】これは、電極すなわち導電体と絶縁膜との
間のエネルギ−障壁高さが小さくなるためであると考え
られている。さらに、電極と絶縁膜との界面近傍に発生
した粒界に起因したリークも、膜厚が薄くなればなるほ
ど、絶縁膜の厚さ全体に渡ってリークが発生することも
あり、複合膜を形成する場合にはこれがとくに深刻な問
題となっている。

【０００６】しかしながら、電荷を保持することを目的
としたキャパシタの場合には、絶縁性に優れると同時に
高容量である必要がある。従って絶縁膜の材質としては
誘電率の高い材料を用い、しかも膜厚はできるだけ薄く
するのが望ましい。

【０００７】このような要請を満たすためには、導電体
と絶縁膜との間のエネルギ−障壁高さを大きくとりなが
ら膜全体としては誘電率が大きいという相矛盾した要請
を満たす必要がある。

【０００８】このような状況の中で、今後のより一層の
キャパシタ占有面積の微細化に伴うキャパシタの大容量
化に対応するにはさらに誘電率の大きい材料を用いる必
要がある。

【０００９】そこで、新しい絶縁膜材料として、酸化シ
リコン膜よりも誘電率の大きい材料を用いる試みがなさ
れている。例えばＳｒＴｉＯ₃ やＢａＴｉＯ₃ などの１
００以上の比誘電率を有する多元系の複酸化物絶縁膜
を、気相堆積法あるいはスパッタリング法等で形成する
方法が提案されている。

【００１０】しかしながら、誘電率の高い多元系の複酸
化物絶縁膜を気相堆積法やスパッタリング法で形成する
ためには、個々に蒸気圧の異なる多種の原料を用いる必
要があるなど、成膜工程が複雑でかつ組成および膜厚の
制御が困難であるという問題がある。

【００１１】このように、十分なキャパシタ容量を確保
しつつリーク電流の抑制をはかることは依然として極め
て困難な問題となっている。

【００１２】

【発明が解決しようとする課題】このように、誘電率の
高い多元系の複酸化物絶縁膜を用いてキャパシタを形成
するには、個々に蒸気圧の異なる多種の原料を用いる必
要があるなど、成膜工程が複雑でかつ組成および膜厚の
制御が困難であるという問題があった。

【００１３】また薄い絶縁膜を多層積層する場合、絶縁
膜同志あるいは電極と絶縁膜との界面近傍に発生した粒
界に起因したリークも、膜厚が薄くなればなるほど、絶
縁膜の厚さ全体に渡ってリークが発生することもあり、
これが特に深刻な問題となっている。

【００１４】本発明は、前記実情に鑑みてなされたもの
で、占有面積の縮小化にもかかわらず、十分なキャパシ
タ容量を確保することができ、信頼性の高いキャパシタ
を得ることのできる簡単な方法を提供することを目的と
する。

【００１５】

【課題を解決するための手段】そこで本発明の第１で
は、２種以上の金属元素を含む金属薄膜を形成した後、
この金属薄膜に酸素を導入し熱処理を行うことにより、
複酸化物絶縁膜を形成するようにしている。

【００１６】また、本発明の第２では、第１の金属を含
む薄膜を堆積し、この薄膜中に第２の金属をイオン注入
した後、この薄膜内に酸素を導入し熱処理を行うように
している。

【００１７】さらに、本発明の第３では、第１の金属の
酸化物を堆積したのち、第２の金属をイオン注入し熱処
理を行うことにより、複酸化物絶縁膜を形成するように
している。

【００１８】本発明の第４では、第１の金属を含む薄膜
を堆積し、この薄膜の所定の深さまで第２の金属をイオ
ン注入したのち、この薄膜内に酸素を導入し熱処理を行
うようにしている。

【００１９】

【作用】上記第１の発明によれば、２種以上の金属元素
を含む金属薄膜を形成した後、この金属薄膜に酸素を導
入し熱処理を行うことにより、複酸化物絶縁膜を形成す
るようにしているため、極めて容易に制御性よく複酸化
物絶縁膜を形成することができ、キャパシタ容量が高く
信頼性の高いキャパシタを形成することができる。

【００２０】ここで酸素を導入する方法としては、酸化
性雰囲気で熱処理を行う方法、酸素をイオン注入する方
法などが有効である。

【００２１】また本発明の第２では、第１の金属を含む
薄膜を堆積し、この薄膜中に第２の金属元素をイオン注
入し、この後酸素を導入し熱処理を行うようにしている
ため、深さ方向での組成コントロールが容易となる。

【００２２】例えば、チタン薄膜にストロンチウムをイ
オン注入し、酸化性雰囲気中で熱処理を行って形成した
ＳｒＴｉＯ₃ は、比誘電率２００程度であり、酸化タン
タル膜が２８，酸化チタン膜が８０であったのに比べ、
誘電率は大幅に増大する。そしてしかも粒界をほとんど
もたず整合性の良い複合膜であるため、リーク電流の増
大もない。

【００２３】さらに、本発明の第３では、第１の金属の
酸化物を堆積したのち、第２の金属元素をイオン注入し
熱処理を行うことにより、複酸化物絶縁膜を形成するよ
うにしているため、上記効果に加え深さ方向での組成コ
ントロールが容易となり、さらにキャパシタ容量の増大
をはかるとともにリーク電流を低減し信頼性の向上をは
かることができる。

【００２４】本発明の第４では、第１の金属を含む薄膜
を堆積し、この薄膜の所定の深さまで第２の金属をイオ
ン注入し、この後酸素を導入し熱処理を行うようにして
いるため、酸化されずに残留している第１の金属を含む
薄膜を下層の電極とすることができ、上記効果に加え、
下層の電極とキャパシタ絶縁膜とが極めて整合性よく形
成されており密着性が向上するうえ、また粒界もないた
めリークが発生することもなく極めて信頼性の高いもの
となっている。ここで電極とキャパシタ絶縁膜との界面
は、第２の金属のイオン注入深さをコントロールするよ
うにし、かつ第１の金属元素に対して第２の金属元素を
酸化されやすい材料で構成することにより、酸化を第２
の金属元素の存在領域すなわち第２の金属元素の注入深
さで規制すれば、高精度のイオン注入深さを維持するこ
とができる。また、酸素の導入方法としてイオン注入を
用いるようにすれば、この注入深さで、電極とキャパシ
タ絶縁膜との界面を規定することも可能である。

【００２５】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。

【００２６】実施例１ 図１(a) 乃至図１(d) は、本発明の第１の実施例のキャ
パシタの製造工程を示す部分断面図である。この方法で
はチタン薄膜内にストロンチウムをイオン注入し、酸素
雰囲気中で熱処理を行うことにより複酸化物絶縁体薄膜
からなるキャパシタ絶縁膜を形成するようにしたことを
特徴とするものである。

【００２７】まず、図１(a) に示すように、シリコン基
板１表面を覆う膜厚２０nmの酸化シリコン膜２上に下部
電極としてのプラチナ薄膜３を膜厚３０nmで形成したの
ち、この上層にスパッタリング法により膜厚５０nmのチ
タン薄膜４を堆積する。

【００２８】ついで、図１(b) に示すように、このチタ
ン薄膜４中に、加速電圧５０ｋｅＶ，ドーズ量１．５×
１０¹⁷cm^-2の条件でストロンチウム５をイオン注入し
た。ここでストロンチウムのイオン注入は、ジピバロイ
ルメタンストロンチウム（Ｓｒ（ＤＰＭ）₂ ，Ｓｒ（Ｃ
₁₁Ｈ₁₉Ｏ₂ ）₂ ）を２２０℃に加熱しガス化することに
よって行った。

【００２９】そしてさらに、この試料を酸素１０ l/min
水素１ l/minの混合ガス中で４時間の熱処理を行い、図
１(c) に示すように酸化を行った。これにより、チタン
酸ストロンチウム（ＳｒＴｉＯ₃ ）膜６が形成された。

【００３０】この熱処理後の結晶構造をＸ線回折によっ
て調べたところ、ペロブスカイト構造をもつＳｒＴｉＯ
₃ に起因する回折が得られ、チタンとストロンチウムを
含む複酸化物が形成されていることが確かめられた。

【００３１】また酸素雰囲気中での熱処理後の薄膜構成
元素のプロファイルをオージェ分光法によって測定した
結果を図２に示す。この結果ストロンチウム、チタン、
酸素の組成比が１：１：３となる領域が見出だされた。
この領域がチタン酸ストロンチウムとなっているものと
思われる。また、この熱処理前の薄膜構成元素のプロフ
ァイルをオージェ分光法によって測定した結果を図３に
示す。これは図１(b)に相当する状態を示す。これら図
２および図３の比較によりストロンチムの過剰に存在し
た領域が熱処理によりチタン酸ストロンチウムに変化し
たものである事が分かった。この膜６の比誘電率を測定
した結果２００であり、高誘電率を有する絶縁膜が形成
されていることが分かる。

【００３２】続いて、図１(d) に示すように、上部電極
としてタングステン膜７を形成し、キャパシタが完成す
る。

【００３３】このようにして形成されたキャパシタは、
大容量でかつ信頼性の高いものであった。

【００３４】なお、前記実施例では、イオン注入で導入
する元素としてストロンチウムを用いたが、バリウム、
カルシウム、カドミウム、ユーロピウム等、チタンおよ
び酸素とペロブスカイト型複酸化物を形成する金属を用
いた場合にも同様の効果を得ることができた。

【００３５】また、前記実施例では、チタン薄膜内にイ
オン注入によって第２の元素を導入したが、ＣＶＤ法や
スパッタリング法等により２種以上の元素を含む金属薄
膜を形成しておき、これを酸素雰囲気中で熱処理した
り、酸素イオンをイオン注入するなどの方法で絶縁化す
るようにしてもよい。

【００３６】さらに前記実施例では、シリコン基板上に
形成する絶縁膜として酸化シリコン膜を用いたが、酸化
マグネシウム等を用いても良い。

【００３７】実施例２ １次に本発明の第２の実施例について説明する。

【００３８】図４(a) 乃至図４(d) は、本発明の第２の
実施例のキャパシタの製造工程を示す部分断面図であ
る。この方法では金属酸化膜を形成し、この金属酸化膜
内に第２の金属をイオン注入し、複酸化物絶縁体薄膜か
らなるキャパシタ絶縁膜を形成するようにしたことを特
徴とするものである。

【００３９】まず、図４(a) に示すように、シリコン基
板１表面を覆う膜厚２０nmの酸化シリコン膜と膜厚１５
nmの窒化シリコン膜との複合絶縁膜２ｓ上に、下部電極
としてのプラチナ薄膜３を形成したのち、この上層にス
パッタリング法により膜厚３５nmのチタン薄膜４を堆積
する。

【００４０】ついで、図４(b) に示すように、このチタ
ン薄膜４を８５０℃の乾燥酸素中で１時間熱処理を行う
ことにより、酸化チタン膜（ＴｉＯ₂ ）８を形成する。

【００４１】この後、図４(c) に示すように、この酸化
チタン膜８中に、加速電圧４０ｋｅＶ，ドーズ量１×１
０¹⁷cm^-2の条件で鉛９をイオン注入した。そして窒素お
よび酸素を１：１の割合で混合した５５０℃の混合雰囲
気中で１時間の熱処理を行った。この試料中の元素の深
さ方向のプロファイルをＳＩＭＳにより分析およびＸ線
回折による構造解析を行った結果ペロブスカイト構造を
有するチタン酸鉛１０が形成されていることが確認され
た。なお、この熱処理工程は窒素雰囲気中で行うように
してもよい。

【００４２】続いて、図４(d) に示すように、上部電極
としてタングステン膜７を形成し、キャパシタが完成す
る。

【００４３】このようにして形成されたキャパシタは、
実施例１と同様、大容量でかつ信頼性の高いものであっ
た。

【００４４】なお、前記実施例では、スパッタリング法
で形成したチタン薄膜を酸化することによって酸化チタ
ン膜を形成したが、テトライソプロポキシドチタン（Ｔ
ｉ−（ｉ−ＯＣ₃ Ｈ₇ ）₄ ）をチタンの原料ガスとし、
酸素分圧を７．５Torr、全圧を５０Torrとして、ＣＶＤ
法によっても得ることができる。そして基板温度、５０
０℃で、このときの堆積速度は２５nm/ 分であった。

【００４５】また、前記実施例では、酸化チタン膜中へ
の鉛のイオン注入を行った結果について説明したが、イ
オン注入で導入する元素としては、ストロンチウム、バ
リウム、カルシウム、カドミウム、ユーロピウム等を用
いた場合も、鉛の場合と同用ペロブスカイト型複酸化物
を形成することができた。

【００４６】また、前記実施例では、酸化チタン薄膜内
にイオン注入によって第２の元素を導入したが、この第
１の金属酸化物構成元素としては、タンタル（Ｔａ），
イットリウム（Ｙ），イッテルビウム（Ｙｂ），ハフニ
ウム（Ｈｆ），タングステン（Ｗ）等を用いても良い。

【００４７】さらに、前記実施例では、第１および第２
の金属元素と酸素とからなるいわば３元の金属酸化物を
用いたが、４元以上の金属酸化物を用いてもよいことは
いうまでもなく、例えば４元の金属酸化物を構成する３
つの金属元素のうち２種の金属および酸素からなる酸化
物薄膜を第１の金属薄膜とし、残る１元素をイオン注入
で導入するようにしてもよい。

【００４８】例えば、Ｙ_0.33ＴａＯ₃ を第１の金属酸化
物とし、これにカルシウムイオンをイオン注入しても良
い。このイオン注入後の熱処理によってＣａ（Ｙ_0.5 Ｔ
ａ_{0. 5} ）Ｏ₃ を形成することができた。

【００４９】実施例３ 図５(a) 乃至図５(d) は、本発明の第３の実施例のキャ
パシタの製造工程を示す部分断面図である。この方法で
は実施例１で示した方法で、チタン薄膜内にストロンチ
ウムをイオン注入する際、所定の深さまでイオン注入
し、酸素雰囲気中で熱処理を行うことにより複酸化物絶
縁体薄膜からなるキャパシタ絶縁膜を形成すると同時に
最下層をチタン薄膜のまま残しこれを下部電極とするよ
うにしたことを特徴とするものである。

【００５０】まず、図５(a) に示すように、シリコン基
板１表面を覆う酸化シリコン膜２上にスパッタリング法
により膜厚１００nmのチタン薄膜４を堆積する。

【００５１】ついで、図５(b) に示すように、このチタ
ン薄膜４中に、加速電圧５０ｋｅＶ，ドーズ量１．２×
１０¹⁷cm^-2の条件でストロンチウム５をイオン注入し
た。ここでストロンチウムのイオン注入は、ジピバロイ
ルメタンストロンチウム（Ｓｒ（ＤＰＭ）₂ ，Ｓｒ（Ｃ
₁₁Ｈ₁₉Ｏ₂ ）₂ ）を２２０℃に加熱しガス化することに
よって行った。

【００５２】そしてさらに、この試料を酸素１０ l/min
水素１ l/minの混合ガス中で１時間の熱処理を行い、図
５(c) に示すように酸化を行った。これにより、最下層
のチタン薄膜４を４０nm程度残してチタン酸ストロンチ
ウム（ＳｒＴｉＯ₃ ）膜６が形成された。

【００５３】またこの熱処理後の薄膜構成元素のプロフ
ァイルをＳＩＭＳによって測定した結果を図６に示す。
この結果表面付近４０nmの深さではストロンチウム、チ
タン、酸素の組成比が１：１：３となっており、領域が
チタン酸ストロンチウムとなっているのに対し、深い領
域ではチタンしか存在していない。

【００５４】この試料の電気的特性を測定してみると、
表面付近は絶縁体となっているのに対し、深い領域では
良好な導体のまま残っていることが分かった。

【００５５】続いて、図５(d) に示すように、上部電極
としてタングステン膜７を形成し、キャパシタが完成す
る。

【００５６】このようにして形成されたキャパシタは、
大容量でさらに信頼性の高いものであった。また下部電
極とキャパシタ絶縁膜が同一工程で形成された薄膜で構
成されているため、製造が容易である上、界面の整合性
が極めて良好で、リークの発生もない。

【００５７】このように図５(c) に示した酸化工程でス
トロンチウムを含む領域のみを選択的に酸化することが
できたのは、ストロンチウムとチタンのそれぞれの酸化
物の生成エンタルピーを比較してストロンチウムの酸化
物ほうがチタンの酸化物よりも生成されやすいためと考
えられる。すなわち、チタン薄膜中でストロチウムが比
較的多く存在する領域から先に酸化されたために表面付
近にのみ複酸化物が形成された結果である。

【００５８】このように極めて制御性よくキャパシタを
形成することができる。

【００５９】実施例４ 次に本発明の第４の実施例として、本発明のキャパシタ
をＤＲＡＭに適用した例について図７(a) および(b) を
参照しつつ説明する。

【００６０】ここではチタン薄膜内にストロンチウムを
イオン注入して酸化することによって形成されたチタン
酸ストロンチウムをキャパシタ絶縁膜として用いたこと
を特徴とするものである。

【００６１】すなわち、本発明のＤＲＡＭは、ｐ型単結
晶シリコン基板２０表面にゲート絶縁膜２１を介して形
成されたゲート電極２２とこの両側に形成されたソース
ドレインとしてのｐ+ 拡散層２３とからなるＭＯＳＦＥ
Ｔと、これらｐ+ 拡散層２３の一方にコンタクトするよ
うに層間絶縁膜２４に形成されたストレージノードコン
タクト２５を介して、多結晶シリコン膜とチタン薄膜と
からなるストレージノード２６とキャパシタ絶縁膜２７
とプレート電極２８とからなるキャパシタとから構成さ
れ、ｐ+ 拡散層２３の他の一方にコンタクトするように
ビット線２９を形成した積層形メモリセル構造のＤＲＡ
Ｍである。

【００６２】まず、図７(a) に示すように、比抵抗１０
Ω・cm程度の（１００）ｐ型のシリコン基板２０内に、
通常のＬＯＣＯＳ法により素子分離絶縁膜３０を形成す
る。そして、熱酸化法によりゲート絶縁膜となる膜厚２
００nmの酸化シリコン層２１およびゲート電極２２とな
る３００nmの第１のｎ+ 多結晶シリコン層を堆積し、フ
ォトリソ法および反応性イオンエッチング法によってこ
れらをパタ−ニングし、ゲ−ト絶縁膜２１およびゲ−ト
電極２２を形成する。さらに、このゲ−ト電極２２をマ
スクとしてＡｓイオンをイオン注入し、ｎ+ 形拡散層と
してソ−ス・ドレイン領域２３ａ，２３ｂを形成し、ス
ィッチングトランジスタとしてのＭＯＳＦＥＴを形成す
る。

【００６３】さらに、この上層に、ＣＶＤ法により、膜
厚１５０nm程度の酸化シリコン膜２４を全面に堆積した
のち、フォトリソ法および反応性イオンエッチングによ
り、ストレ−ジ・ノ−ド・コンタクト２５を形成する。

【００６４】こののち、全面に膜厚１００nmの第２のｎ
+ 多結晶シリコン膜２６ａおよび膜厚２５nmのチタン薄
膜２６ｂをスパッタリング法で堆積した後、フォトリソ
法および化学的ドライエッチング法（等方性エッチン
グ）によりパターニングし、さらにこの積層膜２６のパ
ターニングでエッチングされた領域を酸化シリコン膜２
４ｂで埋め込む。ここでこの埋め込みはレジストエッチ
バック法、すなわち酸化シリコンを堆積した後レジスト
を塗布し平坦化し、チタン薄膜が出現するまでエッチン
グするという方法を用いた（図７(a)）。

【００６５】この後、スパッタリング法により膜厚２５
nmのチタン薄膜を堆積する。

【００６６】ついで、このチタン薄膜中に、加速電圧２
５ｋｅＶ，ドーズ量０．８×１０¹⁷cm^-2の条件でストロ
ンチウム５をイオン注入した。ここでストロンチウムの
イオン注入は、ジピバロイルメタンストロンチウム（Ｓ
ｒ（ＤＰＭ）₂ ，Ｓｒ（Ｃ₁₁Ｈ₁₉Ｏ₂ ）₂ ）を２２５℃
に加熱しガス化することによって行った。

【００６７】そしてさらに、この試料を酸素１０ l/min
水素２ l/minの混合ガス中で６００℃５時間の熱処理を
行い、酸化を行った。これにより、チタン酸ストロンチ
ウム（ＳｒＴｉＯ₃ ）膜２７が形成された。

【００６８】この上層に、キャパシタ上部電極として膜
厚１００nmの第２の多結晶シリコン膜２８を全面に形成
した後、通常の写真食刻法を用いてパターニングし、メ
モリセルを形成する。そしてさらに、ビット線コンタク
トを形成しビット線を形成して図７(b) に示すようなＤ
ＲＡＭが完成する。

【００６９】このようにして形成されたＤＲＡＭでは、
キャパシタ面積を３．６μm ² としてチタン酸ストロン
チウムの膜厚を５０nmとすることにより、１２５ｆＦの
蓄積容量を得ることができた。

【００７０】比較のために従来の構造すなわちキャパシ
タ絶縁膜を酸化膜と窒化膜の積層構造で形成し膜厚を酸
化膜換算で５nmとし、他の部分については全く同様に形
成した場合蓄積容量は２５ｆＦであった。

【００７１】これらの比較からも、本発明によれば同一
面積で大幅な容量の増大をはかることができることがわ
かる。

【００７２】さらに、図７(b) に示した本発明実施例の
ＤＲＡＭの構造で、キャパシタ面積を０．１５μm ² と
してチタン薄膜の膜厚を５nm、ストロンチウムのイオン
注入条件を加速電圧７ｋｅＶ，ドーズ量０．５×１０¹⁷
cm^-2とすることにより、膜厚９nmのチタン酸ストロンチ
ウム薄膜を得ることができ、２６ｆＦの蓄積容量を得る
ことができた。このキャパシタ面積０．１５μm ² は、
１Ｇビットの要りょを持つＤＲＡＭクラスの素子で要求
されるキャパシタ面積であるが、１個のメモリセルとし
て動作させるのに十分な蓄積容量である２６ｆＦを得る
ことができたことから、本発明の方法が半導体記憶装置
の微細化に大きく貢献できるものであることがわかる。

【００７３】なお、この例ではキャパシタ絶縁膜の形成
に実施例１で示した方法を適用したが、これに限定され
ることなく、実施例２および３をはじめ他の方法も適用
可能であることはいうまでもない。

【００７４】実施例５ 実施例４ではビット線をキャパシタよりも上層に形成し
たが、本発明の第５の実施例として、ビット線をキャパ
シタの下層側に形成した例について説明する。この構造
はキャパシタ面積を大きくとることができるという特徴
をもつものであるが、ここではチタン薄膜の一部をキャ
パシタ絶縁膜とし、下層側の残りをストレージノード電
極として用いる実施例３の方法を用いる。

【００７５】すなわち、本発明のＤＲＡＭは次のように
して形成される。図８はこれを示すＤＲＡＭの製造工程
図である。

【００７６】まず、ｐ型単結晶シリコン基板３０表面に
ゲート絶縁膜３１を介して形成されたゲート電極３２と
この両側に形成されたソースドレインとしてのｐ+ 拡散
層３３とからなるＭＯＳＦＥＴを形成する。

【００７７】こののち、この上層を覆う層間絶縁膜３４
に形成された第１のコンタクト３５ｐを介して、これら
ｐ+ 拡散層３３にコンタクトするようにチタンシリサイ
ド３５ａ，チタンナイトライド３５ｂおよびタングステ
ン３６を埋め込み、ＴＥＯＳのプラズマ分解で形成した
酸化シリコン膜３７ａによって平坦化したのち、このタ
ングステン膜３６の一方にコンタクトするようにビット
線コンタクトを形成してビット線３８を形成する。

【００７８】そしてさらにこの上層に酸化シリコン膜３
７ｂおよび窒化シリコン膜３７ｃを形成し、ストレージ
ノードを引き出すタングステン３６にのみ開口部を形成
しタングステン３９を選択的に成長せしめる。

【００７９】そしてこの上層にスパッタリング法により
膜厚２００nmのチタン薄膜４０を形成し、これをストレ
ージノード電極の形状にパターニングしたのち、このチ
タン薄膜中に、加速電圧４ｋｅＶ，ドーズ量０．３×１
０¹⁷cm^-2の条件でストロンチウム５をイオン注入した。
ここで、このイオン注入はチタン薄膜に選択的に行って
もあるいは全面に行っても良い。

【００８０】そしてさらに、この試料を酸素１０ l/min
水素２ l/minの混合ガス中で６００℃２時間の熱処理を
行い、酸化を行った。これにより、チタン薄膜４０の表
面に膜厚１２nmのチタン酸ストロンチウム（ＳｒＴｉＯ
₃ ）膜４２が形成された。

【００８１】次に、チタン薄膜４０とチタン酸ストロン
チウム膜４２との積層膜をパターニングし、パターニン
グにより除去した部分に絶縁膜４１を埋め込み平坦化を
行う。さらにこの上層に、キャパシタ上部電極として膜
厚１００nmの第２の多結晶シリコン膜４３を全面に形成
した後、通常の写真食刻法を用いてパターニングし、メ
モリセルを形成する。

【００８２】このようにして形成されたＤＲＡＭでは、
キャパシタ面積を０．３１μm ² としてチタン酸ストロ
ンチウムの膜厚を１２nmとすることにより、３９ｆＦの
蓄積容量を得ることができた。

【００８３】なお、キャパシタの上部電極および下部電
極としては、前記実施例に限定されるものではなく、金
属あるいは金属合金等、適宜変更可能である。

【００８４】加えてこれらの実施例では、積層キャパシ
タ構造のＤＲＡＭについて説明したが、トレンチ構造の
ＤＲＡＭに対しても適用可能であることはいうまでもな
い。

【００８５】

【発明の効果】以上説明してきたように、本発明の半導
体装置の製造方法によれば、高誘電率の複酸化物絶縁体
薄膜を容易に形成することができ、高集積化に際して
も、リーク電流を低減し、十分なキャパシタ容量を維持
しつつ、電荷保持能力を高めることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例のキャパシタの製造工程図

【図２】本発明の第１実施例の方法におけるキャパシタ
絶縁膜の熱処理後の薄膜構成元素のプロファイルをオー
ジェ分光法によって測定した結果を示す図

【図３】本発明の第１実施例の方法におけるキャパシタ
絶縁膜の熱処理前の薄膜構成元素のプロファイルをオー
ジェ分光法によって測定した結果を示す図

【図４】本発明の第２実施例のキャパシタの製造工程図

【図５】本発明の第３実施例のキャパシタの製造工程図

【図６】本発明の第３実施例の方法におけるキャパシタ
絶縁膜の熱処理後の薄膜構成元素のプロファイルを測定
した結果を示す図

【図７】本発明の第４実施例のＤＲＡＭの製造工程図

【図８】本発明の第５実施例のＤＲＡＭの製造工程図

【符号の説明】

１ ｐ型のシリコン基板 ２ 酸化シリコン膜 ２ｓ 複合絶縁膜 ３ プラチナ電極 ４ チタン薄膜 ５ ストロンチウムイオン ６ チタン酸ストロンチウム（ＳｒＴｉＯ₃ ） ７ タングステン膜 ８ 酸化チタン膜（ＴｉＯ₂ ） ９ 鉛 １０ チタン酸鉛 ２０ ｐ型単結晶シリコン基板 ２１ ゲート絶縁膜 ２２ ゲート電極 ２３ ｐ+ 拡散層 ２４ 層間絶縁膜 ２５ ストレージノードコンタクト ２６ ストレージノード ２７ キャパシタ絶縁膜 ２８ プレート電極 ２９ ビット線 ３０ ｐ型単結晶シリコン基板 ３１ ゲート絶縁膜 ３２ ゲート電極 ３３ ｐ+ 拡散層 ３４ 層間絶縁膜 ３５ｐ 第１のコンタクト ３６ 埋め込みタングステン膜 ３７ 絶縁膜 ３８ ビット線 ３９ タングステン膜 ４０ チタン薄膜（ストレージノード電極） ４１ 絶縁膜 ４２ キャパシタ絶縁膜 ４３ プレート電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の電極を形成する第１の電極形成工
   程と、 前記第１の電極の上層に、２種以上の金属元素を含む金
   属薄膜を形成する工程と、 この金属薄膜に酸素を導入し熱処理を行うことにより、
   複酸化物絶縁膜を形成する熱処理工程と、 この上層に第２の電極を形成する第２の電極形成工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】 第１の電極を形成する第１の電極形成工
   程と、 前記第１の電極の上層に、第１の金属元素を含む薄膜を
   堆積する薄膜堆積工程と、 この薄膜中に第２の金属をイオン注入するイオン注入工
   程と、 この薄膜内に酸素を導入し熱処理を行うことにより、複
   酸化物絶縁膜を形成する熱処理工程と、 この上層に第２の電極を形成する第２の電極形成工程と
   を含むことを特徴とする半導体装置の製造方法。
3. 【請求項３】 第１の電極を形成する第１の電極形成工
   程と、 前記第１の電極の上層に、第１の金属の酸化物を形成す
   る金属酸化物形成工程と、 前記金属酸化物中に第２の金属をイオン注入し熱処理を
   行うことにより、複酸化物絶縁膜を形成する熱処理工程
   と、 この上層に第２の電極を形成する第２の電極形成工程と
   を含むことを特徴とする半導体装置の製造方法。
4. 【請求項４】 第１の金属元素を含む薄膜を堆積する薄
   膜堆積工程と、 この薄膜中に所定の深さまで第２の金属をイオン注入す
   るイオン注入工程と、 この薄膜内に酸素を導入し熱処理を行うことにより、複
   酸化物絶縁膜を形成する熱処理工程と、 この上層に電極を形成する電極形成工程とを含むことを
   特徴とする半導体装置の製造方法。