JPH0589696A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0589696A JPH0589696A JP3247229A JP24722991A JPH0589696A JP H0589696 A JPH0589696 A JP H0589696A JP 3247229 A JP3247229 A JP 3247229A JP 24722991 A JP24722991 A JP 24722991A JP H0589696 A JPH0589696 A JP H0589696A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- fuse
- semiconductor memory
- memory device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 電源投入直後でも誤動作なく、確実に冗長救
済を行う。 【構成】 電源と接地との間に電位引上げ用ヒューズ２
１，電位引下げ用ヒューズ２２をこの順に直列接続して
構成し、電位引上げ用ヒューズ２１と電位引下げ用ヒュ
ーズ２２との接続点の電位Ｖ1 により通常メモリセルと
予備メモリセルとを切り替えるようにした冗長救済選択
回路１１を備えている。冗長救済が不要なときは、電位
引上げ用ヒューズ２１を切断し、電位Ｖ1 を低レベルに
する。冗長救済が必要なときは、電位引下げ用ヒューズ
２２を切断し、電位Ｖ1 を高レベルにする。この電位Ｖ
1 の高低によって冗長救済を行うか行わないかを選択す
る。
済を行う。 【構成】 電源と接地との間に電位引上げ用ヒューズ２
１，電位引下げ用ヒューズ２２をこの順に直列接続して
構成し、電位引上げ用ヒューズ２１と電位引下げ用ヒュ
ーズ２２との接続点の電位Ｖ1 により通常メモリセルと
予備メモリセルとを切り替えるようにした冗長救済選択
回路１１を備えている。冗長救済が不要なときは、電位
引上げ用ヒューズ２１を切断し、電位Ｖ1 を低レベルに
する。冗長救済が必要なときは、電位引下げ用ヒューズ
２２を切断し、電位Ｖ1 を高レベルにする。この電位Ｖ
1 の高低によって冗長救済を行うか行わないかを選択す
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体記憶装置に関
するものである。
するものである。
【０００２】
【従来の技術】近年、半導体記憶装置の記憶容量の大容
量化、プロセスの微細化が進み、製造歩留りを向上する
ために通常メモリセルと予備メモリセルを備え、不良メ
モリセルを予備メモリセルに切り替える機能（以下「冗
長救済」という）を有する半導体記憶装置が作られてい
る。
量化、プロセスの微細化が進み、製造歩留りを向上する
ために通常メモリセルと予備メモリセルを備え、不良メ
モリセルを予備メモリセルに切り替える機能（以下「冗
長救済」という）を有する半導体記憶装置が作られてい
る。
【０００３】以下に従来の半導体記憶装置の冗長救済選
択回路について説明する。図４は従来の冗長救済選択回
路の要部回路図であり、１，２，３はＰチャネルＭＯＳ
トランジスタ、４はＮチャネルＭＯＳトランジスタ、５
は電位引下げ用ヒューズ、６は抵抗である。以上のよう
に構成された冗長救済選択回路について以下その動作を
説明する。冗長救済が不要なときは、電位引下げ用ヒュ
ーズ５を切断せず、線路Ａの電位を、電位引下げ用ヒュ
ーズ５を介して低レベルに落とし、線路Ｂの電位をＰチ
ャネルＭＯＳトランジスタ３を介して高レベルにする。
線路Ｂには通常大きな配線容量が接続されている。ま
た、冗長救済が必要なときは、電位引下げ用ヒューズ５
を切断し、線路Ａの電位を、ＰチャネルＭＯＳトランジ
スタ１がＯＮしたときに、これを介して高レベルに上
げ、線路Ｂの電位をＮチャネルＭＯＳトランジスタ４を
介して低レベルにする。この線路Ｂの電位の高低によっ
て冗長救済を行うか行わないかを選択する。
択回路について説明する。図４は従来の冗長救済選択回
路の要部回路図であり、１，２，３はＰチャネルＭＯＳ
トランジスタ、４はＮチャネルＭＯＳトランジスタ、５
は電位引下げ用ヒューズ、６は抵抗である。以上のよう
に構成された冗長救済選択回路について以下その動作を
説明する。冗長救済が不要なときは、電位引下げ用ヒュ
ーズ５を切断せず、線路Ａの電位を、電位引下げ用ヒュ
ーズ５を介して低レベルに落とし、線路Ｂの電位をＰチ
ャネルＭＯＳトランジスタ３を介して高レベルにする。
線路Ｂには通常大きな配線容量が接続されている。ま
た、冗長救済が必要なときは、電位引下げ用ヒューズ５
を切断し、線路Ａの電位を、ＰチャネルＭＯＳトランジ
スタ１がＯＮしたときに、これを介して高レベルに上
げ、線路Ｂの電位をＮチャネルＭＯＳトランジスタ４を
介して低レベルにする。この線路Ｂの電位の高低によっ
て冗長救済を行うか行わないかを選択する。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、冗長救済のために電位引下げ用ヒューズ５
が切断されているとき、例えば電源投入直後で、Ｐチャ
ネルＭＯＳトランジスタ１がＯＦＦのとき、線路Ａの電
位はフローティングとなり、その電位が例えばＭＯＳト
ランジスタ３とＭＯＳトランジスタ４のスイッチングレ
ベル以下であるときには、線路Ｂの電位がＰチャネルＭ
ＯＳトランジスタ３を介して高レベルになり、冗長救済
選択回路が誤動作し、高速動作のデバイスなどで特に、
予備メモリセルを選択しようとしたとき、通常メモリセ
ルを選択し記憶動作ができなくなるという問題があっ
た。
の構成では、冗長救済のために電位引下げ用ヒューズ５
が切断されているとき、例えば電源投入直後で、Ｐチャ
ネルＭＯＳトランジスタ１がＯＦＦのとき、線路Ａの電
位はフローティングとなり、その電位が例えばＭＯＳト
ランジスタ３とＭＯＳトランジスタ４のスイッチングレ
ベル以下であるときには、線路Ｂの電位がＰチャネルＭ
ＯＳトランジスタ３を介して高レベルになり、冗長救済
選択回路が誤動作し、高速動作のデバイスなどで特に、
予備メモリセルを選択しようとしたとき、通常メモリセ
ルを選択し記憶動作ができなくなるという問題があっ
た。
【０００５】この発明は、上記問題を解決するもので、
電源投入直後でも確実に冗長救済できる半導体記憶装置
を提供することを目的としている。
電源投入直後でも確実に冗長救済できる半導体記憶装置
を提供することを目的としている。
【０００６】
【課題を解決するための手段】請求項１記載の半導体記
憶装置は、冗長救済選択回路を、電源と接地との間に電
位引上げ用ヒューズ，電位引下げ用ヒューズをこの順に
直列接続して構成し、電位引上げ用ヒューズと電位引下
げ用ヒューズとの接続点の電位により通常メモリセルと
予備メモリセルとを切り替えるようにしたことを特徴と
する。
憶装置は、冗長救済選択回路を、電源と接地との間に電
位引上げ用ヒューズ，電位引下げ用ヒューズをこの順に
直列接続して構成し、電位引上げ用ヒューズと電位引下
げ用ヒューズとの接続点の電位により通常メモリセルと
予備メモリセルとを切り替えるようにしたことを特徴と
する。
【０００７】請求項２記載の半導体記憶装置は、請求項
１記載の半導体記憶装置において、複数の冗長救済選択
回路の電位引上げ用ヒューズと電源との間に共通の電源
供給用ヒューズを介挿している。請求項３記載の半導体
記憶装置は、請求項１または請求項２記載の半導体記憶
装置において、冗長救済選択回路の電源ボンディングパ
ッドを半導体記憶装置本体の電源ボンディングパッドと
別に設けている。
１記載の半導体記憶装置において、複数の冗長救済選択
回路の電位引上げ用ヒューズと電源との間に共通の電源
供給用ヒューズを介挿している。請求項３記載の半導体
記憶装置は、請求項１または請求項２記載の半導体記憶
装置において、冗長救済選択回路の電源ボンディングパ
ッドを半導体記憶装置本体の電源ボンディングパッドと
別に設けている。
【０００８】
【作用】請求項１記載の構成によれば、冗長救済が不要
なときは、電位引上げ用ヒューズを切断し、電位引上げ
用ヒューズと前記電位引下げ用ヒューズとの接続点の電
位を電位引下げ用ヒューズを介して低レベルにする。ま
た、冗長救済が必要なときは、電位引下げ用ヒューズを
切断し、電位引上げ用ヒューズと前記電位引下げ用ヒュ
ーズとの接続点の電位を電位引上げ用ヒューズを介して
高レベルにする。この電位の高低によって冗長救済選択
回路では冗長救済を行うか行わないかを選択する。この
ように、電位引下げ用ヒューズまたは電位引上げ用ヒュ
ーズの切断により冗長救済選択を行うため、電源投入直
後でも確実に冗長救済を行うことができる。
なときは、電位引上げ用ヒューズを切断し、電位引上げ
用ヒューズと前記電位引下げ用ヒューズとの接続点の電
位を電位引下げ用ヒューズを介して低レベルにする。ま
た、冗長救済が必要なときは、電位引下げ用ヒューズを
切断し、電位引上げ用ヒューズと前記電位引下げ用ヒュ
ーズとの接続点の電位を電位引上げ用ヒューズを介して
高レベルにする。この電位の高低によって冗長救済選択
回路では冗長救済を行うか行わないかを選択する。この
ように、電位引下げ用ヒューズまたは電位引上げ用ヒュ
ーズの切断により冗長救済選択を行うため、電源投入直
後でも確実に冗長救済を行うことができる。
【０００９】さらに、請求項２記載の構成によれば、電
源供給用ヒューズに接続された全ての冗長救済選択回路
において、冗長救済が不要なとき、１つの電源供給用ヒ
ューズを切断するだけでよく、切断本数を大幅に削減す
ることができるため、切断作業の簡略化が図れ、製造コ
ストを低減することができる。また、請求項３記載の構
成によれば、冗長救済選択回路の電源ボンディングパッ
ドを半導体記憶装置本体の電源ボンディングパッドと別
に設けているため、冗長救済が必要か不要かを検査する
とき、ヒューズに流れる貫通電流を防止し、ヒューズ切
断前でも電源電流測定が正確に行えるとともに、冗長救
済選択回路に悪影響を与えることがない。
源供給用ヒューズに接続された全ての冗長救済選択回路
において、冗長救済が不要なとき、１つの電源供給用ヒ
ューズを切断するだけでよく、切断本数を大幅に削減す
ることができるため、切断作業の簡略化が図れ、製造コ
ストを低減することができる。また、請求項３記載の構
成によれば、冗長救済選択回路の電源ボンディングパッ
ドを半導体記憶装置本体の電源ボンディングパッドと別
に設けているため、冗長救済が必要か不要かを検査する
とき、ヒューズに流れる貫通電流を防止し、ヒューズ切
断前でも電源電流測定が正確に行えるとともに、冗長救
済選択回路に悪影響を与えることがない。
【００１０】
【実施例】以下この発明の実施例について、図面を参照
しながら説明する。 〔第１の実施例〕図１はこの発明の第１の実施例の半導
体記憶装置の冗長救済選択回路の要部回路図である。図
１において、２１は電位引上げ用ヒューズ、２２は電位
引下げ用ヒューズである。
しながら説明する。 〔第１の実施例〕図１はこの発明の第１の実施例の半導
体記憶装置の冗長救済選択回路の要部回路図である。図
１において、２１は電位引上げ用ヒューズ、２２は電位
引下げ用ヒューズである。
【００１１】この半導体記憶装置は、複数の通常メモリ
セルおよび複数の予備メモリセルを有する半導体記憶装
置本体（図示せず）と、図１に示すように、電源と接地
との間に電位引上げ用ヒューズ２１，電位引下げ用ヒュ
ーズ２２をこの順に直列接続して構成し、電位引上げ用
ヒューズ２１と電位引下げ用ヒューズ２２との接続点の
電位（記憶判断用電位）Ｖ1 により通常メモリセルと予
備メモリセルとを切り替えるようにした冗長救済選択回
路１１とを備えている。
セルおよび複数の予備メモリセルを有する半導体記憶装
置本体（図示せず）と、図１に示すように、電源と接地
との間に電位引上げ用ヒューズ２１，電位引下げ用ヒュ
ーズ２２をこの順に直列接続して構成し、電位引上げ用
ヒューズ２１と電位引下げ用ヒューズ２２との接続点の
電位（記憶判断用電位）Ｖ1 により通常メモリセルと予
備メモリセルとを切り替えるようにした冗長救済選択回
路１１とを備えている。
【００１２】このように構成される半導体記憶装置につ
いて以下にその動作を説明する。冗長救済が不要なとき
は、電位引上げ用ヒューズ２１を切断し、電位Ｖ1 を電
位引下げ用ヒューズ２２を介して低レベルにする。ま
た、冗長救済が必要なときは、電位引下げ用ヒューズ２
２を切断し、電位Ｖ1 を電位引上げ用ヒューズ２１を介
して高レベルにする。この電位Ｖ1 の高低によって冗長
救済を行うか行わないかを選択する。
いて以下にその動作を説明する。冗長救済が不要なとき
は、電位引上げ用ヒューズ２１を切断し、電位Ｖ1 を電
位引下げ用ヒューズ２２を介して低レベルにする。ま
た、冗長救済が必要なときは、電位引下げ用ヒューズ２
２を切断し、電位Ｖ1 を電位引上げ用ヒューズ２１を介
して高レベルにする。この電位Ｖ1 の高低によって冗長
救済を行うか行わないかを選択する。
【００１３】以上のようにこの実施例によれば、冗長救
済選択回路１１の記憶判断用電位Ｖ 1 の引下げと引上げ
をヒューズ２１，２２の切断により行うことによって、
電源投入直後でも確実に冗長救済選択を行うことができ
る。 〔第２の実施例〕図２はこの発明の第２の実施例の半導
体記憶装置の冗長救済選択回路の要部回路図である。図
２において、２１は電位引上げ用ヒューズ、２２は電位
引下げ用ヒューズ、２３は電源供給用ヒューズである。
済選択回路１１の記憶判断用電位Ｖ 1 の引下げと引上げ
をヒューズ２１，２２の切断により行うことによって、
電源投入直後でも確実に冗長救済選択を行うことができ
る。 〔第２の実施例〕図２はこの発明の第２の実施例の半導
体記憶装置の冗長救済選択回路の要部回路図である。図
２において、２１は電位引上げ用ヒューズ、２２は電位
引下げ用ヒューズ、２３は電源供給用ヒューズである。
【００１４】この第２の実施例において、第１の実施例
と異なる点は、複数の冗長救済選択回路１１の電位引上
げ用ヒューズ２１と電源との間に共通の電源供給用ヒュ
ーズ２３を介挿したことである。この実施例によれば、
電源供給用ヒューズ２３に接続された全ての冗長救済選
択回路１１において、冗長救済が不要なとき、１つの電
源供給用ヒューズ２３を切断するだけでよく、第１の実
施例に比べ、切断本数を大幅に削減することができるた
め、切断作業の簡略化が図れ、製造コストを低減するこ
とができる。
と異なる点は、複数の冗長救済選択回路１１の電位引上
げ用ヒューズ２１と電源との間に共通の電源供給用ヒュ
ーズ２３を介挿したことである。この実施例によれば、
電源供給用ヒューズ２３に接続された全ての冗長救済選
択回路１１において、冗長救済が不要なとき、１つの電
源供給用ヒューズ２３を切断するだけでよく、第１の実
施例に比べ、切断本数を大幅に削減することができるた
め、切断作業の簡略化が図れ、製造コストを低減するこ
とができる。
【００１５】〔第３の実施例〕図３はこの発明の第３の
実施例の半導体記憶装置の冗長救済選択回路の要部回路
図である。図３において、２１は電位引上げ用ヒュー
ズ、２２は電位引下げ用ヒューズ、２３は電源供給用ヒ
ューズ、２４は冗長救済選択回路用電源ボンディングパ
ッド、２５は半導体記憶装置本体用電源ボンディングパ
ッドである。
実施例の半導体記憶装置の冗長救済選択回路の要部回路
図である。図３において、２１は電位引上げ用ヒュー
ズ、２２は電位引下げ用ヒューズ、２３は電源供給用ヒ
ューズ、２４は冗長救済選択回路用電源ボンディングパ
ッド、２５は半導体記憶装置本体用電源ボンディングパ
ッドである。
【００１６】この第３の実施例において、第２の実施例
と異なる点は、冗長救済選択回路用電源ボンディングパ
ッド２４を半導体記憶装置本体用電源ボンディングパッ
ド２５とは別に設けたことである。この実施例によれ
ば、冗長救済が必要か不要かを検査する場合に、冗長救
済選択回路用電源ボンディングパッド２４を接地レベル
またはオープンにして検査を行うことにより、半導体記
憶装置本体用電源ボンディングパッド２５からヒューズ
２３，２１，２２に貫通電流が流れることはなく、ヒュ
ーズ切断前でも電源電流測定が正確に行えるとともに、
冗長救済選択回路１１に悪影響を与えないですむ。
と異なる点は、冗長救済選択回路用電源ボンディングパ
ッド２４を半導体記憶装置本体用電源ボンディングパッ
ド２５とは別に設けたことである。この実施例によれ
ば、冗長救済が必要か不要かを検査する場合に、冗長救
済選択回路用電源ボンディングパッド２４を接地レベル
またはオープンにして検査を行うことにより、半導体記
憶装置本体用電源ボンディングパッド２５からヒューズ
２３，２１，２２に貫通電流が流れることはなく、ヒュ
ーズ切断前でも電源電流測定が正確に行えるとともに、
冗長救済選択回路１１に悪影響を与えないですむ。
【００１７】
【発明の効果】請求項１記載の半導体記憶装置は、電位
引下げ用ヒューズまたは電位引上げ用ヒューズを切断
し、電位引上げ用ヒューズと電位引下げ用ヒューズとの
接続点の電位により冗長救済選択を行うため、電源投入
直後でも確実に冗長救済を行うことができる。
引下げ用ヒューズまたは電位引上げ用ヒューズを切断
し、電位引上げ用ヒューズと電位引下げ用ヒューズとの
接続点の電位により冗長救済選択を行うため、電源投入
直後でも確実に冗長救済を行うことができる。
【００１８】さらに、請求項２記載の半導体記憶装置
は、電源供給用ヒューズに接続された全ての冗長救済選
択回路において、冗長救済が不要なとき、１つの電源供
給用ヒューズを切断するだけでよく、切断本数を大幅に
削減することができるため、切断作業の簡略化が図れ、
製造コストを低減することができる。また、請求項３記
載の半導体記憶装置は、冗長救済選択回路の電源ボンデ
ィングパッドを半導体記憶装置本体の電源ボンディング
パッドと別に設けているため、冗長救済が必要か不要か
を検査するとき、ヒューズに流れる貫通電流を防止し、
ヒューズ切断前でも電源電流測定が正確に行えるととも
に、冗長救済選択回路に悪影響を与えることがない。
は、電源供給用ヒューズに接続された全ての冗長救済選
択回路において、冗長救済が不要なとき、１つの電源供
給用ヒューズを切断するだけでよく、切断本数を大幅に
削減することができるため、切断作業の簡略化が図れ、
製造コストを低減することができる。また、請求項３記
載の半導体記憶装置は、冗長救済選択回路の電源ボンデ
ィングパッドを半導体記憶装置本体の電源ボンディング
パッドと別に設けているため、冗長救済が必要か不要か
を検査するとき、ヒューズに流れる貫通電流を防止し、
ヒューズ切断前でも電源電流測定が正確に行えるととも
に、冗長救済選択回路に悪影響を与えることがない。
【図１】この発明の第１の実施例の半導体記憶装置の冗
長救済選択回路の要部回路図である。
長救済選択回路の要部回路図である。
【図２】この発明の第２の実施例の半導体記憶装置の冗
長救済選択回路の要部回路図である。
長救済選択回路の要部回路図である。
【図３】この発明の第３の実施例の半導体記憶装置の冗
長救済選択回路の要部回路図である。
長救済選択回路の要部回路図である。
【図４】従来の半導体記憶装置の冗長救済選択回路の要
部回路図である。
部回路図である。
１１ 冗長救済選択回路 ２１ 電位引上げ用ヒューズ ２２ 電位引下げ用ヒューズ ２３ 電源供給用ヒューズ ２４ 冗長救済選択回路用電源ボンディングパッド ２５ 半導体記憶装置本体用電源ボンディングパッド
Claims (3)
- 【請求項１】 複数の通常メモリセルおよび複数の予備
メモリセルを有する半導体記憶装置本体と、前記通常メ
モリセルと前記予備メモリセルとを切り替える冗長救済
選択回路とを備えた半導体記憶装置であって、 前記冗長救済選択回路を、電源と接地との間に電位引上
げ用ヒューズ，電位引下げ用ヒューズをこの順に直列接
続して構成し、前記電位引上げ用ヒューズと前記電位引
下げ用ヒューズとの接続点の電位により前記通常メモリ
セルと前記予備メモリセルとを切り替えるようにしたこ
とを特徴とする半導体記憶装置。 - 【請求項２】 複数の冗長救済選択回路の電位引上げ用
ヒューズと電源との間に共通の電源供給用ヒューズを介
挿した請求項１記載の半導体記憶装置。 - 【請求項３】 冗長救済選択回路の電源ボンディングパ
ッドを半導体記憶装置本体の電源ボンディングパッドと
別に設けた請求項１または請求項２記載の半導体記憶装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247229A JPH0589696A (ja) | 1991-09-26 | 1991-09-26 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247229A JPH0589696A (ja) | 1991-09-26 | 1991-09-26 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0589696A true JPH0589696A (ja) | 1993-04-09 |
Family
ID=17160376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3247229A Pending JPH0589696A (ja) | 1991-09-26 | 1991-09-26 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0589696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953279A (en) * | 1996-12-31 | 1999-09-14 | Hyundai Electronics Industries Co., Ltd. | Fuse option circuit for memory device |
-
1991
- 1991-09-26 JP JP3247229A patent/JPH0589696A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953279A (en) * | 1996-12-31 | 1999-09-14 | Hyundai Electronics Industries Co., Ltd. | Fuse option circuit for memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002071B1 (ko) | 용장에 의한 기억장치의 복구를 위한 개량된 방법 및 장치 | |
| US4970686A (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
| JP2782948B2 (ja) | 半導体メモリ | |
| US6548884B2 (en) | Semiconductor device | |
| US20010007535A1 (en) | Redundancy method capable of disabling replacing redundant memory cells that are defective | |
| US6385081B1 (en) | Semiconductor integrated circuit | |
| EP0208555B1 (en) | Semiconductor memory device having redundancy configuration | |
| US20020093866A1 (en) | Device and method for reducing standby current in a memory device by disconnecting bit line load devices in unused columns of the memory device from a supply voltage | |
| US5390150A (en) | Semiconductor memory device with redundancy structure suppressing power consumption | |
| US7764108B2 (en) | Electrical fuse circuit | |
| US4464736A (en) | In-package E2 PROM redundancy | |
| JPH0589696A (ja) | 半導体記憶装置 | |
| JP2003152087A (ja) | 半導体集積回路のレーザトリミングヒューズ検出装置およびその方法 | |
| KR0154750B1 (ko) | 반도체 메모리의 누설전류 감지회로 | |
| US20040233698A1 (en) | Semiconductor memory device with standby current failure judging function and method for judging standby current failure | |
| JPH10332786A (ja) | 半導体装置 | |
| JPS59201298A (ja) | 半導体記憶装置 | |
| US6172934B1 (en) | Semiconductor memory device preventing a malfunction caused by a defective main word line | |
| US8755237B2 (en) | SRAM power reduction through selective programming | |
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| JPH0676593A (ja) | 半導体メモリ装置 | |
| KR100388462B1 (ko) | 리던던시 회로 | |
| JPH07192493A (ja) | 冗長救済用不揮発性メモリ | |
| JPH07272497A (ja) | 半導体メモリ装置 | |
| JPS59110100A (ja) | 半導体記憶装置 |