JPH0585092A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0585092A JPH0585092A JP3276826A JP27682691A JPH0585092A JP H0585092 A JPH0585092 A JP H0585092A JP 3276826 A JP3276826 A JP 3276826A JP 27682691 A JP27682691 A JP 27682691A JP H0585092 A JPH0585092 A JP H0585092A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- card
- electrostatic
- conductive material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【構成】 メモリ、アドレスカウンタ、発振器等からな
る半導体集積回路チップ１の必要部分に絶縁層６を介し
て静電シールド材となる導電材５を被着形成することに
より、半導体集積回路内部でシールドを行うことにな
る。 【効果】 上記半導体集積回路チップを内部に有する半
導体装置を、例えばＩＣカードに適用することによっ
て、静電気の動的変化を含む強電界、放電などによる誘
導電流及びＩＣ素子のパッケージを透過する光等が引き
起こす障害を除去できる。
る半導体集積回路チップ１の必要部分に絶縁層６を介し
て静電シールド材となる導電材５を被着形成することに
より、半導体集積回路内部でシールドを行うことにな
る。 【効果】 上記半導体集積回路チップを内部に有する半
導体装置を、例えばＩＣカードに適用することによっ
て、静電気の動的変化を含む強電界、放電などによる誘
導電流及びＩＣ素子のパッケージを透過する光等が引き
起こす障害を除去できる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＩＣカード等に
適用される半導体装置に関する。
適用される半導体装置に関する。
【０００２】
【従来の技術】近年、カード状構造体の内部にＩＣいわ
ゆる半導体集積回路を内蔵しているＩＣカードが注目さ
れている。上記ＩＣカードは、種々の用途に用いられる
が、例えばタグ（付け札）状に形成して物流システムに
おける物品の認識のために用いたり、カード状に形成し
て（個人認識票）としてゲート等の入退出管理等のセキ
ュリティシステムにおけるチェック等のために使用され
ている。ＩＣカードのうち、マイクロ波による非接触Ｉ
Ｃカードいわゆるマイクロ波カードには、反射型または
能動型のものがある。上記反射型のＩＣカードは、本体
に電波反射用のアンテナを設けて認識装置から送信され
た電波をアンテナで反射させて認識装置に送り返すよう
にしたものである。また、能動型のＩＣカードは認識装
置からの電波を受信してその電波に呼応した認識用のデ
ータ信号の発生及び送信を各回路で行い認識装置に送り
返すようにしたものである。
ゆる半導体集積回路を内蔵しているＩＣカードが注目さ
れている。上記ＩＣカードは、種々の用途に用いられる
が、例えばタグ（付け札）状に形成して物流システムに
おける物品の認識のために用いたり、カード状に形成し
て（個人認識票）としてゲート等の入退出管理等のセキ
ュリティシステムにおけるチェック等のために使用され
ている。ＩＣカードのうち、マイクロ波による非接触Ｉ
Ｃカードいわゆるマイクロ波カードには、反射型または
能動型のものがある。上記反射型のＩＣカードは、本体
に電波反射用のアンテナを設けて認識装置から送信され
た電波をアンテナで反射させて認識装置に送り返すよう
にしたものである。また、能動型のＩＣカードは認識装
置からの電波を受信してその電波に呼応した認識用のデ
ータ信号の発生及び送信を各回路で行い認識装置に送り
返すようにしたものである。
【０００３】上記反射型のＩＣカードとして、本出願人
は、先に特開平１−１８２７２号の明細書及び図面にお
いて、マイクロ波による非接触ＩＣカードいわゆるマイ
クロ波カードを提案した。この提案における概略構成
は、例えば入射する2.45〔GHz〕のマイクロ波を反射さ
せるアンテナと、送信データの発生回路と、上記送信デ
ータに対応させて上記アンテナのインピーダンスを変化
させるインピーダンス変化回路と、電池とを具備してな
り、アンテナの反射特性がアンテナのインピーダンスの
変化に応じて変わるのを利用してデータを送信すること
を特徴としている。この構成をとることによってＩＣカ
ードは、極めて薄型にすることができる。ここで、上記
送信データの発生回路と上記インーダンス変化回路と
は、いわゆる識別コード発生器として、発振器、アドレ
スカウンタ、メモリ、ＦＥＴトランジスタが一体的に組
み込まれた半導体集積回路（ＩＣ）で構成されている。
は、先に特開平１−１８２７２号の明細書及び図面にお
いて、マイクロ波による非接触ＩＣカードいわゆるマイ
クロ波カードを提案した。この提案における概略構成
は、例えば入射する2.45〔GHz〕のマイクロ波を反射さ
せるアンテナと、送信データの発生回路と、上記送信デ
ータに対応させて上記アンテナのインピーダンスを変化
させるインピーダンス変化回路と、電池とを具備してな
り、アンテナの反射特性がアンテナのインピーダンスの
変化に応じて変わるのを利用してデータを送信すること
を特徴としている。この構成をとることによってＩＣカ
ードは、極めて薄型にすることができる。ここで、上記
送信データの発生回路と上記インーダンス変化回路と
は、いわゆる識別コード発生器として、発振器、アドレ
スカウンタ、メモリ、ＦＥＴトランジスタが一体的に組
み込まれた半導体集積回路（ＩＣ）で構成されている。
【０００４】
【発明が解決しようとする課題】ところで、一般的にＩ
Ｃにおいては、入出力端子の保護は、ダイオードや基板
を含めたトランジスタ構造によって保護しているが、静
電気の動的変化も含む強電界や放電などによる誘導電流
が近接して与える障害を防ぐ手段をＩＣ内でおこなって
いなかった。また、ＩＣのパッケージの厚さは、薄くし
すぎると光の影響を受けてメモリのデータ保持電圧が変
わるため、250 μm 程度までしか薄くできず、ＩＣのパ
ッケージの小型化を阻んでいる。さらに、一部のＣＭＯ
Ｓ（Complementary MOS)は、キャリア濃度が低く（抵抗
値大）、強電界等による衝撃の後、チャージアップしや
すく回路動作が暫く停止するいわゆる眠り込み現象が起
こりやすい。
Ｃにおいては、入出力端子の保護は、ダイオードや基板
を含めたトランジスタ構造によって保護しているが、静
電気の動的変化も含む強電界や放電などによる誘導電流
が近接して与える障害を防ぐ手段をＩＣ内でおこなって
いなかった。また、ＩＣのパッケージの厚さは、薄くし
すぎると光の影響を受けてメモリのデータ保持電圧が変
わるため、250 μm 程度までしか薄くできず、ＩＣのパ
ッケージの小型化を阻んでいる。さらに、一部のＣＭＯ
Ｓ（Complementary MOS)は、キャリア濃度が低く（抵抗
値大）、強電界等による衝撃の後、チャージアップしや
すく回路動作が暫く停止するいわゆる眠り込み現象が起
こりやすい。
【０００５】また、例えばカード構造体内部にＩＣを有
してなる上記ＩＣカードのうち、マイクロ波カードにお
いては、ＩＣをガラスエポキシ基板上にボンディングさ
せ約１mm程度の薄型構造にしてあり、オキサイドラプチ
ャーという物理的損傷を与える２〜３kv/mm を１桁越え
る電界が容易にかかる。これに対して、カード構造体に
シールド構造を施すなどの手段を用いても約10kv/mm 程
度の電界に耐えられるぐらいにしかならない。これは、
一般の環境における静電気量が、乾燥した空気( 湿度50
% 以下) 中にある電子機器に帯電した人体( 静電容量10
0 〜300pF)から静電気が放電した場合、一般に、その静
電気帯電電圧が、絨毯を歩く人で12kv、ビニル・タイル
の床を歩く人で4kv に達し、上記の場合の静電帯電電圧
の最大値が13〜39kvに達することから考慮すると問題と
なる。
してなる上記ＩＣカードのうち、マイクロ波カードにお
いては、ＩＣをガラスエポキシ基板上にボンディングさ
せ約１mm程度の薄型構造にしてあり、オキサイドラプチ
ャーという物理的損傷を与える２〜３kv/mm を１桁越え
る電界が容易にかかる。これに対して、カード構造体に
シールド構造を施すなどの手段を用いても約10kv/mm 程
度の電界に耐えられるぐらいにしかならない。これは、
一般の環境における静電気量が、乾燥した空気( 湿度50
% 以下) 中にある電子機器に帯電した人体( 静電容量10
0 〜300pF)から静電気が放電した場合、一般に、その静
電気帯電電圧が、絨毯を歩く人で12kv、ビニル・タイル
の床を歩く人で4kv に達し、上記の場合の静電帯電電圧
の最大値が13〜39kvに達することから考慮すると問題と
なる。
【０００６】そこで本発明は、上述の問題点に鑑み、動
的変化も含む静電気、誘導電流あるいは光の影響による
メモリの消失変化、回路誤動作及び素子破壊を防ぐ半導
体装置の提供を目的とする。
的変化も含む静電気、誘導電流あるいは光の影響による
メモリの消失変化、回路誤動作及び素子破壊を防ぐ半導
体装置の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体集積回路チップを内部に有する半導体装置に
おいて、上記半導体集積回路チップの必要部分に絶縁層
を介して、静電シールド材となる導電材を被着形成して
なり上述の課題を解決する。
は、半導体集積回路チップを内部に有する半導体装置に
おいて、上記半導体集積回路チップの必要部分に絶縁層
を介して、静電シールド材となる導電材を被着形成して
なり上述の課題を解決する。
【０００８】
【作用】本発明に係る半導体装置は、内部に有する半導
体集積回路チップの必要部分に絶縁層を介して、静電シ
ールド材となる導電材を被着することによって、ＩＣ内
部でシールドを行うことになり、静電気の動的変化を含
む強電界、放電などによる誘導電流及びＩＣのパッケー
ジを透過する光の影響が引き起こす障害等を除去する。
体集積回路チップの必要部分に絶縁層を介して、静電シ
ールド材となる導電材を被着することによって、ＩＣ内
部でシールドを行うことになり、静電気の動的変化を含
む強電界、放電などによる誘導電流及びＩＣのパッケー
ジを透過する光の影響が引き起こす障害等を除去する。
【０００９】
【実施例】以下、本発明に係る半導体装置の具体的な実
施例を説明する。現在、例えばＩＣカードの静電耐圧を
向上させるために、従来ガラスエポキシ基板のパターン
のない部分に配設していたＩＣを電源電圧ＶDDにつなが
るパターン上にのせ、基板（サブストレート）との間を
導通性接着剤で導通させようと試みられている。これに
対し本発明は、ＩＣチップの必要部分に絶縁層を介し
て、静電シールド材となる導電材を被着形成させ動的電
界変化や誘導電流による電位差の発生を押さえ、チップ
表裏の導通もとり上記眠り込みによるチャージも逃し、
さらにＩＣチップのパッケージを透過する光を遮蔽する
ことによってメモリデータの変化を防ごうとするもので
ある。
施例を説明する。現在、例えばＩＣカードの静電耐圧を
向上させるために、従来ガラスエポキシ基板のパターン
のない部分に配設していたＩＣを電源電圧ＶDDにつなが
るパターン上にのせ、基板（サブストレート）との間を
導通性接着剤で導通させようと試みられている。これに
対し本発明は、ＩＣチップの必要部分に絶縁層を介し
て、静電シールド材となる導電材を被着形成させ動的電
界変化や誘導電流による電位差の発生を押さえ、チップ
表裏の導通もとり上記眠り込みによるチャージも逃し、
さらにＩＣチップのパッケージを透過する光を遮蔽する
ことによってメモリデータの変化を防ごうとするもので
ある。
【００１０】図１は、例えば上記ＩＣカードに適用され
る半導体装置のパッケージ内部に収納された半導体集積
回路チップの構造を示す図である。図１において、半導
体集積回路チップ（ＩＣチップ）１は、絶縁層６を介し
て、静電シールド材となる導電材５でシールドされてい
る。これは、ＩＣチップ１を等電位化するものである。
図２には、上記ＩＣチップ１の上部表面の構成図を示
す。この図２において、上記ＩＣチップ１は、図示しな
いメモリ、アドレスカウンタ、発振器及びＦＥＴトラン
ジスタ等で構成される。ここで、静電シールド材となる
導電材５は、実線で示したパッド部２を除いた領域３に
絶縁層６を介して被着される。
る半導体装置のパッケージ内部に収納された半導体集積
回路チップの構造を示す図である。図１において、半導
体集積回路チップ（ＩＣチップ）１は、絶縁層６を介し
て、静電シールド材となる導電材５でシールドされてい
る。これは、ＩＣチップ１を等電位化するものである。
図２には、上記ＩＣチップ１の上部表面の構成図を示
す。この図２において、上記ＩＣチップ１は、図示しな
いメモリ、アドレスカウンタ、発振器及びＦＥＴトラン
ジスタ等で構成される。ここで、静電シールド材となる
導電材５は、実線で示したパッド部２を除いた領域３に
絶縁層６を介して被着される。
【００１１】上記図１は、パッド部２を除いた回路を静
電シールド材となる導電材５で囲み、チップ内部でシー
ルドをとったＣＭＯＳの構造を示している。上記ＣＭＯ
Ｓは、Ｎチャンネル（電流通路）ＭＯＳトランジスタと
Ｐチャンネル（電流通路）ＭＯＳトランジスタが直列に
接続されたものである。上記静電シールド材となる導電
材５を上記ＩＣチップ１に被着する場合、電源電圧端子
ＶSSが覆われる。
電シールド材となる導電材５で囲み、チップ内部でシー
ルドをとったＣＭＯＳの構造を示している。上記ＣＭＯ
Ｓは、Ｎチャンネル（電流通路）ＭＯＳトランジスタと
Ｐチャンネル（電流通路）ＭＯＳトランジスタが直列に
接続されたものである。上記静電シールド材となる導電
材５を上記ＩＣチップ１に被着する場合、電源電圧端子
ＶSSが覆われる。
【００１２】ここで、上記静電シールド材となる導電材
５には、光遮蔽材料が塗布される。すなわち、光遮蔽材
料が塗布された静電シールド材となる導電材５を上記Ｉ
Ｃチップ１の必要な部分に被着することによって、光線
によるメモリデータの変化を防ぐことができる。
５には、光遮蔽材料が塗布される。すなわち、光遮蔽材
料が塗布された静電シールド材となる導電材５を上記Ｉ
Ｃチップ１の必要な部分に被着することによって、光線
によるメモリデータの変化を防ぐことができる。
【００１３】この図１において、静電シールド材となる
導電材５は、図２の破線で示した電源電圧端子ＶSS、Ｖ
SS’に接続される。このとき、サブストレートのＮ- 中
に生じた電子ｅは、電界をかけられることになり速く減
退する効果がある。すなわち、ＩＣ内に何らかの原因で
発生した電荷ｅを早期に吸収、減退させることができ
る。
導電材５は、図２の破線で示した電源電圧端子ＶSS、Ｖ
SS’に接続される。このとき、サブストレートのＮ- 中
に生じた電子ｅは、電界をかけられることになり速く減
退する効果がある。すなわち、ＩＣ内に何らかの原因で
発生した電荷ｅを早期に吸収、減退させることができ
る。
【００１４】以上、本発明に係る半導体装置が内部に有
するＩＣチップ１は、パッド部２を除いた領域３に絶縁
層６を介して静電シールド材となる導電材５が被着され
るので、ＩＣチップ１の表面全体に渡って等電位化と誘
導による電流のショートが可能となる。
するＩＣチップ１は、パッド部２を除いた領域３に絶縁
層６を介して静電シールド材となる導電材５が被着され
るので、ＩＣチップ１の表面全体に渡って等電位化と誘
導による電流のショートが可能となる。
【００１５】なお、本発明に係る半導体装置は、上述し
たような構成のＩＣチップを用いるだけでなく、例えば
図３に示すような、現在ＣＭＯＳ等においてポリシリコ
ン膜を介して多層配線が行われている技術を応用すれば
チップ表面で外部への引き出しを必要とするパット部１
６を一部除かせてそれ以外は全てシールド１５で覆って
しまう構成にしてもよい。これは、静電気障害に対する
さらに強力な保護となる上に、遮光作用により通常パッ
ケージの薄型化にもつながる。さらには、２層、３層構
造の伝送路（ストリップライントリプレット）１７とな
り、ＩＣカードに適用する場合、マイクロ波のアンテナ
を直接ＣＭＯＳに導き開閉するＳＰカードタイプの場合
の整合にも役立つと思われる。
たような構成のＩＣチップを用いるだけでなく、例えば
図３に示すような、現在ＣＭＯＳ等においてポリシリコ
ン膜を介して多層配線が行われている技術を応用すれば
チップ表面で外部への引き出しを必要とするパット部１
６を一部除かせてそれ以外は全てシールド１５で覆って
しまう構成にしてもよい。これは、静電気障害に対する
さらに強力な保護となる上に、遮光作用により通常パッ
ケージの薄型化にもつながる。さらには、２層、３層構
造の伝送路（ストリップライントリプレット）１７とな
り、ＩＣカードに適用する場合、マイクロ波のアンテナ
を直接ＣＭＯＳに導き開閉するＳＰカードタイプの場合
の整合にも役立つと思われる。
【００１６】次に、上記第１図に示した構造を持つＩＣ
チップを内部に有する半導体素子が適用され、配設され
るＩＣカードの具体例を図４を参照して説明する。図４
は、ＩＣカードのカード全体の構成を示している。図４
において、ＩＣ素子３０は、ＩＣカード基板２２上の所
定位置に配設され、ペーパーバッテリ２８の電源電圧端
子に接続される。ＩＣカード基板２２は、シート材を枠
状に打ち抜いて形成された枠体２３の枠内に収納され
る。これに対してシート部材２４はＩＣカード基板２２
の部品搭載する上面から感熱型の接着材で接着される。
次に、ＩＣカード基板２２の部品搭載面の反対側すなわ
ち基板の裏側にあるシート部材２５は、上記ＩＣカード
２１の使用上の注意書等の印刷が下面に施され、感熱型
の接着材で接着される。上記シート部材２４、２５は、
静電気障害を防止するため、高抵抗部材が使用され、ま
た、光による障害を防ぐため、光遮断材料が貼布されて
いる。
チップを内部に有する半導体素子が適用され、配設され
るＩＣカードの具体例を図４を参照して説明する。図４
は、ＩＣカードのカード全体の構成を示している。図４
において、ＩＣ素子３０は、ＩＣカード基板２２上の所
定位置に配設され、ペーパーバッテリ２８の電源電圧端
子に接続される。ＩＣカード基板２２は、シート材を枠
状に打ち抜いて形成された枠体２３の枠内に収納され
る。これに対してシート部材２４はＩＣカード基板２２
の部品搭載する上面から感熱型の接着材で接着される。
次に、ＩＣカード基板２２の部品搭載面の反対側すなわ
ち基板の裏側にあるシート部材２５は、上記ＩＣカード
２１の使用上の注意書等の印刷が下面に施され、感熱型
の接着材で接着される。上記シート部材２４、２５は、
静電気障害を防止するため、高抵抗部材が使用され、ま
た、光による障害を防ぐため、光遮断材料が貼布されて
いる。
【００１７】図５は、ＩＣカード２１の内部に位置する
ＩＣカード基板２２を示している。ＩＣカード基板２２
は、厚さ0.1mm の配線基板２６と厚さ0.35mmの補強板２
７を積層して形成される。配線基板２６は、上面にアン
テナパターン２７ａ等が形成される。ペーパーバッテリ
２８接続用の電極には、正負電極２８ａ、２８ｂがレー
ザ溶接され、ペーパーバッテリ２８は、ペーパーバッテ
リ収納用の角孔２７ｂに収納される。
ＩＣカード基板２２を示している。ＩＣカード基板２２
は、厚さ0.1mm の配線基板２６と厚さ0.35mmの補強板２
７を積層して形成される。配線基板２６は、上面にアン
テナパターン２７ａ等が形成される。ペーパーバッテリ
２８接続用の電極には、正負電極２８ａ、２８ｂがレー
ザ溶接され、ペーパーバッテリ２８は、ペーパーバッテ
リ収納用の角孔２７ｂに収納される。
【００１８】上述したＩＣカード２１は、カードを形成
する構造体自体にシールド効果を施すことで、ある程度
の静電気障害を防ぎ、さらにＩＣカード基板２２上の所
定位置に配設されるＩＣ素子３０内のＩＣチップ（上記
図１のＩＣチップ１）にもパッド部２を除いた略全面に
静電シールド材となる導電材５を被着することによって
日常生活で起こる静電気障害に耐えられる構造となる。
する構造体自体にシールド効果を施すことで、ある程度
の静電気障害を防ぎ、さらにＩＣカード基板２２上の所
定位置に配設されるＩＣ素子３０内のＩＣチップ（上記
図１のＩＣチップ１）にもパッド部２を除いた略全面に
静電シールド材となる導電材５を被着することによって
日常生活で起こる静電気障害に耐えられる構造となる。
【００１９】図６は、上記ＩＣカードとして、上記静電
シールド材となる導電材５を電源電圧ＶDD側に接続した
ＣＭＯＳのＩＣを適用した場合の回路図である。図６に
おいて、静電シールド材となる導電材５は、電源電圧Ｖ
DDに接続されている。また出力端子ＶOUT は、ＩＣカー
ドのアンテナ３１に接続されている。
シールド材となる導電材５を電源電圧ＶDD側に接続した
ＣＭＯＳのＩＣを適用した場合の回路図である。図６に
おいて、静電シールド材となる導電材５は、電源電圧Ｖ
DDに接続されている。また出力端子ＶOUT は、ＩＣカー
ドのアンテナ３１に接続されている。
【００２０】なお、現在、約１０ｋｖ／mm程度の耐静電
圧特性を有するＩＣカードの具体例としては、図７に示
すような構成をとるものがある。図７において、ＩＣカ
ード基板４２上には、アンテナ４３、ペーパーバッテリ
４４、及びＩＣを覆うパターン形状、例えばシリコン樹
脂４５が配設される。ここで、帯電防止されたシールド
用のフィルム片４６が、ＩＣを配置している領域を含む
局所的な部分すなわち少なくともＩＣを覆うパターン形
状、例えばシリコン樹脂４５を含む形状に切り取られた
フィルム片を表側から裏側に回り込ませ、さらにシール
ドの一部をペーパーバッテリ４４のパターンに接触させ
ている。すなわち、それ自体としては、シールドされて
いないＩＣを、図７に示す４５の位置にのせ、例えばワ
イヤーボンドしているＩＣカードにおいて、静電気のチ
ャージや外部での放電でデータ変化や誤動作が起きない
ようにシールド部４６をペーパーバッテリ部４４へまた
がせ、約１０ｋｖ／mm程度の耐静電圧特性を持たせてい
る。
圧特性を有するＩＣカードの具体例としては、図７に示
すような構成をとるものがある。図７において、ＩＣカ
ード基板４２上には、アンテナ４３、ペーパーバッテリ
４４、及びＩＣを覆うパターン形状、例えばシリコン樹
脂４５が配設される。ここで、帯電防止されたシールド
用のフィルム片４６が、ＩＣを配置している領域を含む
局所的な部分すなわち少なくともＩＣを覆うパターン形
状、例えばシリコン樹脂４５を含む形状に切り取られた
フィルム片を表側から裏側に回り込ませ、さらにシール
ドの一部をペーパーバッテリ４４のパターンに接触させ
ている。すなわち、それ自体としては、シールドされて
いないＩＣを、図７に示す４５の位置にのせ、例えばワ
イヤーボンドしているＩＣカードにおいて、静電気のチ
ャージや外部での放電でデータ変化や誤動作が起きない
ようにシールド部４６をペーパーバッテリ部４４へまた
がせ、約１０ｋｖ／mm程度の耐静電圧特性を持たせてい
る。
【００２１】なお、本発明に係る半導体装置は、上記Ｉ
Ｃカードにのみ適用されるものではなく、半導体装置を
必要とする多くの機器についても適用とされる。
Ｃカードにのみ適用されるものではなく、半導体装置を
必要とする多くの機器についても適用とされる。
【００２２】
【発明の効果】本発明に係る半導体装置は、静電シール
ド材となる導電材を絶縁材料を介して必要部分に被着さ
れたＩＣチップを内部に有する構成とすることによっ
て、ＩＣ自体の静電耐圧を向上させデータ変化、誤動
作、物理破壊等の静電障害を防ぎ、ＩＣチャージアップ
による動作停止時間いわゆる眠り込み時間を短縮し、電
磁妨害を抑え、特にＩＣが化合物半導体であるときは、
優れた防湿性を発揮する。また、ＩＣカードに上記ＩＣ
チップを配設した場合は、厚さ約１mmの薄型であって
も、静電耐圧が大幅に向上される。さらに、ＩＣチップ
に被着される導電材の光遮蔽効果によって、ＩＣパッケ
ージの薄型化、軽量化が図れる。
ド材となる導電材を絶縁材料を介して必要部分に被着さ
れたＩＣチップを内部に有する構成とすることによっ
て、ＩＣ自体の静電耐圧を向上させデータ変化、誤動
作、物理破壊等の静電障害を防ぎ、ＩＣチャージアップ
による動作停止時間いわゆる眠り込み時間を短縮し、電
磁妨害を抑え、特にＩＣが化合物半導体であるときは、
優れた防湿性を発揮する。また、ＩＣカードに上記ＩＣ
チップを配設した場合は、厚さ約１mmの薄型であって
も、静電耐圧が大幅に向上される。さらに、ＩＣチップ
に被着される導電材の光遮蔽効果によって、ＩＣパッケ
ージの薄型化、軽量化が図れる。
【図１】本発明に係る半導体装置に配設されるＩＣチッ
プの構造図である。
プの構造図である。
【図２】図１に示されたＩＣチップの構成図である。
【図３】本発明に係る半導体装置に配設されるＩＣチッ
プの他の例の構造図である。
プの他の例の構造図である。
【図４】本発明に係る半導体装置が適用されるＩＣカー
ドの構成図である。
ドの構成図である。
【図５】図４に示されたＩＣカードの要部の構成図であ
る。
る。
【図６】図４に示されたＩＣカードの回路図である。
【図７】シールドをとったＩＣカードの他の例の構成図
である。
である。
１・・・・・ＩＣチップ ２・・・・・パッド ５・・・・・静電シールドとなる導電材 ６・・・・・絶縁層
Claims (1)
- 【請求項１】 半導体集積回路チップを内部に有する半
導体装置において、上記半導体集積回路チップの必要部
分に絶縁層を介して静電シールド材となる導電材を被着
形成してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276826A JPH0585092A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276826A JPH0585092A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0585092A true JPH0585092A (ja) | 1993-04-06 |
Family
ID=17574945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276826A Withdrawn JPH0585092A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0585092A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424915A (en) * | 1993-09-20 | 1995-06-13 | Sansha Electric Manufacturing Company, Ltd. | Cooling structure for power supply device |
| JP2005354661A (ja) * | 2004-05-11 | 2005-12-22 | Nec Corp | 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機 |
| JP2007272806A (ja) * | 2006-03-31 | 2007-10-18 | Kyodo Printing Co Ltd | 非接触ｉｃカード |
| JP2010015550A (ja) * | 2008-06-06 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1991
- 1991-09-27 JP JP3276826A patent/JPH0585092A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424915A (en) * | 1993-09-20 | 1995-06-13 | Sansha Electric Manufacturing Company, Ltd. | Cooling structure for power supply device |
| JP2005354661A (ja) * | 2004-05-11 | 2005-12-22 | Nec Corp | 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機 |
| JP4605504B2 (ja) * | 2004-05-11 | 2011-01-05 | 日本電気株式会社 | 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機 |
| JP2007272806A (ja) * | 2006-03-31 | 2007-10-18 | Kyodo Printing Co Ltd | 非接触ｉｃカード |
| JP2010015550A (ja) * | 2008-06-06 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2013229023A (ja) * | 2008-06-06 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825754B1 (en) | Radio frequency identification device for increasing tag activation distance and method thereof | |
| JPH0634152Y2 (ja) | 多機能カード | |
| EP0646895B1 (en) | Thin IC card and method for producing the same | |
| US7002475B2 (en) | Combination radio frequency identification transponder (RFID tag) and magnetic electronic article surveillance (EAS) tag | |
| US20070290862A1 (en) | Electronic Communication Devices, Methods Of Forming Electrical Communication Devices, And Communications Methods | |
| JPH0643158B2 (ja) | Ｉｃモジュ−ル付識別カ−ド | |
| US5965867A (en) | Data medium incorporating integrated circuits | |
| TW200821945A (en) | Electrostatic discharge protection for components of an RFID tag | |
| KR100426232B1 (ko) | 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도 | |
| JP4176244B2 (ja) | チップカード | |
| JPH0585092A (ja) | 半導体装置 | |
| KR900003754B1 (ko) | 휴대할 수 있는 기억매체 | |
| JP3141389B2 (ja) | 非接触型ｉｃカード | |
| US9608307B2 (en) | Semiconductor substrate-based system for an RFID device, RFID device, and method for manufacturing such a semiconductor substrate-based system | |
| JPH0585091A (ja) | 半導体装置 | |
| JPH0334658B2 (ja) | ||
| JPH0243098A (ja) | 保護スクリーンを有するｉｃカード | |
| KR20020011361A (ko) | 집적회로 카드 및 이에 사용되는 회로 기판 | |
| JPH06318597A (ja) | 半導体装置 | |
| US4752862A (en) | Electronic device | |
| JPS60161655A (ja) | 半導体装置 | |
| JPH09199940A (ja) | 平面アンテナ付き電子回路装置及び製造方法 | |
| US20060068530A1 (en) | Semiconductor device and method of manufacturing same | |
| JP2001101376A (ja) | 接触／非接触共用型ｉｃカード | |
| JP2001043341A (ja) | チップカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |