JPH0583644A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 一般の撮像素子を用いて有効画素数を増加さ
せ、高画質の撮影画像を得ると同時に、ボンディングを
容易にし、加工性および信頼性を向上させる。 【構成】 レンズ１を通過した撮像光Ｌをビームスプリ
ッタ２ａ〜２ｃにより分割して複数の等光量のビームＬ
１，Ｌ２，Ｌ３，Ｌ４に分け、各々異なる位置の結像面
３ａ〜３ｄに結像させる。そして、各結像面での被写体
像を複数に分割した時に隣接しない分割位置に各受光部
を配置した各撮像素子チップ４ａ〜４ｄからの画像情報
を画像合成回路５で合成する。また、各撮像素子チップ
４ａ〜４ｄの受光部間に辺縁の接続部に接続される配線
を施す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像管あるいはＣＣ
Ｄ，ＭＯＳ素子等の撮像板を撮像素子として備えた撮像
装置に関するものである。

【０００２】

【従来の技術】被写体からの撮像光をＣＣＤ等の撮像素
子により光電変換し、その電気信号を処理して被写体画
像を表示あるいは記録するような撮像装置が知られてい
る。この光電変換素子として用いられる撮像素子には、
近年の集積回路技術の進歩により数十万画素を持つもの
が量産できるようになり、家庭用のビデオカメラにも多
く使用されている。また、使用者の高画質化の要求に応
じて、現行のＮＴＳＣ規格より高度な所謂ハイビジョン
企画の撮像装置も検討の段階から実用化に移行しつつあ
る。このハイビジョン企画に対応した撮像素子は、２０
０万画素程度の高集積度を要し、高度の製造技術を伴
い、非常に高価なものになるとともに、信号の読み出し
周波数も数十メガヘルツと極めて高いものとなり、回路
技術としても高度のものが要求される。

【０００３】そこで、一般の家庭用ビデオカメラ等に使
用されている数十万画素の撮像素子を被写体像の結像面
に複数個隣接させて配置することにより、数百万画素相
当の高精細度を得ることが考えられるが、通常撮像素子
はパッケージの中に封入されているので、同一平面上で
密着して隣接させることはできない。したがって、上記
のように高度の技術を要する高価な高集積化した撮像素
子を使用せざるを得ない。

【０００４】

【発明が解決しようとする課題】従来の撮像装置にあっ
ては、精細度を上げるには、上記のように高集積化した
撮像素子を使用しなければならないので、高価なものに
なるとともに、難しい回路技術を必要とするという問題
点があった。

【０００５】本発明は、上記のような問題点に着目して
なされたもので、高集積化した撮像素子を用いることな
く、有効画素数を増加させて画質を向上させることがで
き、しかもボンディングが容易で、加工性および信頼性
の向上した撮像装置を提供することを目的としている。

【０００６】

【課題を解決するための手段】本発明の撮像装置は、被
写体からの撮像光を等しい光量で複数に分割して各々異
なる位置に被写体像を結像させる分割手段と、平面上で
分割された複数の受光部を有し前記各結像面で被写体像
を複数に分割した時に隣接しない分割位置にそれらの受
光部が配置された複数の撮像素子チップと、各撮像素子
チップからの情報を入力して被写体画像を合成する画像
合成回路とを備え、前記撮像素子チップの分割された受
光部と受光部との間に該撮像素子チップの辺縁に設けた
接続部に接続される配線を施したものである。

【０００７】

【作用】本発明の撮像装置においては、被写体からの撮
像光が複数の光路に分割されて導かれ、各々異なる位置
に複数の被写体像が結像される。そして、各被写体像も
複数に分割され、その隣接しない分割位置に各受光部を
配置した撮像素子チップから出力された画像情報が画像
合成回路に入力され、ここで全体の被写体画像が合成さ
れる。その際、複数に分割された受光部と受光部との間
に撮像素子チップの辺縁に設けた接続部に接続される配
線が施されているので、ボンディングが容易であると同
時に、配線が短いのでノイズの影響も少ない。

【０００８】

【実施例】図１は本発明の一実施例による撮像装置の主
要構成図である。図中、１は被写体からの撮像光Ｌが通
る結像用のレンズ、２ａ，２ｂ，２ｃはその撮像光Ｌを
等しい光量で複数のビームＬ１，Ｌ２，Ｌ３，Ｌ４に分
割して各々異なる位置に被写体像を結像させるための分
割手段であるビームスプリッタで、ハーフミラー等で構
成されている。そして、各ビームスプリッタ２ａ，２
ｂ，２ｃは、それぞれ反射率が２５％（１／４）、３３
％（１／３），５０％（１／２）となっており、四つの
複写体像の結像面（焦点面）３ａ，３ｂ，３ｃ，３ｄに
それぞれ等光量のビームＬ１，Ｌ２，Ｌ３，Ｌ４を送
り、各結像面３ａ，３ｂ，３ｃ，３ｄに同じ大きさおよ
び明るさの複写体像を結像させている。４ａ，４ｂ，４
ｃ，４ｄは平面上で分割された複数の受光部を有する撮
像素子チップで、上記各結像面３ａ，３ｂ，３ｃ，３ｄ
での被写体像を複数に分割た時にその隣接しない分割位
置にそれらの受光部が配置されている。５は各撮像素子
チップ４ａ，４ｂ，４ｃ，４ｄからの画像情報を入力し
て全体の被写体画像を合成する画像合成回路である。

【０００９】ここで、上記各結像面３ａ，３ｂ，３ｃ，
３ｄでの被写体像は図２に示すように１６（横４×縦
４）分割しており、その隣り合わない四つの分割位置に
各撮像素子チップ４ａ，４ｂ，４ｃ，４ｄの複数の受光
部Ａ１〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４，Ｄ１〜Ｄ４を
配置している。すなわち、図２の（ａ）に示す結像面３
ａでは、１番目の位置に受光部Ａ１、３番目の位置に受
光部Ａ２、９番目の位置に受光部Ａ３、１１番目の位置
に受光部Ａ４をそれぞれ配置し、図２の（ｂ）に示す結
像面３ｂでは、２番目の位置に受光部Ｂ１、４番目の位
置に受光部Ｂ２、１０番目の位置に受光部Ｂ３、１２番
目の位置に受光部Ｂ４をそれぞれ配置している。また、
図２の（ｃ）に示す結像面３ｃでは、５番目の位置に受
光部Ｃ１、７番目の位置に受光部Ｃ２、１３番目の位置
に受光部Ｃ３、１５番目の位置に受光部Ｃ４をそれぞれ
配置し、図２の（ｄ）に示す結像面３ｄでは、６番目の
位置に受光部Ｄ１、８番目の位置に受光部Ｄ２、１４番
目の位置に受光部Ｄ３、１６番目の位置に受光部Ｄ４を
それぞれ配置している。

【００１０】上記のような各結像面３ａ，３ｂ，３ｃ，
３ｄにおける撮像素子チップ４ａ，４ｂ，４ｃ，４ｄの
配置状態で、各々の１６の受光部Ａ１〜Ａ４，Ｂ１〜Ｂ
４，Ｃ１〜Ｃ４，Ｄ１〜Ｄ４でバラバラに撮影された被
写体の画像情報は、上述のように画像合成回路５により
合成される。図３はその画像情報を合成した様子を示し
たもので、各受光部（Ａ，Ｂ，Ｃ，Ｄ）の被写体像に対
する寄与の状態が示されている。この実施例の場合、各
結像面３ａ，３ｂ，３ｃ，３ｄでの有効画素数は単一の
撮像素子チップを使用した場合に比べて１６倍となり、
等価的に１６倍の画素数の撮像素子を用いて撮影したの
と同じ精細度が得られ、高画質の画像が得られる。

【００１１】ここで、図２の（ａ）〜（ｄ）の受光部の
配置を実現するに当たって、撮像素子のパッケージが十
分小さければ１６個の受光部Ａ１〜Ａ４，Ｂ１〜Ｂ４，
Ｃ１〜Ｃ４，Ｄ１〜Ｄ４を個別の撮像素子で構成するこ
とも可能であるが、パッケージの大きさが大きすぎる場
合には、個別の撮像素子を用いると互いにぶつかってし
まう。そこで、本実施例では例えば結像面３ａに対して
は、図４の（ａ）の実線に示すように１６分割のうちの
９つ分に相当する大きさの撮像素子チップ４ａを使用し
て、そのうち斜線で示した部分に受光部Ａ１〜Ａａ４を
設定する。また、結像面３ｂに対しては、図４の（ｂ）
の実線に示すように１６分割のうちの９分に相当する大
きさの撮像素子チップ４ｂを設けて、そのうち斜線で示
した部分に受光部Ｂ１〜Ｂ４を設定する。同様に、結像
面３ｃに対しては、図４の（ｃ）の実線に示すように１
６分割のうちの９つ分に相当する大きさの撮像素子チッ
プ４ｃを設けて、そのうち斜線で示した部分に受光部Ｃ
１〜Ｃ４を設定する。また、結像面３ｄに対しては、図
４の（ｄ）の実線に示すように、１６分割のうちの９つ
分に相当する大きさの撮像チップ４ｄを設けて、そのう
ち斜線で示した部分に受光部Ｄ１〜Ｄ４を設定する。

【００１２】その際、各受光部Ａ１〜Ａ４，Ｂ１〜Ｂ
４，Ｃ１〜Ｃ４，Ｄ１〜Ｄ４の大きさは、現在普及して
いる一般的な撮像素子のイメージサイズ（例えば１／
２″サイズ）に設定する。こうすることにより、現在普
及している撮像素子の製造設備（等も含めて）をそのま
ま使用でき、しかも高い歩留まりで（プロセス等が安定
してるため）図４の（ａ）〜（ｄ）に示すような撮像素
子チップ４ａ〜４ｄを製造することができる。

【００１３】さらに、これらの撮像素子チップ４ａ〜４
ｄの製造装置の位置決め精度は極めて高いため、受光部
Ａ１〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４およびＤ１〜Ｄ４
の相対位置も極めて高い精度で設定できる。したがっ
て、受光部の（倒れ方向を含む）位置合せとして、各受
光部Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４およびＤ１〜
Ｄ４の間の位置合わせは無調整であり、撮像素子チップ
４ａ〜４ｄの位置だけを調整すればよい。これは、環
境，経時を含む受光位置精度の安定性からも極めて好ま
しいことである。

【００１４】図５は単一の撮像チップの構造を示す図で
ある。同図中、１０は撮像素子の半導体チップ、１１は
この半導体チップ１０の内部の斜線で示した部分に設け
られた有効受光エリア（受光部）、１２，１２……およ
び１３，１３……は外部ピンへの配線のための接続部と
なる複数のボンディングパッドで、このボンディングパ
ッド１２，１３と半導体チップ１０上の回路とは集積回
路（撮像素子）の製造プロセス中に必要な配線がなされ
ている。図５に示すように、撮像素子の半導体チップ１
０から外部へのボンディング配線は半導体チップ１０の
端から引き出される。このような構成をとることによ
り、半導体チップ１０上のボンディングパッド１２，１
３と撮像素子パッケージのリードフレームとの距離は、
最短に近くすることができる。このため、加工が容易に
なるとともにボンディングワイヤ間の電気的相互干渉も
発生しにくく、安定かつ信頼性も向上したものが得られ
る。

【００１５】ここで、図５に示したような撮像素子チッ
プをベースに、図４の（ａ）〜（ｄ）の撮像素子チップ
４ａ〜４ｄを構成した場合、各撮像素子チップの配置状
態は図６に示すようになる。すなわち、図６中、１００
は図４の撮像素子チップ４ａ〜４ｄに相当する半導体チ
ップであり、また１１１〜１１４はその撮像素子チップ
４ａ〜４ｄの受光部に相当する。そして、図５からわか
るようにこれらの受光部１１１〜１１４のボンディング
パッドは、図６のスペース１２１〜１２８の位置にく
る。

【００１６】上記各受光部１１１〜１１４のボンディン
グパッドのスペース１２２，１２３および１２６，１２
７は半導体チップ１００の辺縁近くにはなく、内深く入
ったところにある。したがって、この位置から集積回路
パッケージのリードフレームにボンディングワイヤで配
線を行おうとした場合、ボンディングワイヤが非常に長
いものになり、加工性および信頼性とも好ましいもので
はない。

【００１７】そこで、本実施例では、この点を改善する
ため、図７に示すように分割された受光部と受光部との
間に、半導体チップ１００の辺縁に設けたボンディング
パッドに接続される配線を施している。この図は図６と
ほとんど同じであり、同じ要素には同じ符号を付してあ
る。したがって、図６と異なる点のみ説明する。半導体
チップ１００の各受光部１１１〜１１４を除いたほとん
どの部分は回路素子が乗っておらず、空白状態となって
いる。そこで、図７の２重線で示すように、受光部間の
空白部を利用して、スペース１２２とボンディングパッ
ド１３１、スペース１２３とボンディングパッド１３
２、スペース１２６とボンディングパッド１３３、スペ
ース１２７とボンディングパッド１３４をそれぞれ接続
するような配線を行えば、ボンディングパッド１３１〜
１３４を含む全てのボンディングパッドが半導体チップ
１００の辺縁部にくることになる。このため、ここから
集積回路パッケージのリードフレームにほぼ最短のボン
ディング配線を行うなうことができる。したがって、ボ
ンディングを容易となるとともに、ノイズを拾うことも
なく、加工性および信頼性が向上する。

【００１８】図１０は図１の構成の撮像装置の回路構成
を示すブロック図である。図中、２００１はＣＣＤ等被
写体の光学像を光電変換するための撮像素子で、実際に
は例えば図４の（ａ）の受光部Ａ１を受け持っている。
２１０１は撮像素子２００１を駆動するためのドライ
バ、２２０１は撮像素子２００１からの出力をサンプル
ホールドするためのＳ／Ｈ回路、２３０１はＳ／Ｈ回路
２２０１によってサンプルホールドされた撮像素子２０
０１のアナログ出力信号をディジタル信号に変換するＡ
／Ｄ変換器、２４０１はＡ／Ｄ変換器２３０１によって
ディジタル化された撮像素子２００１からの被写体像情
報を記憶する画像メモリである、そして、以上のドライ
バ２１０１〜画像メモリ２４０１はタイミング信号発生
器であるクロック発生回路２０５からのタイミング信号
によって作動タイミングが制御される。

【００１９】上記撮像素子２００１〜画像メモリ２４０
１からなる破線で囲まれた部分は撮像ユニットＸ１を構
成する。そして、この撮像ユニットＸ１と全く同じ構成
の撮像ユニットＸ２，Ｘ３，……Ｘ１６により、図４の
（ａ）〜（ｄ）の各受光部Ａ２〜Ａ４、Ｂ１〜Ｂ４，Ｃ
１〜Ｃ４，Ｄ１〜Ｄ４の被写体像の撮像素子による光電
変換から画像メモリによる記憶までの機能が達成され
る。すなわち、各撮像ユニットＸ２〜Ｘ１６にも撮像素
子２００２〜２０１６、ドライバ２２０１〜２１１６、
Ｓ／Ｈ回路２２０２〜２２１６、Ａ／Ｄ変換器２３０２
〜２３１６および画像メモリ２４０２〜２４１６が設け
られている。また、この撮像ユニットＸ２，Ｘ３，……
Ｘ１６の作動タイミングもクロック発生回路２０５によ
って制御される。

【００２０】図８の回路において、１６分割された被写
体像の各部の情報は、各々の画像メモリ２４０１〜２４
１６に記憶される。そして、これらの情報は画像合成回
路５によって読み出され、図３の形に合成された上で出
力端子６に出力される。この時画像合成回路５の作動タ
イミングもクロック発生回路２０５によって制御され
る。

【００２１】ここで、上述の画像メモリ２０４０〜２４
１６や、画像合成回路５は一般的に使用されている公知
のメモリおよびその制御技術を用いて容易に実現でき
る。したがって、その詳細説明は省略する。

【００２２】なお、上述の実施例において、図９に示す
４個の撮像素子単位で受光部Ａ，Ｂ，Ｃ，Ｄを横に並べ
ることで、撮像素子の実効画素数は無限に大きくするこ
とができ、理論的に精細度を無限に良くすることができ
る。例えば図９（ａ）〜（ｄ）は６４個の撮像素子で構
成した例を示し、図１１はそれらの画像情報を合成した
様子を示す。この例においても、図１２の（ａ）〜
（ｄ）の各斜線部の受光部からの引出線の大部分は半導
体チップの片縁にはこない。これに対して、図７とまっ
たく同様の方法で半導体チップの空白部を利用して配線
することにより、半導体チップの辺縁までボンディング
パッドを持ってくることが可能になるのは明らかであ
る。

【００２３】このように、現在業務用多板式カメラ等で
用いられている結像光路をビームスプリッタにより複数
に分割することで、等価的な撮像素子の実効画素数を大
幅に増加させることができ、高画質の画像を得ることが
できる。ちなみに、現在家庭用のビデオカメラに使用さ
れている４０万画素の撮像素子を本発明に適用すれば、
図１の実施例では１６０万画素を得ることが容易であ
り、本実施例では６４０万画素に達し、更に像サイズを
大きくすれば無限，実効画素数を得多くすることが可能
である。

【００２４】しかも、各結像面を現在技術的には十分に
確率された普及品撮像素子大の受光部を間引きして配置
した１枚の撮像素子チップで形成できるため、普及品撮
像素子の製造装置（フォトマスク含む）や工程が共用で
きると共に、受光部の相対位置制度や平面度等の点でも
極めて高性能のものが高い歩留まりで製造できる。ま
た、各撮像素子チップ（複数受光部付き）１枚を各結像
面に配置するため、各受光部を個別の撮像素子チップで
構成する場合に比べてより高精度・高安定に撮像素子チ
ップ（受光部）の位置決めを行うことができる。

【００２５】さらに、ボンディングパッドが全て半導体
チップの辺縁にきているため、加工性，信頼性ともに優
れたものにすることができる。また、本発明装置の作動
周波数は、現在ホームビデオカメラで使用されている程
度のもので間に合い、ハイビジョン等で要求される程の
高周波は必要ないため、従来使用されている回路部品お
よび技術で容易に実現することができる。

【００２６】

【発明の効果】以上のように、本発明によれば、被写体
からの撮像光を等しい光量で複数に分割して各々異なる
位置に被写体像を結像させ、各結像面で被写体像を複数
に分割した時に隣接しない分割位置に撮像素子チップの
複数に分割された受光部を配置し、各撮像素子チップか
らの画像情報を後で合成するようにし、また、複数に分
割された受光部と受光部との間に撮像素子チップの辺縁
に設けた接続部に接続される配線を施したので、高集積
化した撮像素子を用いることなく、一般の撮像素子で有
効画素数を増加させて画質を向上させることができ、し
かも撮像素子チップのスペース効率が良くなり、ノイズ
に対する特性も向上されることができ、しかもボンディ
ングが容易で、加工性および信頼性が向上するという効
果がある。

【図面の簡単な説明】

【図１】 本発明の一実施例の主要構成図

【図２】 図１の各結像面の様子を示す説明図

【図３】 図２の画像情報を合成した様子を示す説明図

【図４】 図２の撮像素子チップの各受光部の設定例を
示す説明図

【図５】 通常の撮像素子チップの詳細構成図

【図６】 図４の撮像素子チップの詳細構成図

【図７】 図６の半導体チップの受光部間に配線を施し
た構成図

【図８】 図１の構成の撮像装置の回路構成を示すブロ
ック図

【図９】 実効画素数を多くする場合の基本単位を示す
説明図

【図１０】 撮像素子チップを多くする例を示す説明図

【図１１】 図１０の画像情報を合成した様子を示す説
明図

【図１２】 図１０の撮像素子チップの受光部の設定例
を示す説明図

【符号の説明】

２ａ ビームスプリッタ（分割手段） ２ｂ ビームスプリッタ（分割手段） ２ｃ ビームスプリッタ（分割手段） ３ａ 結像面 ３ｂ 結像面 ３ｃ 結像面 ３ｄ 結像面 ４ａ 撮像素子チップ ４ｂ 撮像素子チップ ４ｃ 撮像素子チップ ４ｄ 撮像素子チップ ５ 画像合成回路 １２ ボンディングパッド（接続部） １３ ボンディングパッド（接続部）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 被写体からの撮像光を等しい光量で複数
   に分割して各々異なる位置に被写体像を結像させる分割
   手段と、平面上で分割された複数の受光部を有し前記各
   結像面で被写体像を複数に分割した時に隣接しない分割
   位置にそれらの受光部が配置された複数の撮像素子チッ
   プと、各撮像素子チップからの情報を入力して被写体画
   像を合成する画像合成回路とを備え、前記撮像素子チッ
   プの分割された受光部と受光部との間に該撮像素子チッ
   プの辺縁に設けた接続部に接続される配線を施したこと
   を特徴とする撮像装置。