JPH0564090A

JPH0564090A - 撮像装置

Info

Publication number: JPH0564090A
Application number: JP3225502A
Authority: JP
Inventors: Tadashi Okino; 正沖野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-09-05
Filing date: 1991-09-05
Publication date: 1993-03-12

Abstract

(57)【要約】【目的】一般の撮像素子を用いて有効画素数を増加さ
せ、高画質の撮影画像を得ると同時に、撮像素子チップ
のスペース効率を良くし、ノイズに対する特性を向上さ
せる。【構成】レンズ１を通過した撮像光Ｌをビームスプリ
ッタ２ａ〜２ｃにより分割して複数の等光量のビームＬ
１，Ｌ２，Ｌ３，Ｌ４に分け、各々異なる位置の結像面
３ａ〜３ｄに結像させる。そして、各結像面での被写体
像を複数に分割した時に隣接しない分割位置に各受光部
を配置した各撮像素子チップ４ａ〜４ｄからの画像情報
を画像合成回路５で合成する。また、各撮像素子チップ
４ａ〜４ｄの受光部間に付属回路部を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像管あるいはＣＣ
Ｄ，ＭＯＳ素子等の撮像板を撮像素子として備えた撮像
装置に関するものである。

【０００２】

【従来の技術】被写体からの撮像光をＣＣＤ等の撮像素
子により光電変換し、その電気信号を処理して被写体画
像を表示あるいは記録するような撮像装置が知られてい
る。この光電変換素子として用いられる撮像素子には、
近年の集積回路技術の進歩により数十万画素を持つもの
が量産できるようになり、家庭用のビデオカメラにも多
く使用されている。また、使用者の高画質化の要求に応
じて、現行のＮＴＳＣ規格より高度な所謂ハイビジョン
企画の撮像装置も検討の段階から実用化に移行しつつあ
る。このハイビジョン企画に対応した撮像素子は、２０
０万画素程度の高集積度を要し、高度の製造技術を伴
い、非常に高価なものになるとともに、信号の読み出し
周波数も数十メガヘルツと極めて高いものとなり、回路
技術としても高度のものが要求される。

【０００３】そこで、一般の家庭用ビデオカメラ等に使
用されている数十万画素の撮像素子を被写体像の結像面
に複数個隣接させて配置することにより、数百万画素相
当の高精細度を得ることが考えられるが、通常撮像素子
はパッケージの中に封入されているので、同一平面上で
密着して隣接させることはできない。したがって、上記
のように高度の技術を要する高価な高集積化した撮像素
子を使用せざるを得ない。

【０００４】

【発明が解決しようとする課題】従来の撮像装置にあっ
ては、精細度を上げるには、上記のように高集積化した
撮像素子を使用しなければならないので、高価なものに
なるとともに、難しい回路技術を必要とするという問題
点があった。

【０００５】本発明は、上記のような問題点に着目して
なされたもので、高集積化した撮像素子を用いることな
く、有効画素数を増加させて画質を向上させることがで
き、しかも撮像素子チップのスペース効率が良く、ノイ
ズに対する特性が向上した撮像装置を提供することを目
的としている。

【０００６】

【課題を解決するための手段】本発明の撮像装置は、被
写体からの撮像光を等しい光量で複数に分割して各々異
なる位置に被写体像を結像させる分割手段と、平面上で
分割された複数の受光部を有し前記各結像面で被写体像
を複数に分割した時に隣接しない分割位置にそれらの受
光部が配置された複数の撮像素子チップと、各撮像素子
チップからの情報を入力して被写体画像を合成する画像
合成回路とを備え、前記撮像素子チップの分割された受
光部と受光部との間に該撮像素子の付属回路部を形成し
たものであり、また、撮像素子チップを駆動する駆動回
路を各受光部に対応させて設け、これらの駆動回路を同
一のクロック発生回路からのタイミング信号により制御
するようにし、さらに、撮像素子チップは各受光部の情
報を多重化して出力するようにしたものである。

【０００７】

【作用】本発明の撮像装置においては、被写体からの撮
像光が複数の光路に分割されて導かれ、各々異なる位置
に複数の被写体像が結像される。そして、各被写体像も
複数に分割され、その隣接しない分割位置に各受光部を
配置した撮像素子チップから出力された画像情報が画像
合成回路に入力され、ここで全体の被写体画像が合成さ
れる。その際、複数に分割された受光部と受光部との間
に撮像素子の付属回路部が設けられているので、スペー
ス効率が良く、また配線が短いのでノイズの影響も少な
い。

【０００８】

【実施例】図１は本発明の一実施例による撮像装置の主
要構成図である。図中、１は被写体からの撮像光Ｌが通
る結像用のレンズ、２ａ，２ｂ，２ｃはその撮像光Ｌを
等しい光量で複数のビームＬ１，Ｌ２，Ｌ３，Ｌ４に分
割して各々異なる位置に被写体像を結像させるための分
割手段であるビームスプリッタで、ハーフミラー等で構
成されている。そして、各ビームスプリッタ２ａ，２
ｂ，２ｃは、それぞれ反射率が２５％（１／４）、３３
％（１／３），５０％（１／２）となっており、四つの
複写体像の結像面（焦点面）３ａ，３ｂ，３ｃ，３ｄに
それぞれ等光量のビームＬ１，Ｌ２，Ｌ３，Ｌ４を送
り、各結像面３ａ，３ｂ，３ｃ，３ｄに同じ大きさおよ
び明るさの複写体像を結像させている。４ａ，４ｂ，４
ｃ，４ｄは平面上で分割された複数の受光部を有する撮
像素子チップで、上記各結像面３ａ，３ｂ，３ｃ，３ｄ
での被写体像を複数に分割た時にその隣接しない分割位
置にそれらの受光部が配置されている。５は各撮像素子
チップ４ａ，４ｂ，４ｃ，４ｄからの画像情報を入力し
て全体の被写体画像を合成する画像合成回路である。

【０００９】ここで、上記各結像面３ａ，３ｂ，３ｃ，
３ｄでの被写体像は図２に示すように１６（横４×縦
４）分割しており、その隣り合わない四つの分割位置に
各撮像素子チップ４ａ，４ｂ，４ｃ，４ｄの複数の受光
部Ａ１〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４，Ｄ１〜Ｄ４を
配置している。すなわち、図２の（ａ）に示す結像面３
ａでは、１番目の位置に受光部Ａ１、３番目の位置に受
光部Ａ２、９番目の位置に受光部Ａ３、１１番目の位置
に受光部Ａ４をそれぞれ配置し、図２の（ｂ）に示す結
像面３ｂでは、２番目の位置に受光部Ｂ１、４番目の位
置に受光部Ｂ２、１０番目の位置に受光部Ｂ３、１２番
目の位置に受光部Ｂ４をそれぞれ配置している。また、
図２の（ｃ）に示す結像面３ｃでは、５番目の位置に受
光部Ｃ１、７番目の位置に受光部Ｃ２、１３番目の位置
に受光部Ｃ３、１５番目の位置に受光部Ｃ４をそれぞれ
配置し、図２の（ｄ）に示す結像面３ｄでは、６番目の
位置に受光部Ｄ１、８番目の位置に受光部Ｄ２、１４番
目の位置に受光部Ｄ３、１６番目の位置に受光部Ｄ４を
それぞれ配置している。

【００１０】上記のような各結像面３ａ，３ｂ，３ｃ，
３ｄにおける撮像素子チップ４ａ，４ｂ，４ｃ，４ｄの
配置状態で、各々の１６の受光部Ａ１〜Ａ４，Ｂ１〜Ｂ
４，Ｃ１〜Ｃ４，Ｄ１〜Ｄ４でバラバラに撮影された被
写体の画像情報は、上述のように画像合成回路５により
合成される。図３はその画像情報を合成した様子を示し
たもので、各受光部（Ａ，Ｂ，Ｃ，Ｄ）の被写体像に対
する寄与の状態が示されている。この実施例の場合、各
結像面３ａ，３ｂ，３ｃ，３ｄでの有効画素数は単一の
撮像素子チップを使用した場合に比べて１６倍となり、
等価的に１６倍の画素数の撮像素子を用いて撮影したの
と同じ精細度が得られ、高画質の画像が得られる。

【００１１】ここで、図２の（ａ）〜（ｄ）の受光部の
配置を実現するに当たって、撮像素子のパッケージが十
分小さければ１６個の受光部Ａ１〜Ａ４，Ｂ１〜Ｂ４，
Ｃ１〜Ｃ４，Ｄ１〜Ｄ４を個別の撮像素子で構成するこ
とも可能であるが、パッケージの大きさが大きすぎる場
合には、個別の撮像素子を用いると互いにぶつかってし
まう。そこで、本実施例では例えば焦点面３ａに対して
は、図４の（ａ）の実線に示すように１６分割のうちの
９つ分に相当する大きさの撮像素子チップ４ａを使用し
て、そのうち斜線で示した部分に受光部Ａ１〜Ａａ４を
設定する。また、焦点面３ｂに対しては、図４の（ｂ）
の実線に示すように１６分割のうちの９分に相当する大
きさの撮像素子チップ４ｂを設けて、そのうち斜線で示
した部分に受光部Ｂ１〜Ｂ４を設定する。同様に、焦点
面３ｃに対しては、図４の（ｃ）の実線に示すように１
６分割のうちの９つ分に相当する大きさの撮像素子チッ
プ４ｃを設けて、そのうち斜線で示した部分に受光部Ｃ
１〜Ｃ４を設定する。また、焦点面３ｄに対しては、図
４の（ｄ）の実線に示すように、１６分割のうちの９つ
分に相当する大きさの撮像チップ４ｄを設けて、そのう
ち斜線で示した部分に受光部Ｄ１〜Ｄ４を設定する。

【００１２】その際、各受光部Ａ１〜Ａ４，Ｂ１〜Ｂ
４，Ｃ１〜Ｃ４，Ｄ１〜Ｄ４の大きさは、現在普及して
いる一般的な撮像素子のイメージサイズ（例えば１／
２″サイズ）に設定する。こうすることにより、現在普
及している撮像素子の製造設備（等も含めて）をそのま
ま使用でき、しかも高い歩留まりで（プロセス等が安定
してるため）図４の（ａ）〜（ｄ）に示すような撮像素
子チップ４ａ〜４ｄを製造することができる。

【００１３】さらに、これらの撮像素子チップ４ａ〜４
ｄの製造装置の位置決め精度は極めて高いため、受光部
Ａ１〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４およびＤ１〜Ｄ４
の相対位置も極めて高い精度で設定できる。したがっ
て、受光部の（倒れ方向を含む）位置合せとして、各受
光部Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４およびＤ１〜
Ｄ４の間の位置合わせは無調整であり、撮像素子チップ
４ａ〜４ｄの位置だけを調整すればよい。これは、環
境，経時を含む受光位置精度の安定性からも極めて好ま
しいことである。

【００１４】図５は単一の撮像チップの構造を示す図で
ある。同図中、１０は撮像素子の半導体チップ、１１は
この半導体チップ１０の内部の斜線で示した部分に設け
られた有効受光エリア（受光部）、１２，１２……およ
び１３，１３……は外部ピンへの配線のための複数のボ
ンディングパッドで、このボンディングパッド１２，１
３と半導体チップ１０上の回路とは集積回路（撮像素
子）の製造プロセス中に必要な配線がなされている。図
５に示すように、撮像素子の半導体チップ１０から外部
へのボンディング配線は半導体チップ１０の端から引き
出される。このような構成をとることにより、半導体チ
ップ１０上のボンディングパッド１２，１３と撮像素子
パッケージのリードフレームとの距離は、最短に近くす
ることができる。このため、加工が容易になるとともに
ボンディングワイヤ間の電気的相互干渉も発生しにく
く、安定かつ信頼性も向上したものが得られる。

【００１５】ここで、話を簡単にするため、ボンディン
グパッド１２はドライバ等のように撮像素子に入力する
信号のための端子、ボンディングパッド１３は撮像素子
の光電変換出力等のように撮像素子から出力される信号
のための端子であるとし、電源やグラウンド等それ以外
の端子は適宜何れの側かに接続されるものとすると、図
５に示したような撮像素子をベースに、図４の（ａ）〜
（ｄ）の撮像素子チップ４ａ〜４ｄを構成した場合、各
撮像素子チップの受光部の配置状態は図６に示すように
なる。

【００１６】図６において、１００は図４の撮像素子チ
ップ４ａ〜４ｄに相当する半導体チップ、１１１〜１１
４はその受光で、図４の撮像素子チップ４ａ〜４ｄの受
光部に相当する。そして、図５からわかるように、これ
らの受光部１１１〜１１４のボンディングパッドは、こ
の図６では１２１〜１２４（各々が図５の１２に相当）
および１３１〜１３４（各々が図５の１３に相当）とな
る。

【００１７】図６から明らかな如く、各受光部１１１〜
１１４の間には広大な空白領域（チップ上何にも使われ
ていない部分）が存在し、スペースの利用効率を考える
と無駄が多い、そこで、本実施例では、各受光部と受光
部との間に該撮像素子の付属回路部を形成している。

【００１８】図７は上記受光部と受光部との間の空白部
に入出力回路を設けた例を示す構成図である。この図は
図６と基本的には同じであり、同じ要素には同じ符号を
付してある。したがって、図６と異なる点のみ説明す
る。半導体チップ１００の受光部１１１〜１１４を除い
たほとんどの部分は回路素子が乗っておらず、空白状態
となっている。そこで、図７の２重線で示すように受光
部間の空白部を利用し、入力向けのボンディングパッド
１２１〜１２４を空白領域に作り込まれた入力回路（図
示せず）あるいはドライバ（駆動回路）１６１〜１６４
を介してチップ辺縁に設けたボンディングパッド１４１
〜１４４に接続する。また、出力向けのボンディングパ
ッド１３１〜１３４を同じく空白領域に作り込まれた出
力回路［出力信号の雑音を低減させるための雑音低減回
路、サンプルホールドするためのＳ／Ｈ回路、また後段
の信号処理回路（（利得可変）増幅回路、クランプ回
路、ガンマ補正回路、白・黒クリップ回路等、またＡ／
Ｄ変換器等）］１７１〜１７４を介してチップ辺縁に設
けたボンディングパッド１５１〜１５４に接続する。

【００１９】なお、図７では描き易さの関係からドライ
バ１６１，１６３および出力回路１７２，１７４は受光
部間の空白領域にないように描いてあるが、実際にはこ
れらは受光部間の空白領域に作り込まれている。また、
上述の出力回路１７１〜１７４にはフレームトランスフ
ァ型ＣＣＤやフレームインタライン型ＣＣＤの蓄積部を
含めてもよい。

【００２０】図８は図７の変形例であり、入力側を多重
化した例を示している。両者はほとんど同じであり、同
じ要素には同じ符号を付している。唯一の違いは、ドラ
イバ１６１〜１６４をチップに一つのボンディングパッ
ド１４１を通して制御していることである。これは、ド
ライブ回路の入力インピーダンスが高く、単一のタイミ
ング信号発生器でも十分駆動できるためである。また、
タイミング信号発生器の出力インピーダンスが比較的高
く、４つのドライバを駆動できない場合、タイミング信
号発生器の出力にバッファを接続した上で４つのドライ
バを駆動するようにしてもよい。その場合、バッファは
半導体チップ１００の内部に設けることができる。逆
に、ドライバ１つで複数の受光部を駆動できる場合は、
１つのドライバで複数の受光部を駆動するようにしても
よい。

【００２１】この図の例の場合、各受光部の駆動は一斉
になされる。また、後段の信号処理の関係で、別々に各
受光部を駆動したい場合は、図５のようなやり方をすれ
ば良く、各受光部を同期をとって駆動したい場合は、こ
の図８のやり方の方が単純な上、制度も良く行うことが
できる。更に、この例の場合、半導体チップ１００から
のピンの数が大幅に減らせ、これもメリットの一つであ
る。

【００２２】図９も図７の変形例であり、出力側を多重
化した例を示している。この例でも両者はほとんど同じ
であり、同じ要素には同じ符号を付してある。ここでは
図８と相違する部分のみ説明する。この図９の場合、出
力回路１７１〜１７４はすべてマルチプレクサ１８０に
接続され、チップ上の一つのボンディングパッド１５１
から取り出される。このマルチプレクサ１８０は、半導
体チップ１００の辺縁に設けられたボンディングパッド
１９０からの制御信号により受光部１１１〜１１４の何
れの情報を出力するかを決定する。この構成は、静止画
撮影等において撮影結果を各受光部から面順次（時系列
的）で取り出す場合等に適している。そして、この例の
場合も、半導体チップ１００からのピン数を大幅に減ら
せる。

【００２３】図１０は図９に示した半導体チップの変形
例であり、出力回路１７０の後段にマルチプレクサ１８
０を配置した例を示している。すなわち、両者はほとん
ど同じであり、同じ要素には同じ符号を付してしあるの
で、図８と相違する部分のみ説明する。この図の場合、
出力向けのボンディングパッド１３１〜１３４はすべて
マルチプレクサ１８０に接続され、出力回路１７０を経
てチップ上の一つのボンディングパッド１５１から取り
出される。マルチプレクサ１８０は、半導体チップ１０
０の辺縁に設けられたボンディングパッド１９０からの
制御信号により受光部１１１〜１１４の何れの情報を出
力するかを決定する。この構成は、静止画撮影等におい
て撮影結果を各受光部から面順次（時系列的）で取り出
す場合等に適している。

【００２４】この例の場合も、半導体チップ１００から
のピン数を大幅に減らせる。しかもこの場合、出力回路
１７０がすべての受光部１１１〜１１４に対して共通で
あるため、各受光部１１１〜１１４からの出力特性とし
てもよくマッチングの取れたものが得られる。また、こ
の例において、出力回路１７０にはフレームトランスフ
ァ型およびフレームインタライン型ＣＣＤの場合、各受
光部に共通の蓄積部を設けることもできる。

【００２５】図１０は図１の構成の撮像装置の回路構成
を示すブロック図である。図中、２００１はＣＣＤ等被
写体の光学像を光電変換するための撮像素子で、実際に
は例えば図４の（ａ）の受光部Ａ１を受け持っており、
これにはフレームトランスファ型ＣＣＤやフレームイン
ターライン型ＣＣＤの場合には蓄積部も含まれている。
２１０１は撮像素子２００１を駆動するためのドライ
バ、２８０１は前述の相関２重サンプリング（ＣＤＳ）
回路等の雑音低減回路、２２０１は撮像素子２００１か
らの出力をサンプルホールドするためのＳ／Ｈ回路、２
３０１はＳ／Ｈ回路２２０１によってサンプルホールド
された撮像素子２００１のアナログ出力信号をディジタ
ル信号に変換するＡ／Ｄ変換器、２４０１はＡ／Ｄ変換
器２３０１によってディジタル化された撮像素子２００
１からの被写体像情報を記憶する画像メモリである、そ
して、以上のドライバ２１０１〜画像メモリ２４０１は
前述のタイミング信号発生器であるクロック発生回路２
０５からのタイミング信号によって作動タイミングが制
御される。

【００２６】なお、Ｓ／Ｈ回路２２０１とＡ／Ｄ変換器
２３０１との間に前述の信号処理回路（（利得可変）増
幅器、クランプ回路、ガンマ補正回路、白・黒クリップ
回路等）を設けてもよい。また、雑音低減回路２８０１
〜Ａ／Ｄ変換器２３０の一部あるいは全部を図７〜図９
の半導体チップ１００上に配置することもできる。

【００２７】上記撮像素子２００１〜画像メモリ２４０
１からなる破線で囲まれた部分は撮像ユニットＸ１を構
成する。そして、この撮像ユニットＸ１と全く同じ構成
の撮像ユニットＸ２，Ｘ３，……Ｘ１６により、図４の
（ａ）〜（ｄ）の各受光部Ａ２〜Ａ４、Ｂ１〜Ｂ４，Ｃ
１〜Ｃ４，Ｄ１〜Ｄ４の被写体像の撮像素子による光電
変換から画像メモリによる記憶までの機能が達成され
る。すなわち、各撮像ユニットＸ２〜Ｘ１６にも撮像素
子２００２〜２０１６、ドライバ２２０１〜２１１６、
Ａ／Ｄ変換器２３０２〜２３１６および画像メモリ２４
０２〜２４１６が設けられている。また、この撮像ユニ
ットＸ２，Ｘ３，……Ｘ１６の作動タイミングもクロッ
ク発生回路２０５によって制御される。

【００２８】図１１の回路において、１６分割された被
写体像の各部の情報は、各々の画像メモリ２４０１〜２
４１６に記憶される。そして、これらの情報は画像合成
回路５によって読み出され、図３の形に合成された上で
出力端子６に出力される。この時画像合成回路５の作動
タイミングもクロック発生回路２０５によって制御され
る。

【００２９】ここで、上述の画像メモリ２０４１〜２４
１６や、画像合成回路５は一般的に使用されている公知
のメモリおよびその制御技術を用いて容易に実現でき
る。したがって、その詳細説明は省略する。

【００３０】なお、上述の実施例において、図１２に示
す４個の撮像素子単位で受光部Ａ，Ｂ，Ｃ，Ｄを横に並
べることで、撮像素子の実効画素数は無限に大きくする
ことができ、理論的に精細度を無限に良くすることがで
きる。例えば図１３（ａ）〜（ｄ）は６４個の撮像素子
で構成した例を示し、図１４はそれらの画像情報を合成
した様子を示す。この例においても、前記と同様図１５
の（ａ）〜（ｄ）のように受光部を設定すると、各半導
体チップの大部分は空白領域になる。したがって、図７
〜図９と全く同様の方法で半導体チップの空白部を利用
して付属回路部を形成することにより、半導体チップの
スペース効率を良くすることができ、半導体チップから
の接続線数を減らしたりすることも可能になり、またノ
イズに対する特性が向上する。

【００３１】このように、現在業務用多板式カメラ等で
用いられている結像光路をビームスプリッタにより複数
に分割することで、等価的な撮像素子の実効画素数を大
幅に増加させることができ、高画質の画像を得ることが
できる。しかも、各結像面を現在技術的には十分に確率
された普及品撮像素子大の受光部を間引きして配置した
１枚の撮像素子チップで形成できるため、普及品撮像素
子の製造装置（フォトマスク含む）や工程が共用できる
と共に、受光部の相対位置制度や平面度等の点でも極め
て高性能のものが高い歩留まりで製造できる。また、各
撮像素子チップ（複数受光部付き）１枚を各結像面に配
置するため、各受光部を個別の撮像素子チップで構成す
る場合に比べてより高精度で安定して撮像素子チップ
（受光部）の位置決めを行うことができる。

【００３２】さらに、ボンディングパッドが全て半導体
チップの辺縁にきているため、加工性，信頼性ともに優
れた構成となる。しかも、半導体チップ上の受光部と受
光部との間の空白部に、入出力回路等の付属回路部を形
成することにより、チップスペースの有効利用を図るこ
とができるとともに、特に出力側の微弱な信号を長くの
ばすこともなくなり、ノイズに対する特性等が向上し、
優れたものを実現することができる。

【００３３】また、本発明装置の作動周波数は現在ホー
ムビデオカメラで使用されている程度のもので間に合
い、ハイビジョン等で要求される程の高周波は必要ない
ため、従来使用されている回路部品および技術で容易に
実現することができる。

【００３４】

【発明の効果】以上のように、本発明によれば、被写体
からの撮像光を等しい光量で複数に分割して各々異なる
位置に被写体像を結像させ、各結像面で被写体像を複数
に分割した時に隣接しない分割位置に撮像素子チップの
複数に分割された受光部を配置し、各撮像素子チップか
らの画像情報を後で合成するようにし、また、複数に分
割された受光部と受光部との間に撮像素子の付属回路部
を設けるようにしたので、高集積化した撮像素子を用い
ることなく、一般の撮像素子で有効画素数を増加させて
画質を向上させることができ、しかも撮像素子チップの
スペース効率が良くなり、ノイズに対する特性も向上す
るという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の主要構成図

【図２】図１の各結像面の様子を示す説明図

【図３】図２の画像情報を合成した様子を示す説明図

【図４】図２の撮像素子チップの各受光部の設定例を
示す説明図

【図５】通常の撮像素子チップの詳細構成図

【図６】図４の撮像素子チップの詳細構成図

【図７】図６の半導体チップの受光部間に入出力回路
を設けた例を示す構成図

【図８】図７の半導体チップで入力側を多重化した例
を示す構成図

【図９】図７の半導体チップで出力側を多重化した例
を示す構成図

【図１０】図９の半導体チップで出力回路の後段にマ
ルチプレクサを配置した例を示す構成図

【図１１】図１の構成の撮像装置の回路構成を示すブ
ロック図

【図１２】実効画素数を多くする場合の基本単位を示
す説明図

【図１３】撮像素子チップを多くする例を示す説明図

【図１４】図１３の画像情報を合成した様子を示す説
明図

【図１５】図１３の撮像素子チップの受光部の設定例
を示す説明図

【符号の説明】

２ａビームスプリッタ（分割手段）２ｂビームスプリッタ（分割手段）２ｃビームスプリッタ（分割手段）３ａ結像面３ｂ結像面３ｃ結像面３ｄ結像面４ａ撮像素子チップ４ｂ撮像素子チップ４ｃ撮像素子チップ４ｄ撮像素子チップ５画像合成回路

Claims

【特許請求の範囲】

【請求項１】被写体からの撮像光を等しい光量で複数
に分割して各々異なる位置に被写体像を結像させる分割
手段と、平面上で分割された複数の受光部を有し前記各
結像面で被写体像を複数に分割した時に隣接しない分割
位置にそれらの受光部が配置された複数の撮像素子チッ
プと、各撮像素子チップからの情報を入力して被写体画
像を合成する画像合成回路とを備え、前記撮像素子チッ
プの分割された受光部と受光部との間に該撮像素子の付
属回路部を形成したことを特徴とする撮像装置。
【請求項２】前記撮像素子チップを駆動する駆動回路
を各受光部に対応させて設け、これらの駆動回路を同一
のクロック発生回路からのタイミング信号により制御す
ることを特徴とする請求項１記載の撮像装置。
【請求項３】前記撮像素子チップは各受光部の情報を
多重化して出力することを特徴とする請求項１または２
記載の撮像装置。