JPH0581042A - プライオリテイ制御回路 - Google Patents
プライオリテイ制御回路Info
- Publication number
- JPH0581042A JPH0581042A JP3242979A JP24297991A JPH0581042A JP H0581042 A JPH0581042 A JP H0581042A JP 3242979 A JP3242979 A JP 3242979A JP 24297991 A JP24297991 A JP 24297991A JP H0581042 A JPH0581042 A JP H0581042A
- Authority
- JP
- Japan
- Prior art keywords
- request
- requests
- priority
- port
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 優先順位が低いリクエストであっても、その
待ち時間を一定時間以内に抑える手段を具備するプライ
オリティ制御回路に関し、異なるリクエストポートのリ
クエストどうしが同じタイミングで互いを抑止し合うこ
とによって、両方のリクエストの待ち状態が継続すると
いう問題点を取り除くことを目的とする。 【構成】 クロックパルスを分周する分周カウンタを設
け、他のリクエストポートのリクエストが選択されるこ
とをリクエストポートごとに異なるタイミングで抑止す
る手段を設けることにより構成する。
待ち時間を一定時間以内に抑える手段を具備するプライ
オリティ制御回路に関し、異なるリクエストポートのリ
クエストどうしが同じタイミングで互いを抑止し合うこ
とによって、両方のリクエストの待ち状態が継続すると
いう問題点を取り除くことを目的とする。 【構成】 クロックパルスを分周する分周カウンタを設
け、他のリクエストポートのリクエストが選択されるこ
とをリクエストポートごとに異なるタイミングで抑止す
る手段を設けることにより構成する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のリクエストの中
からひとつまたは複数のリクエストを選択するプライオ
リティ制御回路に関する。
からひとつまたは複数のリクエストを選択するプライオ
リティ制御回路に関する。
【０００２】ひとつあるいは複数の中央処理装置、入出
力チャネル、主記憶装置および記憶制御装置を有する情
報処理システムにおいて、各中央処理装置および入出力
チャネルが主記憶装置にアクセスする際、多数のリクエ
ストが同時に記憶制御装置のリクエストポートに存在す
ることがある。この場合、各リクエストの要求元および
その内容に応じて処理可能なリクエストが選択される。
続いて、優先順位の高いリクエストから順に処理され
る。しかし、リクエストの優先順位が低い場合、あるい
は他のリクエストが処理中であることに起因して禁止条
件に該当するために主記憶装置へのアクセスが禁止され
る場合に、リクエストが待ち状態から開放されない状況
に陥る可能性がある。従って、このような状況を避ける
必要がある。
力チャネル、主記憶装置および記憶制御装置を有する情
報処理システムにおいて、各中央処理装置および入出力
チャネルが主記憶装置にアクセスする際、多数のリクエ
ストが同時に記憶制御装置のリクエストポートに存在す
ることがある。この場合、各リクエストの要求元および
その内容に応じて処理可能なリクエストが選択される。
続いて、優先順位の高いリクエストから順に処理され
る。しかし、リクエストの優先順位が低い場合、あるい
は他のリクエストが処理中であることに起因して禁止条
件に該当するために主記憶装置へのアクセスが禁止され
る場合に、リクエストが待ち状態から開放されない状況
に陥る可能性がある。従って、このような状況を避ける
必要がある。
【０００３】
【従来の技術】図４は、従来の技術を説明する図であ
る。従来のプライオリティ制御回路は、リクエストを受
け付ける複数のリクエストポートを有するリクエストポ
ート部２５と、リクエストポートにあるリクエストの内
容がアクセス可能か否かを示すアクセス禁止条件を検査
し、その検査結果と優先順位とに基づいてリクエストを
選択するプライオリティ回路２６と、リクエストがプラ
イオリティに参加した時点からの経過時間を計数する待
ち状態カウンタを有する待ち状態カウンタ部２７とを具
備する。新たに発生する種々のリクエストは、まず要求
元の装置に対応して設けられたリクエストポートにセッ
トされる。プライオリティ回路２６は、このリクエスト
の内容がアクセス可能なものであるかを検査し、アクセ
ス可能なリクエストを選択する。選択されたリクエスト
は、優先順位の高い順に処理される。
る。従来のプライオリティ制御回路は、リクエストを受
け付ける複数のリクエストポートを有するリクエストポ
ート部２５と、リクエストポートにあるリクエストの内
容がアクセス可能か否かを示すアクセス禁止条件を検査
し、その検査結果と優先順位とに基づいてリクエストを
選択するプライオリティ回路２６と、リクエストがプラ
イオリティに参加した時点からの経過時間を計数する待
ち状態カウンタを有する待ち状態カウンタ部２７とを具
備する。新たに発生する種々のリクエストは、まず要求
元の装置に対応して設けられたリクエストポートにセッ
トされる。プライオリティ回路２６は、このリクエスト
の内容がアクセス可能なものであるかを検査し、アクセ
ス可能なリクエストを選択する。選択されたリクエスト
は、優先順位の高い順に処理される。
【０００４】しかし、プライオリティ制御回路内で、自
分より高い優先順位を持つリクエストが長期間存在する
場合、あるいは直前に受け付けられたリクエストが記憶
制御装置内のビジー状態をオンにし、アクセス禁止状態
に該当するようになった場合などには、そのリクエスト
は処理されずに、待ち状態が長い間続くことになる。
分より高い優先順位を持つリクエストが長期間存在する
場合、あるいは直前に受け付けられたリクエストが記憶
制御装置内のビジー状態をオンにし、アクセス禁止状態
に該当するようになった場合などには、そのリクエスト
は処理されずに、待ち状態が長い間続くことになる。
【０００５】そこで、従来は各リクエストがプライオリ
ティに参加した時からの経過時間を計数する待ち状態カ
ウンタを設け、一定時間が経過したリクエストについて
は、それ以上の待ちを生じさせないようにした。すなわ
ち、一定時間待ち状態が続いたリクエストがあった場合
には、プライオリティに参加した他のリクエストが選択
され、処理されることのないようにして、一定時間待ち
状態が続いたリクエストの選択および処理を行なった。
ティに参加した時からの経過時間を計数する待ち状態カ
ウンタを設け、一定時間が経過したリクエストについて
は、それ以上の待ちを生じさせないようにした。すなわ
ち、一定時間待ち状態が続いたリクエストがあった場合
には、プライオリティに参加した他のリクエストが選択
され、処理されることのないようにして、一定時間待ち
状態が続いたリクエストの選択および処理を行なった。
【０００６】
【発明が解決しようとする課題】ところが、この従来の
制御方法では、複数のリクエストが同一期間内にプライ
オリティに参加したとき、一定時間経過後に同時に他の
リクエストを抑止しようとするため、互いに相手のリク
エストを抑止し合い続けるという問題点を生じた。結
局、アクセス禁止条件にかからないものだけが処理され
ることになり、アクセス禁止条件に該当し続けるリクエ
ストは無期限の待ちを生じることになった。このよう
に、従来は、複数のリクエストが待ち状態の経過を契機
として他のリクエストポートにあるリクエストを抑止し
ようとした際、全てのリクエストは禁止条件となり、待
ち時間に期限を設けるという制御が有効に機能しない場
合があるという問題点があった。
制御方法では、複数のリクエストが同一期間内にプライ
オリティに参加したとき、一定時間経過後に同時に他の
リクエストを抑止しようとするため、互いに相手のリク
エストを抑止し合い続けるという問題点を生じた。結
局、アクセス禁止条件にかからないものだけが処理され
ることになり、アクセス禁止条件に該当し続けるリクエ
ストは無期限の待ちを生じることになった。このよう
に、従来は、複数のリクエストが待ち状態の経過を契機
として他のリクエストポートにあるリクエストを抑止し
ようとした際、全てのリクエストは禁止条件となり、待
ち時間に期限を設けるという制御が有効に機能しない場
合があるという問題点があった。
【０００７】本発明は、このような従来の問題点に鑑
み、長時間の待ちによって複数のリクエストが他のリク
エストを抑止しようとする場合において、それぞれのリ
クエストに他のリクエストを抑止できる期間を個別に定
め、複数のリクエストが同時に抑止を行なうことがない
ようにし、一定周期後には必ず全ての待ち状態にあった
リクエストが処理されるようにし、プライオリティ制御
の効率化を実現することを目的とする。
み、長時間の待ちによって複数のリクエストが他のリク
エストを抑止しようとする場合において、それぞれのリ
クエストに他のリクエストを抑止できる期間を個別に定
め、複数のリクエストが同時に抑止を行なうことがない
ようにし、一定周期後には必ず全ての待ち状態にあった
リクエストが処理されるようにし、プライオリティ制御
の効率化を実現することを目的とする。
【０００８】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。すなわち、本発明は、リクエストを保持するため
の複数のリクエストポートを有するリクエストポート部
と、各リクエストポートが保持するリクエストの中から
一つまたは複数のリクエストを選択するプライオリティ
選択部と、各リクエストポートが保持するリクエストの
待ち時間を管理する待ち状態カウンタを有する待ち状態
カウンタ部と、あるリクエストポートが保持するリクエ
ストの待ち時間が一定時間以上になったときに前記待ち
状態カウンタが出力する抑止要求に従って他のリクエス
トポートが保持するリクエストが選択されるのを抑止す
るリクエスト抑止部とを具備することにより、優先順位
が低いリクエストであっても、その待ち時間が一定時間
以下になるように構成するプライオリティ制御回路にお
いて、クロックパルスを分周する回路を設けると共に、
該回路の出力に基づいて、前記リクエスト抑止部が、リ
クエストポートごとに異なるタイミングで他のリクエス
トポートが保持するリクエストが選択されるのを抑止す
るように制御する手段を設けるプライオリティ制御回路
である。
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。すなわち、本発明は、リクエストを保持するため
の複数のリクエストポートを有するリクエストポート部
と、各リクエストポートが保持するリクエストの中から
一つまたは複数のリクエストを選択するプライオリティ
選択部と、各リクエストポートが保持するリクエストの
待ち時間を管理する待ち状態カウンタを有する待ち状態
カウンタ部と、あるリクエストポートが保持するリクエ
ストの待ち時間が一定時間以上になったときに前記待ち
状態カウンタが出力する抑止要求に従って他のリクエス
トポートが保持するリクエストが選択されるのを抑止す
るリクエスト抑止部とを具備することにより、優先順位
が低いリクエストであっても、その待ち時間が一定時間
以下になるように構成するプライオリティ制御回路にお
いて、クロックパルスを分周する回路を設けると共に、
該回路の出力に基づいて、前記リクエスト抑止部が、リ
クエストポートごとに異なるタイミングで他のリクエス
トポートが保持するリクエストが選択されるのを抑止す
るように制御する手段を設けるプライオリティ制御回路
である。
【０００９】
【作用】図１は、本発明のブロック図である。図１にお
いて、リクエストポート部１は、外部からのリクエスト
を受け付ける複数のリクエストポートを有する。リクエ
ストポートは、リクエストを受け付けるとセット信号を
オンにする。プライオリティ選択部２は、リクエストポ
ートが受け付けたリクエストの中からひとつまたは複数
のリクエストを選択する。待ち状態カウンタ部３は、リ
クエストポート部１が出力するセット信号がオンの間、
分周カウンタ部５が出力する遷移周期信号をもとにリク
エストの待ち時間を計数する。そして、待ち時間が一定
時間を越えると、他のリクエストを抑止するために抑止
要求を出力する。
いて、リクエストポート部１は、外部からのリクエスト
を受け付ける複数のリクエストポートを有する。リクエ
ストポートは、リクエストを受け付けるとセット信号を
オンにする。プライオリティ選択部２は、リクエストポ
ートが受け付けたリクエストの中からひとつまたは複数
のリクエストを選択する。待ち状態カウンタ部３は、リ
クエストポート部１が出力するセット信号がオンの間、
分周カウンタ部５が出力する遷移周期信号をもとにリク
エストの待ち時間を計数する。そして、待ち時間が一定
時間を越えると、他のリクエストを抑止するために抑止
要求を出力する。
【００１０】リクエスト抑止部４は、抑止要求を受ける
ことによって、リクエストの待ち状態が一定時間以上に
なったことを検知し、分周カウンタ部５が出力する抑止
制御信号に従って抑止信号をオンにする。プライオリテ
ィ選択部２は、抑止信号がオンになると、そのオンを生
じさせたリクエスト以外のリクエストを抑止し、そのオ
ンを生じさせたリクエストを選択し出力する。分周カウ
ンタ部５は、クロックパルスを入力し、これを分周して
抑止制御信号並びに遷移周期信号を出力する。
ことによって、リクエストの待ち状態が一定時間以上に
なったことを検知し、分周カウンタ部５が出力する抑止
制御信号に従って抑止信号をオンにする。プライオリテ
ィ選択部２は、抑止信号がオンになると、そのオンを生
じさせたリクエスト以外のリクエストを抑止し、そのオ
ンを生じさせたリクエストを選択し出力する。分周カウ
ンタ部５は、クロックパルスを入力し、これを分周して
抑止制御信号並びに遷移周期信号を出力する。
【００１１】
【実施例】図２は、本発明の構成例を示す図である。ま
た、図３は本発明の動作を説明するタイミングチャート
の図である。以下、図３に示すタイミングチャートを参
照しながら図２について説明する。図２に示す構成例に
おいて、四つのリクエストポート６〜９を設けている。
不図示の装置ＡはリクエストＡをリクエストポート６へ
発行し、不図示の装置ＢはリクエストＢをリクエストポ
ート７へ、不図示の装置ＣはリクエストＣをリクエスト
ポート８へ、不図示の装置ＤはリクエストＤをリクエス
トポート９へ発行するものとする。
た、図３は本発明の動作を説明するタイミングチャート
の図である。以下、図３に示すタイミングチャートを参
照しながら図２について説明する。図２に示す構成例に
おいて、四つのリクエストポート６〜９を設けている。
不図示の装置ＡはリクエストＡをリクエストポート６へ
発行し、不図示の装置ＢはリクエストＢをリクエストポ
ート７へ、不図示の装置ＣはリクエストＣをリクエスト
ポート８へ、不図示の装置ＤはリクエストＤをリクエス
トポート９へ発行するものとする。
【００１２】各リクエストポート６〜９は、リクエスト
を受け付けると対応するセット信号をオンにする。図３
では、英字符Ｔａが示すタイミングでリクエストポート
６がリクエストＡを受け付けており、リクエストＡに基
づくセット信号がオフからオンへ変化している。同様
に、英字符Ｔｂが示すタイミングでリクエストポート８
がリクエストＣを受け付けており、リクエストＣに基づ
くセット信号がオフからオンへ変化している。各待ち状
態カウンタ１５〜１８は、カウントイネーブル端子ＣＴ
Ｅにオンの入力信号があるときにカウント動作をし、入
力信号がオフの間は初期状態をとる。
を受け付けると対応するセット信号をオンにする。図３
では、英字符Ｔａが示すタイミングでリクエストポート
６がリクエストＡを受け付けており、リクエストＡに基
づくセット信号がオフからオンへ変化している。同様
に、英字符Ｔｂが示すタイミングでリクエストポート８
がリクエストＣを受け付けており、リクエストＣに基づ
くセット信号がオフからオンへ変化している。各待ち状
態カウンタ１５〜１８は、カウントイネーブル端子ＣＴ
Ｅにオンの入力信号があるときにカウント動作をし、入
力信号がオフの間は初期状態をとる。
【００１３】また、カウント動作は、カウントパルス端
子ＣＴＰが受ける遷移周期信号のパルスに基づいて行な
う。図２において、遷移周期信号は、抑止許可状態遷移
カウンタ２４が端子ＳＴＯから出力するリクエストＡに
係る抑止制御信号と等しいものとしている。すなわち、
図３に示すリクエストＡに係る抑止制御信号は、遷移周
期信号と同一のものとして構成してある。
子ＣＴＰが受ける遷移周期信号のパルスに基づいて行な
う。図２において、遷移周期信号は、抑止許可状態遷移
カウンタ２４が端子ＳＴＯから出力するリクエストＡに
係る抑止制御信号と等しいものとしている。すなわち、
図３に示すリクエストＡに係る抑止制御信号は、遷移周
期信号と同一のものとして構成してある。
【００１４】リクエストＡに係る待ち状態カウンタ１５
は、リクエストＡに係る抑止制御信号に等しい遷移周期
信号のパルスを受けた時に、リクエストＡに係るセット
信号がオンであれば加算動作を行なう。加算は、 “００”→“０１”→“１０”→“１１”→“００”→
・・・ のように行なう。図３においては、英字符Ｔａが示すタ
イミングから英字符Ｔｃが示すタイミングまでの間でリ
クエストＡに係るセット信号がオンになっているのでそ
の間、リクエストＡに係る待ち状態カウンタ１５が加算
動作を行なっている。同様に、リクエストＣに係る待ち
状態カウンタ１７は、英字符Ｔｂが示すタイミングから
英字符Ｔｄが示すタイミングまでの間で加算動作を行な
っている。リクエストＢおよびＤに係る待ち状態カウン
タ１６，１８は、図３に示す期間で対応するセット信号
がオフなので初期状態の“００”の値を保っている。
は、リクエストＡに係る抑止制御信号に等しい遷移周期
信号のパルスを受けた時に、リクエストＡに係るセット
信号がオンであれば加算動作を行なう。加算は、 “００”→“０１”→“１０”→“１１”→“００”→
・・・ のように行なう。図３においては、英字符Ｔａが示すタ
イミングから英字符Ｔｃが示すタイミングまでの間でリ
クエストＡに係るセット信号がオンになっているのでそ
の間、リクエストＡに係る待ち状態カウンタ１５が加算
動作を行なっている。同様に、リクエストＣに係る待ち
状態カウンタ１７は、英字符Ｔｂが示すタイミングから
英字符Ｔｄが示すタイミングまでの間で加算動作を行な
っている。リクエストＢおよびＤに係る待ち状態カウン
タ１６，１８は、図３に示す期間で対応するセット信号
がオフなので初期状態の“００”の値を保っている。
【００１５】ゲート１９〜２２は、待ち状態カウンタ１
５〜１８が出力する抑止要求と抑止許可状態遷移カウン
タ２４が出力する抑止制御信号との論理積をとり、抑止
信号を出力する。抑止要求は、待ち状態カウンタ１５〜
１８が“１１”のときがオンであり、“００”，“０
１”および“１０”のときオフである。抑止制御信号
は、抑止許可状態遷移カウンタ２４が分周カウンタ２３
の出力をもとに生成しているものである。抑止許可状態
遷移カウンタ２４は、４ステートのリングカウンタであ
り、出力端子“ＳＴ０”〜“ＳＴ３”より図３に示すよ
うな抑止制御信号を出力している。
５〜１８が出力する抑止要求と抑止許可状態遷移カウン
タ２４が出力する抑止制御信号との論理積をとり、抑止
信号を出力する。抑止要求は、待ち状態カウンタ１５〜
１８が“１１”のときがオンであり、“００”，“０
１”および“１０”のときオフである。抑止制御信号
は、抑止許可状態遷移カウンタ２４が分周カウンタ２３
の出力をもとに生成しているものである。抑止許可状態
遷移カウンタ２４は、４ステートのリングカウンタであ
り、出力端子“ＳＴ０”〜“ＳＴ３”より図３に示すよ
うな抑止制御信号を出力している。
【００１６】ゲート１０〜１３は、抑止信号がオフのと
きにリクエストポート６〜９にあるリクエストを選択す
ることができる。図３のタイミングチャートでは、英字
符Ｔｅが示すタイミングで、リクエストＢ，Ｃ，Ｄに対
するリクストＡの抑止信号がオンになっているので、ゲ
ート１１〜１３はリクエストポート７〜９にあるリクエ
ストを選択することができない。一方、待ち状態の続い
たリクエストＡは、他のリクエストが抑止されているの
で選択され、待ち状態から解放される。その後、このリ
クエストＡはリクエストプライオリティ処理回路１４で
処理される。同様に、リクエストＣは英字符Ｔｆが示す
タイミングで選択され待ち状態から解放される。
きにリクエストポート６〜９にあるリクエストを選択す
ることができる。図３のタイミングチャートでは、英字
符Ｔｅが示すタイミングで、リクエストＢ，Ｃ，Ｄに対
するリクストＡの抑止信号がオンになっているので、ゲ
ート１１〜１３はリクエストポート７〜９にあるリクエ
ストを選択することができない。一方、待ち状態の続い
たリクエストＡは、他のリクエストが抑止されているの
で選択され、待ち状態から解放される。その後、このリ
クエストＡはリクエストプライオリティ処理回路１４で
処理される。同様に、リクエストＣは英字符Ｔｆが示す
タイミングで選択され待ち状態から解放される。
【００１７】他の実施例として、上記実施例の構成に加
えて、ある一定時間の待ちを生じたリクエストに対し、
優先順位を上げる指示を行なう優先順位変更回路を設け
るという発明がある。例えば、２ビットの待ち状態カウ
ンタの値が“１０”になったときに優先順位変更回路が
作用し、そのリクエストの優先順位を上げるように構成
する。優先順位が上がったにもかかわらずそのリクエス
トが、待ち状態カウンタの値が“１１”になるまで待ち
状態を継続したならば、先の実施例と同様に抑止制止制
御を行なうようにする。
えて、ある一定時間の待ちを生じたリクエストに対し、
優先順位を上げる指示を行なう優先順位変更回路を設け
るという発明がある。例えば、２ビットの待ち状態カウ
ンタの値が“１０”になったときに優先順位変更回路が
作用し、そのリクエストの優先順位を上げるように構成
する。優先順位が上がったにもかかわらずそのリクエス
トが、待ち状態カウンタの値が“１１”になるまで待ち
状態を継続したならば、先の実施例と同様に抑止制止制
御を行なうようにする。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
優先順位またはアクセス禁止条件によって複数のリクエ
ストが選択されずに長時間待たされる結果、遷移周期信
号のあるパルスから次のパルスまでの同一の待ち状態遷
移期間内で、他のリクエストポートからリクエストが選
択されるのを抑止する際に、必ず一定期間内ですべての
待ち状態が解消し、かつ、リクエストが抑止される期間
も短縮できるという効果を奏し、プライオリティ制御の
効率化による情報処理システムの性能向上に寄与すると
ころが大きい。
優先順位またはアクセス禁止条件によって複数のリクエ
ストが選択されずに長時間待たされる結果、遷移周期信
号のあるパルスから次のパルスまでの同一の待ち状態遷
移期間内で、他のリクエストポートからリクエストが選
択されるのを抑止する際に、必ず一定期間内ですべての
待ち状態が解消し、かつ、リクエストが抑止される期間
も短縮できるという効果を奏し、プライオリティ制御の
効率化による情報処理システムの性能向上に寄与すると
ころが大きい。
【図１】本発明のブロック図である。
【図２】本発明の構成例を示す図である。
【図３】本発明の動作を説明するタイミングチャートの
図である。
図である。
【図４】従来の技術を説明する図である。
１，２５ リクエストポート部 ２ プライオリティ選択部 ３ 待ち状態カウンタ部 ４ リクエスト抑止部 ５ 分周カウンタ部 ６〜９ リクエストポート １０〜１３，１９〜２２ ゲート １４ リクエストプライオリティ処理回路 １５〜１８，２７ 待ち状態カウンタ ２３ 分周回路 ２４ 抑止許可状態遷移カウンタ ２６ プライオリティ回路
Claims (1)
- 【請求項１】 リクエストを保持するための複数のリク
エストポートを有するリクエストポート部（１）と、各
リクエストポートが保持するリクエストの中から一つま
たは複数のリクエストを選択するプライオリティ選択部
（２）と、各リクエストポートが保持するリクエストの
待ち時間を管理する待ち状態カウンタを有する待ち状態
カウンタ部（３）と、あるリクエストポートが保持する
リクエストの待ち時間が一定時間以上になったときに前
記待ち状態カウンタが出力する抑止要求に従って他のリ
クエストポートが保持するリクエストが選択されるのを
抑止するリクエスト抑止部（４）とを具備することによ
り、優先順位が低いリクエストであっても、その待ち時
間が一定時間以内になるように構成するプライオリティ
制御回路において、 クロックパルスを分周する回路を設けると共に、 該回路の出力に基づいて、前記リクエスト抑止部（４）
が、リクエストポートごとに異なるタイミングで他のリ
クエストポートが保持するリクエストが選択されるのを
抑止するように制御する手段を設けることを特徴とする
プライオリティ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242979A JP2577146B2 (ja) | 1991-09-24 | 1991-09-24 | プライオリティ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242979A JP2577146B2 (ja) | 1991-09-24 | 1991-09-24 | プライオリティ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0581042A true JPH0581042A (ja) | 1993-04-02 |
| JP2577146B2 JP2577146B2 (ja) | 1997-01-29 |
Family
ID=17097089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242979A Expired - Lifetime JP2577146B2 (ja) | 1991-09-24 | 1991-09-24 | プライオリティ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577146B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010134628A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Technology Corp | メモリコントローラおよびデータ処理装置 |
| US8296489B2 (en) | 2007-07-16 | 2012-10-23 | Mstar Semiconductor, Inc. | Priority control device |
| US20140052941A1 (en) * | 2012-08-20 | 2014-02-20 | Fujitsu Limited | Calculation processing device and control method for calculation processing device |
| JP2019109726A (ja) * | 2017-12-19 | 2019-07-04 | 富士通株式会社 | 演算処理装置、メモリアクセスコントローラおよび演算処理装置の制御方法 |
-
1991
- 1991-09-24 JP JP3242979A patent/JP2577146B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8296489B2 (en) | 2007-07-16 | 2012-10-23 | Mstar Semiconductor, Inc. | Priority control device |
| TWI381353B (zh) * | 2007-07-16 | 2013-01-01 | Mstar Semiconductor Inc | Priority control device |
| JP2010134628A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Technology Corp | メモリコントローラおよびデータ処理装置 |
| US20140052941A1 (en) * | 2012-08-20 | 2014-02-20 | Fujitsu Limited | Calculation processing device and control method for calculation processing device |
| JP2014038544A (ja) * | 2012-08-20 | 2014-02-27 | Fujitsu Ltd | 演算処理装置および演算処理装置の制御方法 |
| JP2019109726A (ja) * | 2017-12-19 | 2019-07-04 | 富士通株式会社 | 演算処理装置、メモリアクセスコントローラおよび演算処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2577146B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8041870B1 (en) | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors | |
| US5444855A (en) | System for guaranteed CPU bus access by I/O devices monitoring separately predetermined distinct maximum non CPU bus activity and inhibiting I/O devices thereof | |
| US4972313A (en) | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts | |
| US20020178311A1 (en) | Quantized queue length arbiter | |
| JP2009301588A (ja) | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 | |
| US7213084B2 (en) | System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit | |
| JPH0581042A (ja) | プライオリテイ制御回路 | |
| US6678331B1 (en) | MPEG decoder using a shared memory | |
| US7836235B2 (en) | Resource management device | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JP4549458B2 (ja) | Ｄｍａ転送装置 | |
| JP2004334361A (ja) | マルチポートメモリ | |
| US7747806B2 (en) | Resource use management device, resource use management system, and control method for a resource use management device | |
| JPH0660017A (ja) | 競合回路 | |
| JP2005173859A (ja) | メモリアクセス制御回路 | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| JP5494925B2 (ja) | 半導体集積回路、情報処理装置およびプロセッサ性能保証方法 | |
| JPH07160629A (ja) | マイクロプロセッサ | |
| JPH0240754A (ja) | Ｄｍａユニット | |
| JPH04271448A (ja) | バス監視装置 | |
| JPH0744491A (ja) | 競合調停装置 | |
| JPH0235552A (ja) | 割込制御回路 | |
| JPH05158864A (ja) | Ｄｍａ制御装置 | |
| JPH0736820A (ja) | Ｉ／ｏ制御装置 | |
| JPS63265349A (ja) | デ−タ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |