JPH0580019B2 - - Google Patents
Info
- Publication number
- JPH0580019B2 JPH0580019B2 JP59096164A JP9616484A JPH0580019B2 JP H0580019 B2 JPH0580019 B2 JP H0580019B2 JP 59096164 A JP59096164 A JP 59096164A JP 9616484 A JP9616484 A JP 9616484A JP H0580019 B2 JPH0580019 B2 JP H0580019B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- slave controllers
- master controller
- controller
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 19
- 230000004397 blinking Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- NOQGZXFMHARMLW-UHFFFAOYSA-N Daminozide Chemical compound CN(C)NC(=O)CCC(O)=O NOQGZXFMHARMLW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は単一の少なくとも半二重回線を介して
各々に単一の送受信部を備えるのみでマスター機
と複数のスレーブ機との間でデータ転送が行なえ
るようにしたシリアルデータリンクの制御システ
ムに関する。
各々に単一の送受信部を備えるのみでマスター機
と複数のスレーブ機との間でデータ転送が行なえ
るようにしたシリアルデータリンクの制御システ
ムに関する。
従来のシリアルデータリンクの制御システムと
して、例えば、第１図に示すように、システムを
総括的に制御するマスターコントローラ１と、該
マスターコントローラ１に従属し、該コントロー
ラよりの指令に基づいて特定の制御対象機器を制
御すると共に制御過程で得られたデータをマスタ
ーコントローラ１に転送する複数のスレーブコン
トローラ２，３及び４と、該スレーブコントロー
ラ２〜４の各々を個別にマスターコントローラ１
に接続する回線５ａ，５ｂ，５ｃとより構成され
る。
して、例えば、第１図に示すように、システムを
総括的に制御するマスターコントローラ１と、該
マスターコントローラ１に従属し、該コントロー
ラよりの指令に基づいて特定の制御対象機器を制
御すると共に制御過程で得られたデータをマスタ
ーコントローラ１に転送する複数のスレーブコン
トローラ２，３及び４と、該スレーブコントロー
ラ２〜４の各々を個別にマスターコントローラ１
に接続する回線５ａ，５ｂ，５ｃとより構成され
る。
マスターコントローラ１は、プログラムに従つ
てスレーブコントローラ２〜４及びコンソール等
よりの情報に基づいてスレーブコントローラ２〜
４及び、その他の機器を総括的に制御するための
処理を実行するCPU１１と、該CPU１１に処理
を実行するためのプログラムが格納されたROM
及び処理結果のほかスレーブコントローラ２〜４
よりのデータを記憶するRAMを含んで構成され
るメモリ１２と、バスライン１５を介してCPU
１１及びメモリ１２に接続されて、スレーブコン
トローラ２〜４の各々に対しデータ及び制御指令
を転送し或いはスレーブコントローラ２〜４より
のデータをバスライン１５に転送する回線コント
ローラ１３と、フオトカプラ及びスリーステート
バツフア等を用いて構成され回線５ａ〜５ｃより
伝送されてくるデータを受信し、回線コントロー
ラ１３に転送すると共に、マスターコントローラ
１よりのデータ及び指令を回線５ａ〜５ｃに転送
する20ｍＡカレントループ回路１４ａ，１４ｂ，
１４ｃとより構成される。スレーブコントローラ
２〜５は、いずれも入、出力部に20ｍＡカレント
ループが設けられ、これに接続される回線コント
ローラ、更には該コントローラに接続されCPU
を設けて構成され、CPU１１より大まかな指令
に基づき予めプログラムされた詳細な制御を実行
する機能を有している。例えば、複写機であれ
ば、スレーブコントローラ２〜５は、ソータ制
御、SADH制御、コンソール制御等を各々行な
えるように振り分けられる。
てスレーブコントローラ２〜４及びコンソール等
よりの情報に基づいてスレーブコントローラ２〜
４及び、その他の機器を総括的に制御するための
処理を実行するCPU１１と、該CPU１１に処理
を実行するためのプログラムが格納されたROM
及び処理結果のほかスレーブコントローラ２〜４
よりのデータを記憶するRAMを含んで構成され
るメモリ１２と、バスライン１５を介してCPU
１１及びメモリ１２に接続されて、スレーブコン
トローラ２〜４の各々に対しデータ及び制御指令
を転送し或いはスレーブコントローラ２〜４より
のデータをバスライン１５に転送する回線コント
ローラ１３と、フオトカプラ及びスリーステート
バツフア等を用いて構成され回線５ａ〜５ｃより
伝送されてくるデータを受信し、回線コントロー
ラ１３に転送すると共に、マスターコントローラ
１よりのデータ及び指令を回線５ａ〜５ｃに転送
する20ｍＡカレントループ回路１４ａ，１４ｂ，
１４ｃとより構成される。スレーブコントローラ
２〜５は、いずれも入、出力部に20ｍＡカレント
ループが設けられ、これに接続される回線コント
ローラ、更には該コントローラに接続されCPU
を設けて構成され、CPU１１より大まかな指令
に基づき予めプログラムされた詳細な制御を実行
する機能を有している。例えば、複写機であれ
ば、スレーブコントローラ２〜５は、ソータ制
御、SADH制御、コンソール制御等を各々行な
えるように振り分けられる。
以上の構成において、システムの電源スイツチ
がオンにされ、起動開始がなされると、メモリ１
２に格納されたプログラムに従つてスレーブコン
トローラ２〜４を制御するための大まかな指令
（即ち、各スレーブコントローラに接続される機
器を制御する指令）を作るための処理と実行が
CPU１１によつて開始される。CPU１１よりの
データ、指令等の転送は所定のタイミングで回線
コントローラ１３を介し、カレントループ回路１
４ａ〜１４ｃを介して応当するスレーブコントロ
ーラ２〜４に転送する。一方、スレーブコントロ
ーラ２〜４よりマスターコントローラ１に対する
データ転送は、各々接続される回線５ａ〜５ｃの
うちの専用の回線を介してカレントループ回路１
４ａ〜１４ｃに送られ、さらに回線コントローラ
１３を介して所定のタイミングでバスライン１５
に転送される。以上により、マスターコントロー
ラ１とスレーブコントローラ２〜４の各々との間
で、データ交換がシリアル伝送により行なわれ
る。
がオンにされ、起動開始がなされると、メモリ１
２に格納されたプログラムに従つてスレーブコン
トローラ２〜４を制御するための大まかな指令
（即ち、各スレーブコントローラに接続される機
器を制御する指令）を作るための処理と実行が
CPU１１によつて開始される。CPU１１よりの
データ、指令等の転送は所定のタイミングで回線
コントローラ１３を介し、カレントループ回路１
４ａ〜１４ｃを介して応当するスレーブコントロ
ーラ２〜４に転送する。一方、スレーブコントロ
ーラ２〜４よりマスターコントローラ１に対する
データ転送は、各々接続される回線５ａ〜５ｃの
うちの専用の回線を介してカレントループ回路１
４ａ〜１４ｃに送られ、さらに回線コントローラ
１３を介して所定のタイミングでバスライン１５
に転送される。以上により、マスターコントロー
ラ１とスレーブコントローラ２〜４の各々との間
で、データ交換がシリアル伝送により行なわれ
る。
しかし、上述した従来のシリアルデータリンク
の制御システムにおいては、カレントループ回路
数及び回転数がスレーブコントロールの数だけ必
要となるため、部品点数が増大し、信頼性の低下
を招く恐れがある。
の制御システムにおいては、カレントループ回路
数及び回転数がスレーブコントロールの数だけ必
要となるため、部品点数が増大し、信頼性の低下
を招く恐れがある。
本発明は上記の鑑みてなされたものであり、最
少の部品点数で単一の二重回線を介して情報の授
受が行なえるようにするため、各コントローラに
単一の送受信部を設け、マスターコントローラよ
リスレーブコントローラ毎に異なるアドレス情報
を転送データに付加してスレーブコントローラに
伝送すると共に、スレーブコントローラと各々の
送信部をデータの受信後に一定時間だけ能動状態
にしてマスターコントローラへのデータ転送デー
タを可能にしたシリアルデータリンクの制御シス
テムを提供するものである。
少の部品点数で単一の二重回線を介して情報の授
受が行なえるようにするため、各コントローラに
単一の送受信部を設け、マスターコントローラよ
リスレーブコントローラ毎に異なるアドレス情報
を転送データに付加してスレーブコントローラに
伝送すると共に、スレーブコントローラと各々の
送信部をデータの受信後に一定時間だけ能動状態
にしてマスターコントローラへのデータ転送デー
タを可能にしたシリアルデータリンクの制御シス
テムを提供するものである。
以下、本発明によるシリアルデータリンクの制
御システムを詳細に説明する。
御システムを詳細に説明する。
第２図は本発明の一実施例を示し、第１図のス
レーブコントローラ２〜４の機能に相当する機能
を備えたスレーブコントローラ２０，３０及び４
０と、スレーブコントローラ２０〜４０の受信部
が並列接続される回線５０と、スレーブコントロ
ーラ２０〜４０の送信部が並列接続される回線６
０と、回線５０に送信部が接続されると共に受信
部が回線６０に接続されてスレーブコントローラ
２０〜４０とデータ転送を行なうマスターコント
ローラ７０とより構成される。説明の便宜上、ス
レーブコントローラは３台のみとしたが、任意数
を接続可能である。
レーブコントローラ２〜４の機能に相当する機能
を備えたスレーブコントローラ２０，３０及び４
０と、スレーブコントローラ２０〜４０の受信部
が並列接続される回線５０と、スレーブコントロ
ーラ２０〜４０の送信部が並列接続される回線６
０と、回線５０に送信部が接続されると共に受信
部が回線６０に接続されてスレーブコントローラ
２０〜４０とデータ転送を行なうマスターコント
ローラ７０とより構成される。説明の便宜上、ス
レーブコントローラは３台のみとしたが、任意数
を接続可能である。
スレーブコントローラ２０〜４０は、プログラ
ムの内容を制御対象に応じて個別に選定したほか
は、総て同一の構成を有し、マスターコントロー
ラ７０よりのデータを受信したのちにタイマー８
０を起動させて送信許可信号を生成すると共に、
制御対象を内蔵するROMのプログラムに従つて
制御する４ビツトのマイクロプロセツサ８１と、
送信端子TXと回線６０間に挿入され、マイクロ
プロセツサ８１のタイマ作動時間の間のみ送信可
能な状態にされるスリーステートの送信ドライバ
８２と、回線５０に接続される電流制限用抵抗８
３及び８４と、これらの抵抗に直列に接続され、
フオトカプラ８５を構成する発光ダイオード８６
と、該発光ダイオード８６の発光状態に応じた出
力信号を発生し電源VCCより抵抗８８を介して電
源が供給されるフオトトランジスタ８７と、フオ
トカプラ８５より出力される信号を波形整形して
マイクロプロセツサ８１と受信端子RXに供給す
るバツフア８９とより構成される。
ムの内容を制御対象に応じて個別に選定したほか
は、総て同一の構成を有し、マスターコントロー
ラ７０よりのデータを受信したのちにタイマー８
０を起動させて送信許可信号を生成すると共に、
制御対象を内蔵するROMのプログラムに従つて
制御する４ビツトのマイクロプロセツサ８１と、
送信端子TXと回線６０間に挿入され、マイクロ
プロセツサ８１のタイマ作動時間の間のみ送信可
能な状態にされるスリーステートの送信ドライバ
８２と、回線５０に接続される電流制限用抵抗８
３及び８４と、これらの抵抗に直列に接続され、
フオトカプラ８５を構成する発光ダイオード８６
と、該発光ダイオード８６の発光状態に応じた出
力信号を発生し電源VCCより抵抗８８を介して電
源が供給されるフオトトランジスタ８７と、フオ
トカプラ８５より出力される信号を波形整形して
マイクロプロセツサ８１と受信端子RXに供給す
るバツフア８９とより構成される。
マスターコントローラ７０は、CPU１１及び
回線コントローラ１３のほか、回線コントローラ
１３の送信端子TXと回線５０の間に挿入される
スリーステートの送信ドライバ７１と、回転線６
０に接続される電流制限用と抵抗７２及び７３
と、これらの抵抗に直列に接続されたフオトカプ
ラ７５を構成する発光ダイオード７４と、該発光
ダイオード７４の発光状態に応じた出力信号を発
生すると共に、電源VCCより抵抗７７を介して電
源が供給されるフオトトランジスタ７６と、フオ
トカプラ７５より出力される信号を波形整形して
回線コントローラ１３の受信端子RXに供給する
バツフア７８とより構成される。
回線コントローラ１３のほか、回線コントローラ
１３の送信端子TXと回線５０の間に挿入される
スリーステートの送信ドライバ７１と、回転線６
０に接続される電流制限用と抵抗７２及び７３
と、これらの抵抗に直列に接続されたフオトカプ
ラ７５を構成する発光ダイオード７４と、該発光
ダイオード７４の発光状態に応じた出力信号を発
生すると共に、電源VCCより抵抗７７を介して電
源が供給されるフオトトランジスタ７６と、フオ
トカプラ７５より出力される信号を波形整形して
回線コントローラ１３の受信端子RXに供給する
バツフア７８とより構成される。
以上の構成において、スレーブコントローラ２
０〜４０の各々には、特定のアドレス情報の付加
されたデータが受信されたときのみ、マイクロプ
ロセツサ８１側にデータとして取り込むプログラ
ムが設定されている。マスターコントローラ７０
からスレーブコントローラ２０〜４０に対してデ
ータを転送するに際しては、転送するデータの先
頭部に転送先のスレーブコントローラのアドレス
情報を付加して、送信ドライバ７１より回線５０
へシリアルに送出する。スレーブコントローラ２
０〜４０の受信インターフエイス（抵抗８３，８
４、フオトカプラより構成）の各々は、回線５０
に並列接続されているため、マスターコントロー
ラ７０よりのデータが各受信インターフエイスに
同時に供給される。しかし、マイクロプロセツサ
８１にとり込まれるのは、アドレス情報が一致す
る場合のみであり、他のスレーブコントローラに
はデータのとり込みが行なわれない。回線５０よ
りのデータは、抵抗８３→発光ダイオード８５→
抵抗８４のループで流れ、データに応じて発光ダ
イオード８５が点滅する。この点滅情報はフオト
トランジスタ８７で光−電気変換されたのち、バ
ツフア８９で波形整形が行なわれ、RX端子にデ
ータとして印加される。しかし、前述のように
RX端子からマイクロプロセツサ８１内にとり込
まれるのは、アドレス情報が一致する場合のみで
ある。
０〜４０の各々には、特定のアドレス情報の付加
されたデータが受信されたときのみ、マイクロプ
ロセツサ８１側にデータとして取り込むプログラ
ムが設定されている。マスターコントローラ７０
からスレーブコントローラ２０〜４０に対してデ
ータを転送するに際しては、転送するデータの先
頭部に転送先のスレーブコントローラのアドレス
情報を付加して、送信ドライバ７１より回線５０
へシリアルに送出する。スレーブコントローラ２
０〜４０の受信インターフエイス（抵抗８３，８
４、フオトカプラより構成）の各々は、回線５０
に並列接続されているため、マスターコントロー
ラ７０よりのデータが各受信インターフエイスに
同時に供給される。しかし、マイクロプロセツサ
８１にとり込まれるのは、アドレス情報が一致す
る場合のみであり、他のスレーブコントローラに
はデータのとり込みが行なわれない。回線５０よ
りのデータは、抵抗８３→発光ダイオード８５→
抵抗８４のループで流れ、データに応じて発光ダ
イオード８５が点滅する。この点滅情報はフオト
トランジスタ８７で光−電気変換されたのち、バ
ツフア８９で波形整形が行なわれ、RX端子にデ
ータとして印加される。しかし、前述のように
RX端子からマイクロプロセツサ８１内にとり込
まれるのは、アドレス情報が一致する場合のみで
ある。
次に、スレーブコントローラ２０〜４０よりマ
スターコントローラ７０にデータを転送する場合
について説明する。スレーブコントローラ２０〜
４０の各々の送信ドライバ８２は、通常、非能動
状態にされている。しかし、マスターコントロー
ラ７０よりデータ転送を受けたスレーブコントロ
ーラにあつては、データの受信の完了と共に、タ
イマー８０を起動する。このタイマー８０に定め
られた時間だけスリーステートの送信ドライバ８
２を能動状態にし、転送すべきデータがある場合
には、TX端子よりデータをシリアルに出力し、
送信ドライバ８２を介して回線６０に送出する。
このように送信ドライバ８２が能動状態をとりう
るのは、第３図と如くスレーブコントローラ群の
内の１つのみであり、同時に２以上の送信ドライ
バが能動状態になることはない。送信ドライバ８
２の能動状態は、タイマ８０のタイムアツプと共
に非能動状態に転ずる。スレーブコントローラの
いずれかより回線６０に転送されたデータは、抵
抗７２→発光ダイオード７４→抵抗７３のループ
で電流が流れ、データ内容に応じて発光ダイオー
ド７４が点滅する。この点滅に応じてフオトトラ
ンジスタ７６は光−電気変換を行なつて、その出
力信号をバツフア７８に印加する。バツフア７８
で波形整形されたデータは、回線コントローラ１
３のRX端子に印加される。
スターコントローラ７０にデータを転送する場合
について説明する。スレーブコントローラ２０〜
４０の各々の送信ドライバ８２は、通常、非能動
状態にされている。しかし、マスターコントロー
ラ７０よりデータ転送を受けたスレーブコントロ
ーラにあつては、データの受信の完了と共に、タ
イマー８０を起動する。このタイマー８０に定め
られた時間だけスリーステートの送信ドライバ８
２を能動状態にし、転送すべきデータがある場合
には、TX端子よりデータをシリアルに出力し、
送信ドライバ８２を介して回線６０に送出する。
このように送信ドライバ８２が能動状態をとりう
るのは、第３図と如くスレーブコントローラ群の
内の１つのみであり、同時に２以上の送信ドライ
バが能動状態になることはない。送信ドライバ８
２の能動状態は、タイマ８０のタイムアツプと共
に非能動状態に転ずる。スレーブコントローラの
いずれかより回線６０に転送されたデータは、抵
抗７２→発光ダイオード７４→抵抗７３のループ
で電流が流れ、データ内容に応じて発光ダイオー
ド７４が点滅する。この点滅に応じてフオトトラ
ンジスタ７６は光−電気変換を行なつて、その出
力信号をバツフア７８に印加する。バツフア７８
で波形整形されたデータは、回線コントローラ１
３のRX端子に印加される。
尚、以上の実施例においては、電流モードのカ
レントループを形成して回線を介しデータの授受
を行なう構成としたが、回線５０及び６０に代え
て光フアイバを用い、送信ドライバを発光ダイオ
ードに代え、受信インターフエイスをフオトトラ
ンジスタと波形整形バツフアの組合せによる構成
も可能である。
レントループを形成して回線を介しデータの授受
を行なう構成としたが、回線５０及び６０に代え
て光フアイバを用い、送信ドライバを発光ダイオ
ードに代え、受信インターフエイスをフオトトラ
ンジスタと波形整形バツフアの組合せによる構成
も可能である。
以上説明したように本発明のシリアルデータリ
ンクの制御システムによれば、マスターコントロ
ーラよりアドレス情報をデータに付加してスレー
ブコントローラに送出し、一方、スレーブコント
ローラにはデータ受信後の一定時間体を送信可能
時間として割付けたため、各々のコントローラに
単一の送受信部を設けるのみで、単一の二重回線
を用いて複数のスレーブコントローラとのデータ
交換を行なうことができ、スレーブコントローラ
の数が増えても回転数、部品数、コネクタ及びワ
イヤーハーネスの数を増やすことはない。
ンクの制御システムによれば、マスターコントロ
ーラよりアドレス情報をデータに付加してスレー
ブコントローラに送出し、一方、スレーブコント
ローラにはデータ受信後の一定時間体を送信可能
時間として割付けたため、各々のコントローラに
単一の送受信部を設けるのみで、単一の二重回線
を用いて複数のスレーブコントローラとのデータ
交換を行なうことができ、スレーブコントローラ
の数が増えても回転数、部品数、コネクタ及びワ
イヤーハーネスの数を増やすことはない。
また、スレーブコントローラの各々にタイマー
を設けたことにより、自己の能動可能時間帯を自
ら管理することができ、ハード的な同期回線を不
要にできる利点がある。
を設けたことにより、自己の能動可能時間帯を自
ら管理することができ、ハード的な同期回線を不
要にできる利点がある。
本発明によれば、マスターコントローラがデー
タを転送した後所定の時間が経てば、スレーブコ
ントローラの出力は常に非動作状態となるので、
マスターコントローラはリセツト等の操作を必要
としないので、任意のスレーブコントローラを直
接的に選択してデータを転送できる。また、マス
ターコントローラがデータを転送した後スレーブ
コントローラの送信部が能動となるため、マスタ
ーコントローラから転送するデータ長にかかわら
ずスレーブコントローラは所定の時間送信できる
とともに、マスターコントローラは直前に選択し
たスレーブコントローラからのデータを読み込む
動作と、新たに選択した同一あるいは他のスレー
ブコントローラに対するデータ転送との二つの動
作を平行して同時に行え、マスターコントローラ
は効率良くスレーブコントローラとのデータの送
受信を行うことができるという効果を奏すること
ができる。
タを転送した後所定の時間が経てば、スレーブコ
ントローラの出力は常に非動作状態となるので、
マスターコントローラはリセツト等の操作を必要
としないので、任意のスレーブコントローラを直
接的に選択してデータを転送できる。また、マス
ターコントローラがデータを転送した後スレーブ
コントローラの送信部が能動となるため、マスタ
ーコントローラから転送するデータ長にかかわら
ずスレーブコントローラは所定の時間送信できる
とともに、マスターコントローラは直前に選択し
たスレーブコントローラからのデータを読み込む
動作と、新たに選択した同一あるいは他のスレー
ブコントローラに対するデータ転送との二つの動
作を平行して同時に行え、マスターコントローラ
は効率良くスレーブコントローラとのデータの送
受信を行うことができるという効果を奏すること
ができる。
第１図は従来のシリアルデータリンクの制御シ
ステムの構成を示すブロツク図、第２図は本発明
の一実施例を示すブロツク図、第３図は本発明に
係るスレーブコントローラのタイマ動作のタイム
チヤート。 符号の説明 １１……CPU、１２……メモリ、
１３……回線コントローラ、２０，３０，４０…
…スレーブコントローラ、５０，６０……回線、
７１，８２……送信ドライバ、７２，７３，８
３，８４……抵抗、７４，８６……発光ダイオー
ド、７５，８５……フオトカプラ、７６，８７…
…フオトトランジスタ、７８，８９……バツフ
ア。
ステムの構成を示すブロツク図、第２図は本発明
の一実施例を示すブロツク図、第３図は本発明に
係るスレーブコントローラのタイマ動作のタイム
チヤート。 符号の説明 １１……CPU、１２……メモリ、
１３……回線コントローラ、２０，３０，４０…
…スレーブコントローラ、５０，６０……回線、
７１，８２……送信ドライバ、７２，７３，８
３，８４……抵抗、７４，８６……発光ダイオー
ド、７５，８５……フオトカプラ、７６，８７…
…フオトトランジスタ、７８，８９……バツフ
ア。
Claims (1)
- 【特許請求の範囲】 １ 制御対象を個別に設定したプログラムに従つ
て制御する複数のスレーブコントローラと、該ス
レーブコントローラの各々を総括的に制御するマ
スターコントローラとの間でシリアルにデータの
授受を行りシリアルデータの制御システムにおい
て、 前記マスターコントローラと前記複数のスレー
ブコントローラとの間に設けられる送受信用回路
と、 前記複数のスレーブコントローラに各々設けら
れて前記回路に並列に接続され、制御モードによ
つて能動状態と非能動状態をとる送信用ドライバ
ーと、 前記マスターコントローラに設けられて前記ス
レーブコントローラと各々に固有のアドレス情報
を設定するとともに該アドレス情報を前記マスタ
ーコンローラよりデータを転送する際に当該デー
タに付加するアドレス情報設定・付加手段と、 前記スレーブコントローラの各々に設けられた
タイマ手段を有し、前記回線を介して受信される
前記マスターコントローラのデータのうち、自己
のアドレス情報に一致するもののみを読み込むと
ともに、その読み込み終了後の所定時間のみ前記
送信ドライバを前記マスターコントローラに対し
データ転送可能な状態にする転送制御手段と、を
設けたことを特徴とするシリアルデータリンクの
制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096164A JPS60239857A (ja) | 1984-05-14 | 1984-05-14 | シリアルデ−タリンクの制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096164A JPS60239857A (ja) | 1984-05-14 | 1984-05-14 | シリアルデ−タリンクの制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239857A JPS60239857A (ja) | 1985-11-28 |
| JPH0580019B2 true JPH0580019B2 (ja) | 1993-11-05 |
Family
ID=14157697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096164A Granted JPS60239857A (ja) | 1984-05-14 | 1984-05-14 | シリアルデ−タリンクの制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239857A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481456A (en) * | 1990-09-04 | 1996-01-02 | Fuji Jukogyo Kabushiki Kaisha | Electronic control system having master/slave CPUs for a motor vehicle |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979137A (ja) * | 1972-12-01 | 1974-07-31 |
-
1984
- 1984-05-14 JP JP59096164A patent/JPS60239857A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979137A (ja) * | 1972-12-01 | 1974-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60239857A (ja) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4261034A (en) | Remote distributed interrupt control for computer peripherals | |
| EP0262923A2 (en) | Redundant device control unit | |
| US6401159B1 (en) | Method of half-duplex serial signal control with multi-baud rate and multi-configuration | |
| JP5570556B2 (ja) | Ｉｏユニットと通信を行う数値制御装置 | |
| JPH04290102A (ja) | サーボ機構への情報伝送装置 | |
| JPH0580019B2 (ja) | ||
| JPS59223807A (ja) | 数値制御装置の結合方式 | |
| JP2905075B2 (ja) | プログラマブルコントローラおよびその排他制御交信方法 | |
| JP2006304011A (ja) | インタフェース回路 | |
| CN113360432B (zh) | 数据传输系统 | |
| JP2002152213A (ja) | 通信システム及び装置、通信による複数の電子装置の制御方法 | |
| JP6878705B1 (ja) | 通信装置、通信システム、通信方法、およびプログラム | |
| US6516233B1 (en) | Pulse plating rectifiers and methods, systems and computer program products for controlling pulse plating rectifiers in master/slave mode | |
| JP2743780B2 (ja) | 分散処理装置 | |
| JP2615815B2 (ja) | 優先順位制御方式 | |
| JP2737179B2 (ja) | バスシステム | |
| KR960014829B1 (ko) | 버스 리퀘스터 운용방법 | |
| JPS62102049A (ja) | 複数機器グル−プ制御システム | |
| JPH03109619A (ja) | マイクロプロセッサのタイマ設定方法 | |
| JPH038617B2 (ja) | ||
| CN114968899A (zh) | 一种实现芯片通讯的控制电路、系统及方法 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPS627242A (ja) | ポ−リング制御方式 | |
| JPS62239639A (ja) | デ−タ収集方式 | |
| JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |