JPH0575577B2 - - Google Patents

Info

Publication number
JPH0575577B2
JPH0575577B2 JP60067535A JP6753585A JPH0575577B2 JP H0575577 B2 JPH0575577 B2 JP H0575577B2 JP 60067535 A JP60067535 A JP 60067535A JP 6753585 A JP6753585 A JP 6753585A JP H0575577 B2 JPH0575577 B2 JP H0575577B2
Authority
JP
Japan
Prior art keywords
copper plate
bonding
ppm
circuit board
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60067535A
Other languages
English (en)
Other versions
JPS61227035A (ja
Inventor
Nobuyuki Mizunoya
Tadashi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP6753585A priority Critical patent/JPS61227035A/ja
Publication of JPS61227035A publication Critical patent/JPS61227035A/ja
Publication of JPH0575577B2 publication Critical patent/JPH0575577B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Laminated Bodies (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
[発明の技術分野] 本発明はセラミツクス基板に銅板を直接接合し
て得られるセラミツクス回路基板に関する。 [発明の技術的背景とその問題点] 近年、高出力トランジスタモジユール用、実装
用等に使用されるセラミツクス回路基板の製造方
法として、セラミツクス基板の所定位置に回路構
成する銅板を接触配置させ、銅の融点(1083℃)
以下、銅−酸化銅の共晶温度(1065℃〜1083℃)
に加熱して両者を直接接合させる方法が検討され
ている。この方法は接合面に銅−酸素の共晶を生
成させて接合させるもので、雰囲気中の含有酸素
濃度を0.03〜0.1vol%にするか、あるいは銅板中
の含有酸素濃度を100〜2000ppmにコントロール
する必要がある。 しかしながら、このようなセラミツクス回路基
板の製造法によれば含有酸素濃度のコントロール
幅が大きいので接合強度にばらつきが生じ、また
時によつては銅板の表面に酸化膜が部分的に生
じ、半田がつきにくくなるという問題があつた。 [発明の目的] 本発明はこのような問題を解消するためなされ
たもので、接合熱処理後における銅板中の含有酸
素濃度をより適正にコントロールすることにより
セラミツクス基板と銅板との接合が安定してい
て、しかも銅板表面の半田濡れ性が良好なセラミ
ツクス回路基板を提供することを目的としてい
る。 [発明の概要] すなわち本発明はセラミツクス基板に銅板を接
触させ、加熱して両者を直接接合させてなるセラ
ミツクス回路基板において、接合後の銅板中の含
有酸素濃度が100〜500ppmであることを特徴とし
ている。 本発明において接合後の銅板中の含有酸素濃度
を100〜500ppm、好ましくは150〜400ppmに限定
した理由は、100ppmより少ないと接合が不充分
になり、500ppmより多いこと銅板表面に酸化膜
が生じて半田濡れが悪くなることによる。 本発明のセラミツクス回路基板を製造するため
には銅板中の含有酸素濃度が200〜600ppm、好ま
しくは300〜500ppmのタフピツチ銅を用いること
が好ましい。200ppm以下では接合後において所
要の銅板中の含有酸素濃度を得にくく、600ppm
以上では圧延加工が困難になるからである。この
ような銅板をアルミナ等のセラミツクス基板の所
定位置に配置し、含有酸素濃度が100ppm以下の
不活性ガス雰囲気中で、1065℃〜1038℃、好まし
くは1070〜1075℃に加熱して接合する。ガス雰囲
気中の酸素濃度が100ppmをこえると銅板表面に
酸化膜が形成されるので好ましくない。加熱時間
は2〜30分間とする。このようにして接合前の銅
板中の含有酸素濃度および熱処理条件を限定する
ことにより、接合後の銅板中の含有酸素濃度が
100〜500ppmと限定された本発明のセラミツクス
回路基板が得られる。 [発明の実施例] 次に本発明の実施例について説明する。 実施例1〜3、比較例1、2 純度約96%のアルミナ製のセラミツクス基板
に、含有酸素濃度が次表に示す値のタフピツチ電
解銅からなる銅板を配置し、窒素ガス中で1070〜
1075℃×5分間の条件で加熱して両者を接合し
た。接合後の銅板中の含有酸素濃度およびこれら
のセラミツクス回路基板の接着力および半田濡れ
性は同表に示す通りであつた。
【表】 [発明の効果] 以上の実施例からも明らかなように本発明のセ
ラミツクス回路基板では接合後の同板中の含有酸
素濃度が限定されることにより安定した接着力が
得られ、しかも銅板表面に酸化膜の生成がなく、
良好な半田濡れ性を有している。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツクス基板に銅板を接触させ、加熱し
    て両者を直接接合させてなるセラミツクス回路基
    板において、接合後の銅板中の含有酸素濃度が
    100〜500ppmであることを特徴とするセラミツク
    ス回路基板。 2 接合前の銅板中の含有酸素濃度が200〜
    600ppmである特許請求の範囲第1項記載のセラ
    ミツクス回路基板。
JP6753585A 1985-03-30 1985-03-30 セラミツクス回路基板 Granted JPS61227035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6753585A JPS61227035A (ja) 1985-03-30 1985-03-30 セラミツクス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6753585A JPS61227035A (ja) 1985-03-30 1985-03-30 セラミツクス回路基板

Publications (2)

Publication Number Publication Date
JPS61227035A JPS61227035A (ja) 1986-10-09
JPH0575577B2 true JPH0575577B2 (ja) 1993-10-20

Family

ID=13347767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6753585A Granted JPS61227035A (ja) 1985-03-30 1985-03-30 セラミツクス回路基板

Country Status (1)

Country Link
JP (1) JPS61227035A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632354B2 (ja) * 1988-03-31 1994-04-27 株式会社住友金属セラミックス セラミック回路基板およびセラミック回路基板の製造方法
JP3011433B2 (ja) * 1990-05-25 2000-02-21 株式会社東芝 セラミックス回路基板の製造方法
JP4557354B2 (ja) * 2000-03-27 2010-10-06 株式会社東芝 セラミックス銅回路基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237914A (en) * 1975-07-30 1977-03-24 Gen Electric Method of directly combining metal to ceramics and metal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237914A (en) * 1975-07-30 1977-03-24 Gen Electric Method of directly combining metal to ceramics and metal

Also Published As

Publication number Publication date
JPS61227035A (ja) 1986-10-09

Similar Documents

Publication Publication Date Title
EP0681322A2 (en) Bonded ceramic metal composite substrates and circuit boards constructed therewith
EP0221326B1 (en) Fluxless soldering process using a silane atmosphere
JPH0429390A (ja) セラミックス回路基板の製造方法
KR0177185B1 (ko) 브리지 발생을 감소시키기 위한 납땜방법
JPS60173900A (ja) セラミツクス回路基板
JP2003055058A (ja) セラミック体と銅板の接合方法
JP2005205418A (ja) 接合構造体の製造方法
JPH01248648A (ja) セラミックス回路基板
JPS63238994A (ja) 半田組成物
JPH0575577B2 (ja)
JPH10152384A (ja) 銅張り窒化アルミニウム基板の製造方法
JPH0328825B2 (ja)
JP4557354B2 (ja) セラミックス銅回路基板の製造方法
JP3227868B2 (ja) はんだペースト
JP2503780B2 (ja) 半導体装置用基板の製造法
JP5050070B2 (ja) セラミックス銅回路基板および半導体装置
JPH0455148B2 (ja)
JPH0477702B2 (ja)
JPH0575576B2 (ja)
JPH01249669A (ja) セラミックス回路基板
JPS6389477A (ja) Cu系部材をセラミツクス基体に直接接合する方法
JPH02211977A (ja) 制御された酸化能力を有する雰囲気を使用するコーティング被覆/接合方法
JPH0245354B2 (ja) Kinzokukairoojusuruseramitsukusukibannoseizohoho
JPH04357899A (ja) 予備半田層付き回路基板の製造方法
JPS63239173A (ja) 放熱型回路用基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term