JPH0575395A - スイツチトキヤパシタフイルタ - Google Patents
スイツチトキヤパシタフイルタInfo
- Publication number
- JPH0575395A JPH0575395A JP3236304A JP23630491A JPH0575395A JP H0575395 A JPH0575395 A JP H0575395A JP 3236304 A JP3236304 A JP 3236304A JP 23630491 A JP23630491 A JP 23630491A JP H0575395 A JPH0575395 A JP H0575395A
- Authority
- JP
- Japan
- Prior art keywords
- power
- switched capacitor
- capacitor
- filter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 パワーダウン動作が可能なオペアンプおよび
スイッチトキャパシタよりなるスイッチトキャパシタフ
ィルタに関し、パワーダウン解除後に回路が安定するま
での立上がり時間を短縮することを目的とする。 【構成】 複数のスイッチおよび複数のコンデンサから
なるスイッチトキャパシタおよびオペアンプ３０を駆動
する電源および零Ｖグランドの各電位の中間電位を生成
し、パワーダウン時には各スイッチを閉にして積分容量
コンデンサ２４を中間電位に保持するように構成し、さ
らにはフィルタの入力端および出力端にそれぞれ設けた
スイッチを、パワーダウン時には開にするように構成す
る。
スイッチトキャパシタよりなるスイッチトキャパシタフ
ィルタに関し、パワーダウン解除後に回路が安定するま
での立上がり時間を短縮することを目的とする。 【構成】 複数のスイッチおよび複数のコンデンサから
なるスイッチトキャパシタおよびオペアンプ３０を駆動
する電源および零Ｖグランドの各電位の中間電位を生成
し、パワーダウン時には各スイッチを閉にして積分容量
コンデンサ２４を中間電位に保持するように構成し、さ
らにはフィルタの入力端および出力端にそれぞれ設けた
スイッチを、パワーダウン時には開にするように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明はスイッチトキャパシタフ
ィルタに関する。スイッチトキャパシタフィルタは周知
のとおり、モノリシックＩＣの特長である同一種類の素
子間では相対精度が非常に高いという特性を利用するこ
とによって、高精度のモノリシックＩＣフィルタを実現
するものである。ここにスイッチトキャパシタはスイッ
チおよびコンデンサよりなり、このコンデンサに電流を
断続的に流すことによって一種の等価抵抗を得、これと
該コンデンサとオペアンプによって入力信号にフィルタ
処理を加えるものである。
ィルタに関する。スイッチトキャパシタフィルタは周知
のとおり、モノリシックＩＣの特長である同一種類の素
子間では相対精度が非常に高いという特性を利用するこ
とによって、高精度のモノリシックＩＣフィルタを実現
するものである。ここにスイッチトキャパシタはスイッ
チおよびコンデンサよりなり、このコンデンサに電流を
断続的に流すことによって一種の等価抵抗を得、これと
該コンデンサとオペアンプによって入力信号にフィルタ
処理を加えるものである。
【０００２】
【従来の技術】図３は従来のスイッチトキャパシタフィ
ルタの一構成例を示す図である。なお、本図のスイッチ
トキャパシタフィルタは、２次のスイッチトキャパシタ
ローパスフィルタの例を示す。本図において、１１，１
２，１３および１４はそれぞれスイッチであり、２１，
２２および２３はそれぞれコンデンサ、２４は積分容量
コンデンサであって、これらスイッチとコンデンサによ
ってスイッチトキャパシタを形成する。一方、３０はオ
ペアンプであって、上記スイッチトキャパシタと一体に
なってスイッチトキャパシタフィルタ（ローパスフィル
タ）を構成する。
ルタの一構成例を示す図である。なお、本図のスイッチ
トキャパシタフィルタは、２次のスイッチトキャパシタ
ローパスフィルタの例を示す。本図において、１１，１
２，１３および１４はそれぞれスイッチであり、２１，
２２および２３はそれぞれコンデンサ、２４は積分容量
コンデンサであって、これらスイッチとコンデンサによ
ってスイッチトキャパシタを形成する。一方、３０はオ
ペアンプであって、上記スイッチトキャパシタと一体に
なってスイッチトキャパシタフィルタ（ローパスフィル
タ）を構成する。
【０００３】上述の構成要素は、電源ＶDDおよび零Ｖグ
ランドＧＮＤ0 にて駆動され、入力信号Ｓinに所定のフ
ィルタ処理（この場合、低域通過）を加えた出力信号Ｓ
out を生成する。この場合、例えばスイッチ１１を閉に
して、コンデンサ２１を充電し、次にスイッチ１１を
開、スイッチ１２を閉にしてコンデンサ２１を放電す
る。このときスイッチ１３を開から閉にしてコンデンサ
２２を充電し、次にスイッチ１３を開、スイッチ１４を
閉にしてコンデンサ２２の充電電荷をコンデンサ２３に
移す、という操作を繰り返す。この繰り返し速度が高く
または低く設定されると、既述の等価抵抗の抵抗値が低
くまたは高くなる。
ランドＧＮＤ0 にて駆動され、入力信号Ｓinに所定のフ
ィルタ処理（この場合、低域通過）を加えた出力信号Ｓ
out を生成する。この場合、例えばスイッチ１１を閉に
して、コンデンサ２１を充電し、次にスイッチ１１を
開、スイッチ１２を閉にしてコンデンサ２１を放電す
る。このときスイッチ１３を開から閉にしてコンデンサ
２２を充電し、次にスイッチ１３を開、スイッチ１４を
閉にしてコンデンサ２２の充電電荷をコンデンサ２３に
移す、という操作を繰り返す。この繰り返し速度が高く
または低く設定されると、既述の等価抵抗の抵抗値が低
くまたは高くなる。
【０００４】ところで、オペアンプ３０は通常のバイア
ス入力ＢＳを受けると共にパワーダウン入力ＰＤも受け
る構成となっている。パワーダウン入力ＰＤが与えられ
ているとき（ＰＤ＝“Ｈ")、オペアンプ３０を構成する
トランジスタ群に電流が流れないようにし、オペアンプ
３０内の消費電力を低く抑える。ただし、パワーダウン
入力付のオペアンプは周知である。
ス入力ＢＳを受けると共にパワーダウン入力ＰＤも受け
る構成となっている。パワーダウン入力ＰＤが与えられ
ているとき（ＰＤ＝“Ｈ")、オペアンプ３０を構成する
トランジスタ群に電流が流れないようにし、オペアンプ
３０内の消費電力を低く抑える。ただし、パワーダウン
入力付のオペアンプは周知である。
【０００５】一例として、上記スイッチトキャパシタロ
ーパスフィルタが電話機を構成する一構成要素（音声帯
域通過フィルタ）として用いられる場合、電話機が使用
されないときは（オンフック状態）、極力無駄な電力消
費を抑えるべきである。このような要請に対しては、パ
ワーダウン入力で制御されるスタンバイスイッチを内蔵
したオペアンプ３０を用いるのが有効である。
ーパスフィルタが電話機を構成する一構成要素（音声帯
域通過フィルタ）として用いられる場合、電話機が使用
されないときは（オンフック状態）、極力無駄な電力消
費を抑えるべきである。このような要請に対しては、パ
ワーダウン入力で制御されるスタンバイスイッチを内蔵
したオペアンプ３０を用いるのが有効である。
【０００６】
【発明が解決しようとする課題】上記の従来構成による
スイッチトキャパシタフィルタを用いると、上述した電
話機を例にとった場合、オフフックしてから定常状態
（通常の回線品質を維持できる状態）まで立上がるのに
時間がかかるという問題がある。これをもう少し詳しく
分析すると、パワーダウン入力ＰＤが“Ｈ"(スタンバイ
状態) から“Ｌ"(ノーマル状態）に切り換わったあと、
スイッチトキャパシタフィルタが全体に安定するまでに
数１０msもの時間が必要である。
スイッチトキャパシタフィルタを用いると、上述した電
話機を例にとった場合、オフフックしてから定常状態
（通常の回線品質を維持できる状態）まで立上がるのに
時間がかかるという問題がある。これをもう少し詳しく
分析すると、パワーダウン入力ＰＤが“Ｈ"(スタンバイ
状態) から“Ｌ"(ノーマル状態）に切り換わったあと、
スイッチトキャパシタフィルタが全体に安定するまでに
数１０msもの時間が必要である。
【０００７】本発明は上記問題点に鑑み、パワーダウン
入力ＰＤが断 ( "Ｌ" ) になったあと、回路全体が安定
するまでのいわゆる立上がり時間を短縮することのでき
るスイッチトキャパシタフィルタを提供することを目的
とするものである。
入力ＰＤが断 ( "Ｌ" ) になったあと、回路全体が安定
するまでのいわゆる立上がり時間を短縮することのでき
るスイッチトキャパシタフィルタを提供することを目的
とするものである。
【０００８】
【課題を解決するための手段】図１は本発明に係るスイ
ッチトキャパシタフィルタの原理構成を示す図である。
本図において、第１手段４１および第２手段４２が新た
な構成要素である。さらにまた出力側スイッチ１５が新
たな構成要素である。さらにまた、入力側スイッチ１１
はその存在は従来と変わらないが、開閉動作が従来と異
なる。
ッチトキャパシタフィルタの原理構成を示す図である。
本図において、第１手段４１および第２手段４２が新た
な構成要素である。さらにまた出力側スイッチ１５が新
たな構成要素である。さらにまた、入力側スイッチ１１
はその存在は従来と変わらないが、開閉動作が従来と異
なる。
【０００９】第１手段４１は、積分容量コンデンサ２４
の電位を、パワーダウン時において、電源ＶDDの電位と
零ＶグランドＧＮＤ0 の電位のほぼ中間の電位ＧＮＤm
とする。ＶDDが通常５Ｖであるから、ＧＮＤm は約２．
５Ｖである。また第２手段４２は、各スイッチ１２，１
３および１４を、パワーダウン時において、閉とする。
なお、本図における各スイッチは、パワーダウン入力あ
り（ＰＤ＝“Ｈ" ) のときの開閉状態を示している。パ
ワーダウン時以外の通常動作時における各スイッチは、
スイッチ１５が閉のままとなるのを除き、従来と全く同
じ開閉動作をする。
の電位を、パワーダウン時において、電源ＶDDの電位と
零ＶグランドＧＮＤ0 の電位のほぼ中間の電位ＧＮＤm
とする。ＶDDが通常５Ｖであるから、ＧＮＤm は約２．
５Ｖである。また第２手段４２は、各スイッチ１２，１
３および１４を、パワーダウン時において、閉とする。
なお、本図における各スイッチは、パワーダウン入力あ
り（ＰＤ＝“Ｈ" ) のときの開閉状態を示している。パ
ワーダウン時以外の通常動作時における各スイッチは、
スイッチ１５が閉のままとなるのを除き、従来と全く同
じ開閉動作をする。
【００１０】
【作用】従来のスイッチトキャパシタフィルタ（図３）
においては、パワーダウン入力が与えられているとき
（ＰＤ＝“Ｈ")、各スイッチ１１，１２，１３および１
４は開又は閉であり、各コンデンサ２１，２２，２３お
よび２４がどのような電圧を残留させているかは不明で
ある。
においては、パワーダウン入力が与えられているとき
（ＰＤ＝“Ｈ")、各スイッチ１１，１２，１３および１
４は開又は閉であり、各コンデンサ２１，２２，２３お
よび２４がどのような電圧を残留させているかは不明で
ある。
【００１１】一般にアナログの入力信号Ｓinは、電源Ｖ
DDと零ＶグランドＧＮＤ0 の中間の電位を仮想グランド
とし、これを中心にして波形が上下に変化する。そうす
ると、パワーダウン入力が解除（ＰＤ＝“Ｌ" ) になっ
た後、各コンデンサが入力信号Ｓinのフルスケールまで
充電するとき、上記の零Ｖレベルから、すなわち最も低
位のレベルから最も高位のレベルまで立上がることにな
る。例えば最大で５Ｖである。したがって、この立上が
り時間は長く、回路は長い間不安定な状態に置かれる。
DDと零ＶグランドＧＮＤ0 の中間の電位を仮想グランド
とし、これを中心にして波形が上下に変化する。そうす
ると、パワーダウン入力が解除（ＰＤ＝“Ｌ" ) になっ
た後、各コンデンサが入力信号Ｓinのフルスケールまで
充電するとき、上記の零Ｖレベルから、すなわち最も低
位のレベルから最も高位のレベルまで立上がることにな
る。例えば最大で５Ｖである。したがって、この立上が
り時間は長く、回路は長い間不安定な状態に置かれる。
【００１２】本発明は、各コンデンサの電位をパワーダ
ウン時において、上記の中間電位（例えば２．５Ｖ）ま
で持ち上げておくようにする。つまり図１において、第
１手段４１は、ＰＤが“Ｈ”の間、中間電位のグランド
ＧＮＤm を積分容量コンデンサ２４に与える。しかがっ
て積分容量コンデンサ２４はＧＮＤm （２．５Ｖ）に保
たれる。
ウン時において、上記の中間電位（例えば２．５Ｖ）ま
で持ち上げておくようにする。つまり図１において、第
１手段４１は、ＰＤが“Ｈ”の間、中間電位のグランド
ＧＮＤm を積分容量コンデンサ２４に与える。しかがっ
て積分容量コンデンサ２４はＧＮＤm （２．５Ｖ）に保
たれる。
【００１３】その後パワーダウン解除になったとき、各
コンデンサをＳinのフルスケールまで充電するのに、
２．５Ｖから充電を開始すればよく、回路が安定するま
での時間は従来に比し半減する。なお、入力信号Ｓinの
レベル如何によりＳinの最低レベルまで各コンデンサを
放電する必要もあるがこの時間も、従来のＳinの最高レ
ベルまで各コンデンサを充電する時間に比べて遙かに短
い。
コンデンサをＳinのフルスケールまで充電するのに、
２．５Ｖから充電を開始すればよく、回路が安定するま
での時間は従来に比し半減する。なお、入力信号Ｓinの
レベル如何によりＳinの最低レベルまで各コンデンサを
放電する必要もあるがこの時間も、従来のＳinの最高レ
ベルまで各コンデンサを充電する時間に比べて遙かに短
い。
【００１４】第１手段４１および第２手段４２によって
各コンデンサを、パワーダウン中、中間の電位ＧＮＤm
に保持するが、この場合、入力信号Ｓinの入力端または
出力信号Ｓout の出力端より、非所望の外部電位が加え
られると、その影響を受けて各コンデンサをＧＮＤm に
保持できなくなる。そこで、入力信号Ｓinの入力端に設
けられる入力側スイッチ１１と、出力信号Ｓout の出力
端に設けられる出力側スイッチ１５とが、パワーダウン
時において共に開とするのがさらに好ましい。
各コンデンサを、パワーダウン中、中間の電位ＧＮＤm
に保持するが、この場合、入力信号Ｓinの入力端または
出力信号Ｓout の出力端より、非所望の外部電位が加え
られると、その影響を受けて各コンデンサをＧＮＤm に
保持できなくなる。そこで、入力信号Ｓinの入力端に設
けられる入力側スイッチ１１と、出力信号Ｓout の出力
端に設けられる出力側スイッチ１５とが、パワーダウン
時において共に開とするのがさらに好ましい。
【００１５】
【実施例】図２は本発明に基づく一実施例を示す回路図
である。本図において、第１手段４１はスイッチ１６で
実現される。スイッチ１６は、ＰＤ＝“Ｈ”で閉となり
コンデンサ２４の電位を２．５Ｖ（ＧＮＤm ) に保持す
る。ＰＤ＝“Ｌ" ではスイッチ１６を開とし、出力信号
Ｓout に影響を与えないようにする。なお、インバータ
５１によって、スイッチ１６はスイッチ１５と相補的に
開閉するようにする。つまり、スイッチ１５はＰＤ＝
“Ｈ”のとき開となり外部からの影響を断とし、他方、
ＰＤ＝“Ｌ" のときは閉となって出力信号Ｓout を外部
へ送出する。
である。本図において、第１手段４１はスイッチ１６で
実現される。スイッチ１６は、ＰＤ＝“Ｈ”で閉となり
コンデンサ２４の電位を２．５Ｖ（ＧＮＤm ) に保持す
る。ＰＤ＝“Ｌ" ではスイッチ１６を開とし、出力信号
Ｓout に影響を与えないようにする。なお、インバータ
５１によって、スイッチ１６はスイッチ１５と相補的に
開閉するようにする。つまり、スイッチ１５はＰＤ＝
“Ｈ”のとき開となり外部からの影響を断とし、他方、
ＰＤ＝“Ｌ" のときは閉となって出力信号Ｓout を外部
へ送出する。
【００１６】第２手段４２は、図示するようなＮＯＲゲ
ートおよびＯＲゲート群５２とインバータおよびバッフ
ァゲート群５３からなる。クロックＣＬＫ１およびＣＬ
Ｋ２は、スイッチ群を所定の速度で開閉し、スイッチト
キャパシタとしての機能を発揮させる。なおスイッチ１
１と１２は相補的に開閉し、スイッチ１３と１４も相補
的に開閉する。ただしパワーダウン入力があると（ＰＤ
＝“Ｈ")、スイッチ１２, １３および１４を閉にし、全
てのコンデンサを既述の電位ＧＮＤm に保つ。このとき
スイッチ１１は、パワーダウン時に開としなければなら
ないので、ＮＯＲゲート５２を採用する。しかしこのＮ
ＯＲゲートとその直下のバッファゲート５３の対からな
る機能と、図中、右端のＯＲゲート５２とその直下のイ
ンバータ５３の対からなる機能とは全く同じである。
ートおよびＯＲゲート群５２とインバータおよびバッフ
ァゲート群５３からなる。クロックＣＬＫ１およびＣＬ
Ｋ２は、スイッチ群を所定の速度で開閉し、スイッチト
キャパシタとしての機能を発揮させる。なおスイッチ１
１と１２は相補的に開閉し、スイッチ１３と１４も相補
的に開閉する。ただしパワーダウン入力があると（ＰＤ
＝“Ｈ")、スイッチ１２, １３および１４を閉にし、全
てのコンデンサを既述の電位ＧＮＤm に保つ。このとき
スイッチ１１は、パワーダウン時に開としなければなら
ないので、ＮＯＲゲート５２を採用する。しかしこのＮ
ＯＲゲートとその直下のバッファゲート５３の対からな
る機能と、図中、右端のＯＲゲート５２とその直下のイ
ンバータ５３の対からなる機能とは全く同じである。
【００１７】
【発明の効果】以上説明したように本発明によれば、パ
ワーダウン状態が解除された後、回路の安定状態に至る
までの立上がり時間を短縮することのできるスイッチト
キャパシタフィルタが実現される。
ワーダウン状態が解除された後、回路の安定状態に至る
までの立上がり時間を短縮することのできるスイッチト
キャパシタフィルタが実現される。
【図１】本発明に係るスイッチトキャパシタフィルタの
原理構成を示す図である。
原理構成を示す図である。
【図２】本発明に基づく一実施例を示す回路図である。
【図３】従来のスイッチトキャパシタフィルタの一構成
例を示す図である。
例を示す図である。
１１，１２，１３，１４，１５，１６…スイッチ ２１，２２，２３…コンデンサ ２４…積分容量コンデンサ ３０…オペアンプ ４１…第１手段 ４２…第２手段
Claims (2)
- 【請求項１】 パワーダウン動作が可能なオペアンプ
（３０）と、スイッチトキャパシタを構成する複数のス
イッチ（１２，１３，１４）および複数のコンデンサ
（２１，２２，２３）ならびに積分容量コンデンサ（２
４）とを有すると共に、電源および零Ｖグランドにて駆
動され該オペアンプおよび該スイッチトキャパシタによ
って入力信号にフィルタ処理を加えた出力信号を生成す
るスイッチトキャパシタフィルタにおいて、 前記積分容量コンデンサ（２４）の電位を、前記パワー
ダウン時において、前記電源の電位と前記零Ｖグランド
の電位のほぼ中間の電位とする第１手段（４１）と、 各前記スイッチ（１２，１３，１４）を、前記パワーダ
ウン時において、閉とする第２手段（４２）とを設ける
ことを特徴とするスイッチトキャパシタフィルタ。 - 【請求項２】 前記入力信号の入力端に設けられる入力
側スイッチ（１１）と、前記出力信号の出力端に設けら
れる出力側スイッチ（１５）とを有し、該入力および出
力側スイッチを前記パワーダウン時において共に開とす
る請求項１に記載のスイッチトキャパシタフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236304A JPH0575395A (ja) | 1991-09-17 | 1991-09-17 | スイツチトキヤパシタフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236304A JPH0575395A (ja) | 1991-09-17 | 1991-09-17 | スイツチトキヤパシタフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575395A true JPH0575395A (ja) | 1993-03-26 |
Family
ID=16998815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236304A Withdrawn JPH0575395A (ja) | 1991-09-17 | 1991-09-17 | スイツチトキヤパシタフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575395A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736896A (en) * | 1994-10-21 | 1998-04-07 | Nippondenso Co., Ltd. | Signal processing circuit |
| US6040732A (en) * | 1997-04-09 | 2000-03-21 | Analog Devices, Inc. | Switched-transconductance circuit within integrated T-switches |
-
1991
- 1991-09-17 JP JP3236304A patent/JPH0575395A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736896A (en) * | 1994-10-21 | 1998-04-07 | Nippondenso Co., Ltd. | Signal processing circuit |
| US6040732A (en) * | 1997-04-09 | 2000-03-21 | Analog Devices, Inc. | Switched-transconductance circuit within integrated T-switches |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429281A (en) | Integrator for a switched capacitor-filter | |
| JP4160381B2 (ja) | 音声出力装置を有する電子装置 | |
| US4365204A (en) | Offset compensation for switched capacitor integrators | |
| US4353044A (en) | Switched-capacitor filter circuit having at least one simulated inductor and having a resonance frequency which is one-sixth of the sampling frequency | |
| US4400637A (en) | Integrator with sampling stage | |
| JP2944302B2 (ja) | サンプリング回路 | |
| JP3609631B2 (ja) | 低電圧サンプル・ホールド回路 | |
| JPH0211172B2 (ja) | ||
| JP4355658B2 (ja) | 配置面積を縮減し過渡電力を削減した発振回路 | |
| US5825230A (en) | Amplifier-less low power switched-capacitor techniques | |
| JP3084097B2 (ja) | ダイナミック電圧積分方法ならびにそれを実行しおよび応用する回路 | |
| JPH0575395A (ja) | スイツチトキヤパシタフイルタ | |
| KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPS59114908A (ja) | 発振回路を有する集積回路装置 | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JP2000132989A (ja) | トラックホールド回路 | |
| KR20010048965A (ko) | 오프셋 전압 제거 기능을 갖는 연산 증폭기 | |
| JPH0831778B2 (ja) | スイツチトキヤパシタ回路 | |
| CN109643975B (zh) | 动态放大电路 | |
| JPH01279500A (ja) | サンプル・ホールド増幅回路 | |
| JPH0226414A (ja) | 周波数変換回路 | |
| SU847330A1 (ru) | Интегратор | |
| JPS60223321A (ja) | タイマ回路 | |
| JPH1070440A (ja) | Ｃｒ発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |