JPH0574259A - チヤタリング防止回路 - Google Patents
チヤタリング防止回路Info
- Publication number
- JPH0574259A JPH0574259A JP3235890A JP23589091A JPH0574259A JP H0574259 A JPH0574259 A JP H0574259A JP 3235890 A JP3235890 A JP 3235890A JP 23589091 A JP23589091 A JP 23589091A JP H0574259 A JPH0574259 A JP H0574259A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- power supply
- supply voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Keying Circuit Devices (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 スイッチ等のオンまたはオフ時に生じる異常
成分を除去する回路に関し、電源投入時の異常成分の発
生時間をマスクして正常成分のみが出力される回路を提
供することを目的とする。 【構成】 スイッチＳＷをオンからオフに変移する際に
生成される制御信号を用いて電源制御を行うものにおい
て、前記スイッチＳＷの出力段に、該スイッチＳＷがオ
ンからオフに変移する経過時間を監視し、且つ該スイッ
チＳＷの変移時に発生する異常成分を正常検出時までマ
スクして除去する電源電圧監視用半導体回路１を設ける
ように構成する。
成分を除去する回路に関し、電源投入時の異常成分の発
生時間をマスクして正常成分のみが出力される回路を提
供することを目的とする。 【構成】 スイッチＳＷをオンからオフに変移する際に
生成される制御信号を用いて電源制御を行うものにおい
て、前記スイッチＳＷの出力段に、該スイッチＳＷがオ
ンからオフに変移する経過時間を監視し、且つ該スイッ
チＳＷの変移時に発生する異常成分を正常検出時までマ
スクして除去する電源電圧監視用半導体回路１を設ける
ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチ等のオンまた
はオフ時に生じる異常成分を除去する回路に関する。
はオフ時に生じる異常成分を除去する回路に関する。
【０００２】
【従来の技術】以下において、図４と図５により従来例
を説明する。電源が異常電圧または異常電流が引き起こ
したとき電源警報信号（以下、電源アラームと称す）を
発生する。図４は該電源アラームから電源系を制御する
ための制御信号を生成する回路であり、又、図５は該回
路のタイムチャートである。
を説明する。電源が異常電圧または異常電流が引き起こ
したとき電源警報信号（以下、電源アラームと称す）を
発生する。図４は該電源アラームから電源系を制御する
ための制御信号を生成する回路であり、又、図５は該回
路のタイムチャートである。
【０００３】図４において、ＳＷはスイッチであり、リ
レー駆動回路５によりオンまたはオフになる接点ａ1 と
接点ａ2 を有する。尚、２は端子Ｓへの入力でセットさ
れて動作を開始し、端子Ｒへの入力でリセットされて動
作を終了し、端子Ｑより制御信号を送出するフリップフ
ロップ（以下、ＦＦ回路と称す）である。又、Ｒ1 とＲ
2 は抵抗器である。
レー駆動回路５によりオンまたはオフになる接点ａ1 と
接点ａ2 を有する。尚、２は端子Ｓへの入力でセットさ
れて動作を開始し、端子Ｒへの入力でリセットされて動
作を終了し、端子Ｑより制御信号を送出するフリップフ
ロップ（以下、ＦＦ回路と称す）である。又、Ｒ1 とＲ
2 は抵抗器である。
【０００４】図５（Ａ）は供給電圧が安定状態（例えば
＋５Ｖ一定）にある場合、又、図５（Ｂ）は供給電圧が
不定状態（＋５Ｖへ漸近中）の場合を示す。図５中、
（ａ）〜（ｄ）は図４の回路に記載の信号であり、
（ａ）は＋５Ｖの供給電圧、（ｂ）はＦＦ回路２の端子
Ｓへの入力、（ｃ）はＦＦ回路２の端子Ｒへの入力、
（ｄ）はＦＦ回路２のＱ端子から出力される制御信号で
ある。
＋５Ｖ一定）にある場合、又、図５（Ｂ）は供給電圧が
不定状態（＋５Ｖへ漸近中）の場合を示す。図５中、
（ａ）〜（ｄ）は図４の回路に記載の信号であり、
（ａ）は＋５Ｖの供給電圧、（ｂ）はＦＦ回路２の端子
Ｓへの入力、（ｃ）はＦＦ回路２の端子Ｒへの入力、
（ｄ）はＦＦ回路２のＱ端子から出力される制御信号で
ある。
【０００５】図４と図５（Ａ）に示す如き通常の正常動
作時には、供給電圧（ａ）は＋５Ｖ一定である。この場
合、スイッチＳＷの接点ａ1 は抵抗器Ｒ1 で＋５Ｖにプ
ルアップされており、ＦＦ回路２のＳ端子への入力
（ｂ）は‘Ｌ’のレベル（０Ｖ）にある。又、スイッチ
ＳＷの接点ａ2 は抵抗器Ｒ2 で＋５Ｖにプルアップされ
ており、ＦＦ回路２のＲ端子の入力（ｃ）は‘Ｈ’のレ
ベル（＋５Ｖ）にある。従って、ＦＦ回路２のＱ端子の
制御信号（ｄ）は‘Ｈ’のレベル（＋５Ｖ）を維持す
る。
作時には、供給電圧（ａ）は＋５Ｖ一定である。この場
合、スイッチＳＷの接点ａ1 は抵抗器Ｒ1 で＋５Ｖにプ
ルアップされており、ＦＦ回路２のＳ端子への入力
（ｂ）は‘Ｌ’のレベル（０Ｖ）にある。又、スイッチ
ＳＷの接点ａ2 は抵抗器Ｒ2 で＋５Ｖにプルアップされ
ており、ＦＦ回路２のＲ端子の入力（ｃ）は‘Ｈ’のレ
ベル（＋５Ｖ）にある。従って、ＦＦ回路２のＱ端子の
制御信号（ｄ）は‘Ｈ’のレベル（＋５Ｖ）を維持す
る。
【０００６】次に、前記電源アラームがリレー駆動回路
５に加わりスイッチＳＷが押下されて接点ａ1 がオフか
つ接点ａ2 がオンになると、抵抗器Ｒ1 で＋５Ｖにプル
アップされたＦＦ回路２のＳ端子の入力（ｂ）は立ち上
がり時のチャタリングを経て‘Ｈ’のレベルになり、
又、ＦＦ回路２のＲ端子の入力（ｃ）は‘Ｌ’のレベル
になり、従って、ＦＦ回路２のＱ端子の出力（ｄ）は
‘Ｌ’のレベルになる。
５に加わりスイッチＳＷが押下されて接点ａ1 がオフか
つ接点ａ2 がオンになると、抵抗器Ｒ1 で＋５Ｖにプル
アップされたＦＦ回路２のＳ端子の入力（ｂ）は立ち上
がり時のチャタリングを経て‘Ｈ’のレベルになり、
又、ＦＦ回路２のＲ端子の入力（ｃ）は‘Ｌ’のレベル
になり、従って、ＦＦ回路２のＱ端子の出力（ｄ）は
‘Ｌ’のレベルになる。
【０００７】逆に電源アラームが無くなり、リレー駆動
回路５は解放されてスイッチＳＷを復旧させて接点ａ1
がオンかつ接点ａ2 がオフになると、ＦＦ回路２のＳ端
子の電圧（ｂ）は‘Ｌ’のレベルになり、又、ＦＦ回路
２のＲ端子の電圧（ｃ）は立ち上がり時のチャタリング
を経て‘Ｈ’のレベルになる。従って、ＦＦ回路２の
Ｑ端子からの出力は‘Ｈ’のレベルとなる。
回路５は解放されてスイッチＳＷを復旧させて接点ａ1
がオンかつ接点ａ2 がオフになると、ＦＦ回路２のＳ端
子の電圧（ｂ）は‘Ｌ’のレベルになり、又、ＦＦ回路
２のＲ端子の電圧（ｃ）は立ち上がり時のチャタリング
を経て‘Ｈ’のレベルになる。従って、ＦＦ回路２の
Ｑ端子からの出力は‘Ｈ’のレベルとなる。
【０００８】他方、図４と図５（Ｂ）に示すごとく供給
電源電圧（ａ）が＋５Ｖ一定でない場合、電源アラーム
の印加または解放によりスイッチＳＷの押下または復旧
を行うと、接点ａ1 や接点ａ2 に潜在するチャタリング
、のためにＦＦ回路２からの制御信号は図５（Ｂ）
の（ｄ）に示す如く異常成分を含むようになり、この為
に正常成分の発生時間が狂ってくるようになる。
電源電圧（ａ）が＋５Ｖ一定でない場合、電源アラーム
の印加または解放によりスイッチＳＷの押下または復旧
を行うと、接点ａ1 や接点ａ2 に潜在するチャタリング
、のためにＦＦ回路２からの制御信号は図５（Ｂ）
の（ｄ）に示す如く異常成分を含むようになり、この為
に正常成分の発生時間が狂ってくるようになる。
【０００９】
【発明が解決しようとする課題】従って、電源電圧の不
定の場合に電源アラームから生成される制御信号には異
常成分を含み、且つ正常成分の発生時間が狂うという課
題がある。
定の場合に電源アラームから生成される制御信号には異
常成分を含み、且つ正常成分の発生時間が狂うという課
題がある。
【００１０】本発明は、電源投入時の異常成分の発生時
間をマスクして正常成分のみが出力される回路を提供す
ることを目的とする。
間をマスクして正常成分のみが出力される回路を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、スイッチＳＷをオンからオフに変移する
際に生成される制御信号を用いて電源制御を行うものに
おいて、前記スイッチＳＷの出力段に、該スイッチＳＷ
がオンからオフに変移する経過時間を監視し、且つ該ス
イッチＳＷの変移時に発生する異常成分を正常検出時ま
でマスクして除去する電源電圧監視用半導体回路１を設
けるように構成する。
め本発明では、スイッチＳＷをオンからオフに変移する
際に生成される制御信号を用いて電源制御を行うものに
おいて、前記スイッチＳＷの出力段に、該スイッチＳＷ
がオンからオフに変移する経過時間を監視し、且つ該ス
イッチＳＷの変移時に発生する異常成分を正常検出時ま
でマスクして除去する電源電圧監視用半導体回路１を設
けるように構成する。
【００１２】
【作用】本発明は図１に示すごとく、スイッチＳＷのオ
ンからオフに変移する経過時間を監視し、該スイッチＳ
Ｗの変移時に発生する制御信号を正常検出時までマスク
して除去するための電源電圧監視用半導体回路１を設け
るようにしている。
ンからオフに変移する経過時間を監視し、該スイッチＳ
Ｗの変移時に発生する制御信号を正常検出時までマスク
して除去するための電源電圧監視用半導体回路１を設け
るようにしている。
【００１３】従って、前記電源電圧監視用半導体回路１
における立ち上がり時間を任意に設定できるようにして
おけば、スイッチＳＷのチャタリングの防止とその後に
発生する正常検出時間までの電源アラームのマスクを容
易に行うことができる。
における立ち上がり時間を任意に設定できるようにして
おけば、スイッチＳＷのチャタリングの防止とその後に
発生する正常検出時間までの電源アラームのマスクを容
易に行うことができる。
【００１４】
【実施例】以下、図２と図３により本発明の実施例を説
明する。図２に回路を示し、また図３にタイムチャート
を示す。
明する。図２に回路を示し、また図３にタイムチャート
を示す。
【００１５】図２において、ＳＷはスイッチである。
尚、１は電源電圧の瞬断・瞬低時にリセット信号を発生
し、電源の正常復帰時にパワーオン・リセットを発生す
る電源電圧監視用半導体回路である。尚、この電源電圧
監視用半導体回路１には既存の半導体回路を用いる。
又、２はＦＦ回路、３はＡＮＤゲート、４はＯＲゲー
ト、Ｒは抵抗器、Ｃはコンデンサである。図３中、
（ａ）〜（ｆ）は図２の回路に記載の信号であり、
（ａ）は電源電圧監視用半導体回路１の入力（ＩＮ）で
あり、（ｂ）は電源電圧監視用半導体回路１の出力（Ｏ
ＵＴ）（ＦＦ回路２のクロック入力）である。
尚、１は電源電圧の瞬断・瞬低時にリセット信号を発生
し、電源の正常復帰時にパワーオン・リセットを発生す
る電源電圧監視用半導体回路である。尚、この電源電圧
監視用半導体回路１には既存の半導体回路を用いる。
又、２はＦＦ回路、３はＡＮＤゲート、４はＯＲゲー
ト、Ｒは抵抗器、Ｃはコンデンサである。図３中、
（ａ）〜（ｆ）は図２の回路に記載の信号であり、
（ａ）は電源電圧監視用半導体回路１の入力（ＩＮ）で
あり、（ｂ）は電源電圧監視用半導体回路１の出力（Ｏ
ＵＴ）（ＦＦ回路２のクロック入力）である。
【００１６】尚、（ｃ）はＦＦ回路２から送出される制
御信号である。又、（ｄ）は電源が異常電圧または異常
電流が引き起こしたとき発生する電源アラーム、（ｅ）
は動作開始を決めるリセット、（ｆ）はＡＮＤゲート３
の出力である。
御信号である。又、（ｄ）は電源が異常電圧または異常
電流が引き起こしたとき発生する電源アラーム、（ｅ）
は動作開始を決めるリセット、（ｆ）はＡＮＤゲート３
の出力である。
【００１７】図２と図３において、動作開始のリセット
（ｅ）が‘Ｈ’のレベルの時に、電源が異常電圧または
異常電流を引き起こし‘Ｈ’のレベルの電源アラーム
（ｄ）が加わると、ＡＮＤゲート３の出力（ｆ）は
‘Ｈ’のレベルに、またＯＲゲート４の出力も同時に
‘Ｈ’のレベルになり、このＯＲゲート４からの‘Ｈ’
のレベル出力によりＦＦ回路２はリセット（Ｒ）され
る。
（ｅ）が‘Ｈ’のレベルの時に、電源が異常電圧または
異常電流を引き起こし‘Ｈ’のレベルの電源アラーム
（ｄ）が加わると、ＡＮＤゲート３の出力（ｆ）は
‘Ｈ’のレベルに、またＯＲゲート４の出力も同時に
‘Ｈ’のレベルになり、このＯＲゲート４からの‘Ｈ’
のレベル出力によりＦＦ回路２はリセット（Ｒ）され
る。
【００１８】次に、この電源アラーム（ｄ）が‘Ｈ’の
レベルの期間において、スイッチＳＷに制御を加えて時
間Ｔ1 の間を押下すると、電源電圧監視用半導体回路１
のＩＮ（ａ）は‘Ｌ’のレベルになって電源異常が検出
され、直ちに該電源電圧監視用半導体回路１のＯＵＴ
（ｂ）を‘Ｈ’のレベルにする。
レベルの期間において、スイッチＳＷに制御を加えて時
間Ｔ1 の間を押下すると、電源電圧監視用半導体回路１
のＩＮ（ａ）は‘Ｌ’のレベルになって電源異常が検出
され、直ちに該電源電圧監視用半導体回路１のＯＵＴ
（ｂ）を‘Ｈ’のレベルにする。
【００１９】このＯＵＴ（ｂ）の立ち上がりエッジをク
ロックとして、かつＯＲゲート４を介してリセットとし
てＦＦ回路２に加えることにより制御信号（ｃ）の状態
をトグルさせて‘Ｌ’から‘Ｈ’のレベルにする。
ロックとして、かつＯＲゲート４を介してリセットとし
てＦＦ回路２に加えることにより制御信号（ｃ）の状態
をトグルさせて‘Ｌ’から‘Ｈ’のレベルにする。
【００２０】ここで、電源電圧監視用半導体回路１の端
子ＣＴに所定値のコンデンサＣを接続し、該コンデンサ
ーＣの充電により決まる所定時間幅Ｔ2 の間にわたって
電源電圧監視用半導体回路１のＯＵＴ（ｂ）からの出力
（ｂ）をマスクし、スイッチＳＷのオン（電源電圧監視
用半導体回路１の給電開始時点）に生じる異常成分
（例えばチャタリング）を除去する。
子ＣＴに所定値のコンデンサＣを接続し、該コンデンサ
ーＣの充電により決まる所定時間幅Ｔ2 の間にわたって
電源電圧監視用半導体回路１のＯＵＴ（ｂ）からの出力
（ｂ）をマスクし、スイッチＳＷのオン（電源電圧監視
用半導体回路１の給電開始時点）に生じる異常成分
（例えばチャタリング）を除去する。
【００２１】尚、電源アラーム（ｄ）が正常検出になる
タイミングを、該マスクが終了する時間Ｔ2 とほぼ同じ
（図３（ｂ）では少し前ｔ0 ）に設定しておけは、スイ
ッチＳＷの制御が行われてから一定の時間後に常に異常
成分が除去された状態でアラームの検出が行われるよう
になる。
タイミングを、該マスクが終了する時間Ｔ2 とほぼ同じ
（図３（ｂ）では少し前ｔ0 ）に設定しておけは、スイ
ッチＳＷの制御が行われてから一定の時間後に常に異常
成分が除去された状態でアラームの検出が行われるよう
になる。
【００２２】
【発明の効果】以上の説明から明らかなように本発明に
よれば、簡単なる回路により、電源投入時のチャタリン
グをマスクし除去することができる効果を奏する。
よれば、簡単なる回路により、電源投入時のチャタリン
グをマスクし除去することができる効果を奏する。
【図１】 本発明の回路とタイムチャートを示す図であ
る。
る。
【図２】 本発明の一実施例の回路を示す図である。
【図３】 本発明の一実施例回路のタイムチャートを示
す図である。
す図である。
【図４】 従来の一実施例の回路を示す図である。
【図５】 従来の一実施例回路のタイムチャートを示す
図である。
図である。
１は電源電圧監視用半導体回路 ２はＦＦ回路 ＳＷはスイッチ
Claims (1)
- 【請求項１】 スイッチ（ＳＷ）をオンからオフに変移
する際に生成される制御信号を用いて電源制御を行うも
のにおいて、 前記スイッチ（ＳＷ）の出力段に、該スイッチ（ＳＷ）
がオンからオフに変移する経過時間を監視し、且つ該ス
イッチ（ＳＷ）の変移時に発生する異常成分を正常検出
時までマスクして除去する電源電圧監視用半導体回路
(1) を設けたことを特徴とするチャタリング防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235890A JPH0574259A (ja) | 1991-09-17 | 1991-09-17 | チヤタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235890A JPH0574259A (ja) | 1991-09-17 | 1991-09-17 | チヤタリング防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574259A true JPH0574259A (ja) | 1993-03-26 |
Family
ID=16992762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235890A Withdrawn JPH0574259A (ja) | 1991-09-17 | 1991-09-17 | チヤタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011049070A (ja) * | 2009-08-27 | 2011-03-10 | Fujitsu Component Ltd | 制御装置 |
-
1991
- 1991-09-17 JP JP3235890A patent/JPH0574259A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011049070A (ja) * | 2009-08-27 | 2011-03-10 | Fujitsu Component Ltd | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05282079A (ja) | 瞬断処理方法 | |
| KR100303271B1 (ko) | 전력소비를감소시키기위한클록공급장치 | |
| JPH01195522A (ja) | 電源制御回路 | |
| JPH0574259A (ja) | チヤタリング防止回路 | |
| JPS586964B2 (ja) | 電源制御方式 | |
| JPH087732A (ja) | 電源タイマ装置 | |
| KR100259341B1 (ko) | 파워다운 제어장치 | |
| JP2004120971A (ja) | 電源装置 | |
| JPS6264226A (ja) | 電気機器 | |
| JPH0224287Y2 (ja) | ||
| JP2002165155A (ja) | 電源電圧制御装置 | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JP3263883B2 (ja) | 電源装置 | |
| JPS5830229A (ja) | リセツト回路 | |
| JPH11220871A (ja) | 電源装置 | |
| JP3239459B2 (ja) | 電源電圧監視回路 | |
| JPS61224019A (ja) | マイクロプロセツサのリセツト回路 | |
| JPS5825451Y2 (ja) | 電源電圧監視回路 | |
| JP3025935B2 (ja) | アラーム信号マスク回路 | |
| JPS6016054B2 (ja) | リレ−駆動回路 | |
| JPH0313786Y2 (ja) | ||
| JP2583359B2 (ja) | 電源電圧監視回路 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPH0421232Y2 (ja) | ||
| KR0127539Y1 (ko) | 리세트회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |