JPH057015A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH057015A JPH057015A JP15674791A JP15674791A JPH057015A JP H057015 A JPH057015 A JP H057015A JP 15674791 A JP15674791 A JP 15674791A JP 15674791 A JP15674791 A JP 15674791A JP H057015 A JPH057015 A JP H057015A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- single crystal
- silicon layer
- crystal silicon
- type single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、特にpn接合の形成が困難
で、良質な単結晶材料を得にくい半導体材料を用いた場
合でも、この種発光素子として実質的に十分な発光機能
を保証し得る半導体発光素子を提供することである。 【構成】 本発明による半導体発光素子は、n型単結晶
シリコン層(1),酸化シリコン層(3)及びp型単結
晶シリコン層(2)で成るSOI構造の断面(5)を露
出せしめ、この露出断面(5)上に半導体発光膜(4)
が形成されることにより構成される。
で、良質な単結晶材料を得にくい半導体材料を用いた場
合でも、この種発光素子として実質的に十分な発光機能
を保証し得る半導体発光素子を提供することである。 【構成】 本発明による半導体発光素子は、n型単結晶
シリコン層(1),酸化シリコン層(3)及びp型単結
晶シリコン層(2)で成るSOI構造の断面(5)を露
出せしめ、この露出断面(5)上に半導体発光膜(4)
が形成されることにより構成される。
Description
【0001】
【産業上の利用分野】本発明は、半導体発光素子の構造
に関する。
に関する。
【0002】
【従来の技術】従来より半導体発光素子として、pn接
合を形成して成る構造の発光ダイオードが知られてい
る。ところが、多くの半導体材料では一般にpn接合を
形成することは容易でない。例えば、青色発光を得るた
めにセレン化亜鉛(ZeSe)等のワイドギャップ半導
体を用いる場合、これらのワイドギャップ半導体では安
定したp型伝導を行うようにすることが困難で、従って
かかるワイドギャップ半導体により良質なpn接合を形
成することは一般には難しい。そこで、p型結晶を用い
る代わりに高抵抗結晶を用いた構造を有するMIS型素
子を使用することが主流になってきている。
合を形成して成る構造の発光ダイオードが知られてい
る。ところが、多くの半導体材料では一般にpn接合を
形成することは容易でない。例えば、青色発光を得るた
めにセレン化亜鉛(ZeSe)等のワイドギャップ半導
体を用いる場合、これらのワイドギャップ半導体では安
定したp型伝導を行うようにすることが困難で、従って
かかるワイドギャップ半導体により良質なpn接合を形
成することは一般には難しい。そこで、p型結晶を用い
る代わりに高抵抗結晶を用いた構造を有するMIS型素
子を使用することが主流になってきている。
【0003】
【発明が解決しようとする課題】しかしながら、MIS
型構造の場合、少数キャリアの注入効率が悪いため高い
効率の発光素子を製作することができないという問題が
あった。尚また、上記ワイドギャップ半導体材料は前述
した不都合の他に、良好なオーム性接触を形成し難く、
このため半導体素子のための電極を形成することが極め
て困難になる等の実用上の問題を有している。一方、ダ
イアモンドのようにキャリアを得るためのドーピングを
行うこと自体が困難で、このためp型またはn型いずれ
を形成する場合にも問題が生じる半導体材料も存在する
が、以上述べた半導体材料の他に如何なる半導体材料を
用いるにしても、従来の発光素子の発光効率はその素子
中に存在する結晶欠陥に極めて敏感に影響される。そし
て良質な単結晶材料からのみ半導体素子の形成が可能に
なるにも拘わらず、半導体の単結晶材料の結晶性を制御
することは困難であり、このため実用的な発光強度を確
保するためには極めて多くの工程管理が必要になるばか
りか、発光材料を限定するという方法を取らざるを得な
かった。
型構造の場合、少数キャリアの注入効率が悪いため高い
効率の発光素子を製作することができないという問題が
あった。尚また、上記ワイドギャップ半導体材料は前述
した不都合の他に、良好なオーム性接触を形成し難く、
このため半導体素子のための電極を形成することが極め
て困難になる等の実用上の問題を有している。一方、ダ
イアモンドのようにキャリアを得るためのドーピングを
行うこと自体が困難で、このためp型またはn型いずれ
を形成する場合にも問題が生じる半導体材料も存在する
が、以上述べた半導体材料の他に如何なる半導体材料を
用いるにしても、従来の発光素子の発光効率はその素子
中に存在する結晶欠陥に極めて敏感に影響される。そし
て良質な単結晶材料からのみ半導体素子の形成が可能に
なるにも拘わらず、半導体の単結晶材料の結晶性を制御
することは困難であり、このため実用的な発光強度を確
保するためには極めて多くの工程管理が必要になるばか
りか、発光材料を限定するという方法を取らざるを得な
かった。
【0004】本発明はかかる実情に鑑み、特にpn接合
の形成が困難で、良質な単結晶材料を得にくい半導体材
料を用いた場合でも、この種発光素子として実質的に十
分な発光機能を保証し得る半導体発光素子を提供するこ
とを目的とする。
の形成が困難で、良質な単結晶材料を得にくい半導体材
料を用いた場合でも、この種発光素子として実質的に十
分な発光機能を保証し得る半導体発光素子を提供するこ
とを目的とする。
【0005】
【課題を解決するための手段】本発明による半導体発光
素子は、n型単結晶シリコン層,酸化シリコン層及びp
型単結晶シリコン層で成るSOI構造の断面を露出せし
め、この露出断面上に半導体発光膜が形成されるように
なっている。
素子は、n型単結晶シリコン層,酸化シリコン層及びp
型単結晶シリコン層で成るSOI構造の断面を露出せし
め、この露出断面上に半導体発光膜が形成されるように
なっている。
【0006】
【作用】本発明によれば、特に発光材料としてワイドギ
ャップ半導体を用いた場合、先ず素子の作動状態におい
てn型単結晶シリコン層は負に、またp型単結晶シリコ
ン層は正にそれぞれバイアスされるが、これによりn型
単結晶シリコン層からは電子が、またp型単結晶シリコ
ン層からは正孔がそれぞれ注入される。そして注入され
た電子及び正孔は上記発光膜内で結合し、ここで発光す
る。そしてこの場合において、少数キャリア及び多数キ
ャリアがそれぞれ半導体発光膜に隣接するn型単結晶シ
リコン層及びp型単結晶シリコン層から供給されるた
め、該半導体発光膜の伝導型はp型もしくはn型又は真
性のいずれのものであっても差し支えない。
ャップ半導体を用いた場合、先ず素子の作動状態におい
てn型単結晶シリコン層は負に、またp型単結晶シリコ
ン層は正にそれぞれバイアスされるが、これによりn型
単結晶シリコン層からは電子が、またp型単結晶シリコ
ン層からは正孔がそれぞれ注入される。そして注入され
た電子及び正孔は上記発光膜内で結合し、ここで発光す
る。そしてこの場合において、少数キャリア及び多数キ
ャリアがそれぞれ半導体発光膜に隣接するn型単結晶シ
リコン層及びp型単結晶シリコン層から供給されるた
め、該半導体発光膜の伝導型はp型もしくはn型又は真
性のいずれのものであっても差し支えない。
【0007】
【実施例】以下、図1乃至図4に基づき、本発明による
半導体発光素子の一実施例を説明する。本発明の半導体
発光素子の概略構造を示している図1において、1はn
型単結晶シリコン層、2はp型単結晶シリコン層、3は
酸化シリコン層である。ここで、n型単結晶シリコンと
p型単結晶シリコンとが、酸化シリコン層によって絶縁
されている構造はSOI(Silicon on insulator)構造
と呼ばれ、本発明では上記n型単結晶シリコン層1,酸
化シリコン層3及びp型単結晶シリコン層2によりかか
るSOI構造が構成される。4は上記SOI構造の露出
された断面5上で発光材料を成長せしめて成る半導体発
光膜、6及び7は例えば酸化シリコンで成るパッシベー
ション膜、8は陰極に接続される電極、9は陽極に接続
される電極である。
半導体発光素子の一実施例を説明する。本発明の半導体
発光素子の概略構造を示している図1において、1はn
型単結晶シリコン層、2はp型単結晶シリコン層、3は
酸化シリコン層である。ここで、n型単結晶シリコンと
p型単結晶シリコンとが、酸化シリコン層によって絶縁
されている構造はSOI(Silicon on insulator)構造
と呼ばれ、本発明では上記n型単結晶シリコン層1,酸
化シリコン層3及びp型単結晶シリコン層2によりかか
るSOI構造が構成される。4は上記SOI構造の露出
された断面5上で発光材料を成長せしめて成る半導体発
光膜、6及び7は例えば酸化シリコンで成るパッシベー
ション膜、8は陰極に接続される電極、9は陽極に接続
される電極である。
【0008】次に、図4を参照して、本発明の半導体発
光素子を製造する場合の例を説明する。先ず、出発材料
としてn型単結晶シリコン,酸化シリコン及びp型単結
晶シリコンで成るSOI構造基板を用意するが、このS
OI構造基板は、予め酸化されたn型単結晶シリコン基
板と予め酸化されたp型単結晶シリコン基板とを接合法
によって直接接着せしめた後、上記n型単結晶シリコン
基板を研磨・薄膜化することにより製作したものであ
る。そしてかかるSOI構造基板は図1に示したn型単
結晶シリコン層1,酸化シリコン層3及びp型単結晶シ
リコン層2により構成されるSOI構造に対応するが、
この場合、n型単結晶シリコン層1の厚さは5ミクロン
程度、また酸化シリコン層3の厚さは0.5ミクロン程
度である。
光素子を製造する場合の例を説明する。先ず、出発材料
としてn型単結晶シリコン,酸化シリコン及びp型単結
晶シリコンで成るSOI構造基板を用意するが、このS
OI構造基板は、予め酸化されたn型単結晶シリコン基
板と予め酸化されたp型単結晶シリコン基板とを接合法
によって直接接着せしめた後、上記n型単結晶シリコン
基板を研磨・薄膜化することにより製作したものであ
る。そしてかかるSOI構造基板は図1に示したn型単
結晶シリコン層1,酸化シリコン層3及びp型単結晶シ
リコン層2により構成されるSOI構造に対応するが、
この場合、n型単結晶シリコン層1の厚さは5ミクロン
程度、また酸化シリコン層3の厚さは0.5ミクロン程
度である。
【0009】上記SOI構造基板の表面に予め形成され
た酸化シリコン膜(パッシベーション膜6)に緩衝HF
溶液によって図2(a)に示したように、開口部10を
形成し、更にKOH水溶液を用いた異方性エッチングに
より上記開口部10において前記露出断面5を形成する
ためのV字型溝11を形成する。
た酸化シリコン膜(パッシベーション膜6)に緩衝HF
溶液によって図2(a)に示したように、開口部10を
形成し、更にKOH水溶液を用いた異方性エッチングに
より上記開口部10において前記露出断面5を形成する
ためのV字型溝11を形成する。
【0010】n型単結晶シリコン層1においてその表面
に形成されるべきアルミ電極(電極8)とのオーム接触
を形成するために図2(b)に示したように、シリコン
酸化膜をマスクにしてn+層を選択拡散し、またp型単
結晶シリコン層2においてその表面全体にp+層を拡散
する。
に形成されるべきアルミ電極(電極8)とのオーム接触
を形成するために図2(b)に示したように、シリコン
酸化膜をマスクにしてn+層を選択拡散し、またp型単
結晶シリコン層2においてその表面全体にp+層を拡散
する。
【0011】次に上記のように形成されたn+層及びp
+層とそれぞれオーム接触すべき電極8及び電極9を形
成するために、SOI構造基板の両表面にアルミ薄膜を
蒸着形成するが、この形成されたアルミ薄膜のうち電極
として不必要な部分、即ち上記V字型溝11の部分はH
Cl水溶液を用いてエッチング法により除去せしめられ
る。そして更にかかるV字型溝11の部分に形成されて
いる酸化シリコン膜は緩衝HF溶液によって除去せしめ
られ、これにより該V字型溝11において断面5が露出
するが、この状態が図2(c)に示されている。
+層とそれぞれオーム接触すべき電極8及び電極9を形
成するために、SOI構造基板の両表面にアルミ薄膜を
蒸着形成するが、この形成されたアルミ薄膜のうち電極
として不必要な部分、即ち上記V字型溝11の部分はH
Cl水溶液を用いてエッチング法により除去せしめられ
る。そして更にかかるV字型溝11の部分に形成されて
いる酸化シリコン膜は緩衝HF溶液によって除去せしめ
られ、これにより該V字型溝11において断面5が露出
するが、この状態が図2(c)に示されている。
【0012】そして図2(d)に示したように、露出し
た断面5上にスパッタ法によりZnS多結晶膜(発光材
料)を成長せしめて半導体発光膜4を形成すると共に、
断面5以外の場所に堆積したZnSはリフトオフ法によ
り除去せしめられる。
た断面5上にスパッタ法によりZnS多結晶膜(発光材
料)を成長せしめて半導体発光膜4を形成すると共に、
断面5以外の場所に堆積したZnSはリフトオフ法によ
り除去せしめられる。
【0013】本発明による半導体発光素子は上記のよう
に構成されているおり、次に特に発光材料として上記実
施例で用いたZnSの如きワイドギャップ半導体を選択
した場合の作動原理を説明する。先ず半導体素子に駆動
電圧を印加していないとき(無バイアス状態)のエネル
ギー帯図は図3に示した通りであるが、電極8及び電極
9をそれぞれ負及び正にしてバイアス電圧を印加するこ
とにより無バイアス状態からバイアス状態になる。そし
てかかるバイアス電圧印加によって半導体素子は作動す
るが、この作動状態においてn型単結晶シリコン層1は
負に、またp型単結晶シリコン層2は正にそれぞれバイ
アスされ、このような作動状態の半導体素子のエネルギ
ー帯図を図4に示す。図示したように、半導体発光膜4
に対してn型単結晶シリコン層1からは電子が、またp
型単結晶シリコン層2からは正孔がそれぞれ注入され
る。そして注入された電子及び正孔は上記半導体発光膜
4内で結合し、これによりエネルギーhνの光が発光す
る。なお、hはプランク定数、νは発光光の周波数であ
る。上記のように作動する半導体素子を室内照明下で駆
動したところ、発光光は十分な視認性を有し、実用上問
題がない発光強度を備えていることを確認することがで
きた。
に構成されているおり、次に特に発光材料として上記実
施例で用いたZnSの如きワイドギャップ半導体を選択
した場合の作動原理を説明する。先ず半導体素子に駆動
電圧を印加していないとき(無バイアス状態)のエネル
ギー帯図は図3に示した通りであるが、電極8及び電極
9をそれぞれ負及び正にしてバイアス電圧を印加するこ
とにより無バイアス状態からバイアス状態になる。そし
てかかるバイアス電圧印加によって半導体素子は作動す
るが、この作動状態においてn型単結晶シリコン層1は
負に、またp型単結晶シリコン層2は正にそれぞれバイ
アスされ、このような作動状態の半導体素子のエネルギ
ー帯図を図4に示す。図示したように、半導体発光膜4
に対してn型単結晶シリコン層1からは電子が、またp
型単結晶シリコン層2からは正孔がそれぞれ注入され
る。そして注入された電子及び正孔は上記半導体発光膜
4内で結合し、これによりエネルギーhνの光が発光す
る。なお、hはプランク定数、νは発光光の周波数であ
る。上記のように作動する半導体素子を室内照明下で駆
動したところ、発光光は十分な視認性を有し、実用上問
題がない発光強度を備えていることを確認することがで
きた。
【0014】なお、本発明による半導体素子構造によれ
ば、少数キャリア及び多数キャリアがそれぞれ半導体発
光膜4に隣接するn型単結晶シリコン層1及びp型単結
晶シリコン層2から供給されるため、該半導体発光膜4
の伝導型はp型もしくはn型又は真性のいずれのもので
あっても差し支えない。また、上記実施例において、発
光材料としてはZnS等のワイドギャップ半導体をはじ
めとして多くの種類の半導体を選択することができる
が、それらは必ずしも単結晶である必要はない。但し、
その場合、結晶粒径は酸化シリコン層1,2の層厚さ以
上あることが望ましい。その理由は、注入されたキャリ
アが発光するまでの過程で発光材料の結晶粒界に遭遇・
捕獲され、非発光過程において再結合し、そして消滅す
る確率を小さくするためである。バイアス電圧を印加す
るための電極8及び電極9は、半導体発光膜4に隣接す
るn型単結晶シリコン層1及びp型単結晶シリコン層2
に形成すればよいので、発光材料の選択に際して電極形
成の容易の問題を考慮しなくても済む。また、シリコン
層に対するオーム性接触を形成する場合、既存の技術に
よって行っても何ら問題はなく、シリコン層と発光材料
との境界面に発生するエネルギー障壁は、キャリア注入
開始電圧に対しては影響を与えるものの、素子の発光動
作に本質的な影響を与えるものではない。
ば、少数キャリア及び多数キャリアがそれぞれ半導体発
光膜4に隣接するn型単結晶シリコン層1及びp型単結
晶シリコン層2から供給されるため、該半導体発光膜4
の伝導型はp型もしくはn型又は真性のいずれのもので
あっても差し支えない。また、上記実施例において、発
光材料としてはZnS等のワイドギャップ半導体をはじ
めとして多くの種類の半導体を選択することができる
が、それらは必ずしも単結晶である必要はない。但し、
その場合、結晶粒径は酸化シリコン層1,2の層厚さ以
上あることが望ましい。その理由は、注入されたキャリ
アが発光するまでの過程で発光材料の結晶粒界に遭遇・
捕獲され、非発光過程において再結合し、そして消滅す
る確率を小さくするためである。バイアス電圧を印加す
るための電極8及び電極9は、半導体発光膜4に隣接す
るn型単結晶シリコン層1及びp型単結晶シリコン層2
に形成すればよいので、発光材料の選択に際して電極形
成の容易の問題を考慮しなくても済む。また、シリコン
層に対するオーム性接触を形成する場合、既存の技術に
よって行っても何ら問題はなく、シリコン層と発光材料
との境界面に発生するエネルギー障壁は、キャリア注入
開始電圧に対しては影響を与えるものの、素子の発光動
作に本質的な影響を与えるものではない。
【0015】
【発明の効果】上述したように本発明によれば、この種
の半導体素子においてpn接合や良好な単結晶の形成が
困難な半導体材料を用いても適正な発光作動を実現する
ことができ、発光素子材料の選択の自由度を拡げること
ができる。さらに、このことにより、一般には発光波長
は材料に固有のものであるが、このような事実を踏まえ
た上で実質的に発光波長の選択の幅を拡大し得る等の利
点がある。
の半導体素子においてpn接合や良好な単結晶の形成が
困難な半導体材料を用いても適正な発光作動を実現する
ことができ、発光素子材料の選択の自由度を拡げること
ができる。さらに、このことにより、一般には発光波長
は材料に固有のものであるが、このような事実を踏まえ
た上で実質的に発光波長の選択の幅を拡大し得る等の利
点がある。
【図1】本発明による半導体発光素子の一実施例による
素子構造を示す部分縦断面図である。
素子構造を示す部分縦断面図である。
【図2】本発明にかかる半導体発光素子の製造工程例を
説明する図である。
説明する図である。
【図3】本発明にかかる半導体発光素子の無バイアス時
のエネルギー帯図である。
のエネルギー帯図である。
【図4】本発明にかかる半導体発光素子のバイアス電圧
印加時のエネルギー帯図である。
印加時のエネルギー帯図である。
1 n型単結晶シリコン層 2 p型単結晶シリコン層 3 酸化シリコン層 4 半導体発光膜 5 断面 6 パッシベーション膜 7 パッシベーション膜 8 電極 9 電極
Claims (1)
- 【特許請求の範囲】 【請求項1】 n型単結晶シリコン層,酸化シリコン層
及びp型単結晶シリコン層で成るSOI構造の断面を露
出せしめ、この露出断面上に半導体発光膜が形成されて
成る半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15674791A JPH057015A (ja) | 1991-06-27 | 1991-06-27 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15674791A JPH057015A (ja) | 1991-06-27 | 1991-06-27 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH057015A true JPH057015A (ja) | 1993-01-14 |
Family
ID=15634435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15674791A Pending JPH057015A (ja) | 1991-06-27 | 1991-06-27 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH057015A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5512101A (en) * | 1994-03-24 | 1996-04-30 | Yazaki Corporation | Seed supplying and coating apparatus |
US6750160B1 (en) | 1996-12-09 | 2004-06-15 | Kao Corporation | Detergent-impregnated article |
-
1991
- 1991-06-27 JP JP15674791A patent/JPH057015A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5512101A (en) * | 1994-03-24 | 1996-04-30 | Yazaki Corporation | Seed supplying and coating apparatus |
US6750160B1 (en) | 1996-12-09 | 2004-06-15 | Kao Corporation | Detergent-impregnated article |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3700872B2 (ja) | 窒化物系iii−v族化合物半導体装置およびその製造方法 | |
US20090072243A1 (en) | Compound semiconductor device and method for fabricating compound semiconductor | |
JPH11154648A (ja) | 複数の半導体チップの製造方法 | |
FR2726126A1 (fr) | Procede de fabrication de dispositifs a diodes electroluminescentes a lumiere visible | |
JPH11238913A (ja) | 半導体発光デバイスチップ | |
JPH06244457A (ja) | 発光ダイオードの製造方法 | |
US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
JPH057015A (ja) | 半導体発光素子 | |
JPS5943836B2 (ja) | 半導体発光素子 | |
KR100752348B1 (ko) | 수직 구조 발광 다이오드 제조 방법 | |
JP2941743B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
JPS6370580A (ja) | 発光ダイオ−ド | |
JP2000004047A (ja) | 半導体発光装置及びその製造方法 | |
JPH07307487A (ja) | 短波長発光素子 | |
JP3212686B2 (ja) | 半導体発光素子 | |
WO2022141233A1 (zh) | 一种半导体发光元件及其制备方法 | |
JP3637236B2 (ja) | 発光薄膜及びその光デバイスの製造方法 | |
JP3260502B2 (ja) | 電子放出素子 | |
JP3282950B2 (ja) | 電界放出型電子素子及びその製造方法 | |
JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
JPS59165418A (ja) | 半導体発光素子の製造方法 | |
JP2001223386A (ja) | 窒化物半導体素子 | |
JPH10181077A (ja) | 発光ダイオードアレイ | |
CN117253900A (zh) | 一种亮度自适应发光二极管及其制备方法 | |
JPH08148719A (ja) | 半導体発光素子 |