JPH0567962A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0567962A JPH0567962A JP3229011A JP22901191A JPH0567962A JP H0567962 A JPH0567962 A JP H0567962A JP 3229011 A JP3229011 A JP 3229011A JP 22901191 A JP22901191 A JP 22901191A JP H0567962 A JPH0567962 A JP H0567962A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- terminal
- output
- gate
- output driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】出力ドライバーと本出力ドライバーの接続対象
との相互関係に留意する事なく、又接続対象が出力ドラ
イバー側に異なった複数の特性を要求する場合において
も、出力ドライバーに設計変更を加える事なく、対応可
能な出力ドライバーを提供する。 【構成】ＭＯＳトランジスタを用いた半導体装置におい
て、出力ドライバーと、本出力ドライバーの特性を制御
する手段を有する構成とする。
との相互関係に留意する事なく、又接続対象が出力ドラ
イバー側に異なった複数の特性を要求する場合において
も、出力ドライバーに設計変更を加える事なく、対応可
能な出力ドライバーを提供する。 【構成】ＭＯＳトランジスタを用いた半導体装置におい
て、出力ドライバーと、本出力ドライバーの特性を制御
する手段を有する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の、出
力ドライバーに関するものである。
力ドライバーに関するものである。
【０００２】
【従来の技術】従来の技術をＭＯＳトランジスタを用い
たバッファ・タイプの出力ドライバーの例を用いて説明
する。
たバッファ・タイプの出力ドライバーの例を用いて説明
する。
【０００３】従来のバッファ・タイプの出力ドライバー
を図４に示す。半導体集積回路の出力端子を通して外部
回路を駆動する出力ドライバーは駆動しなければならな
い負荷容量が３０〜５０ｐＦ以上と非常に大きな値とな
る。従って単に出力ドライバーのトランジスタサイズを
大きくすると、出力ドライバーのゲート容量が増大し出
力ドライバーを駆動する前段のゲート遅延が大きくなり
問題となる。これを解決するために一般的には図４に示
す様にプリドライバー４０１、メインドライバー４０３
とテーパーをつけてトランジスタサイズを逐次増加させ
る手法を用いてきた。
を図４に示す。半導体集積回路の出力端子を通して外部
回路を駆動する出力ドライバーは駆動しなければならな
い負荷容量が３０〜５０ｐＦ以上と非常に大きな値とな
る。従って単に出力ドライバーのトランジスタサイズを
大きくすると、出力ドライバーのゲート容量が増大し出
力ドライバーを駆動する前段のゲート遅延が大きくなり
問題となる。これを解決するために一般的には図４に示
す様にプリドライバー４０１、メインドライバー４０３
とテーパーをつけてトランジスタサイズを逐次増加させ
る手法を用いてきた。
【０００４】次に出力ドライバーの特性について説明す
る。出力ドライバーの特性は、本出力ドライバーの出力
信号を入力信号として受け取る側（以降単に接続対象と
する）がどの様な特性を要求しているかによって決定さ
れる。例えばその接続対象が高速動作を要求している場
合は、トランジスタ・サイズが大きく、負荷駆動能力が
大きなメインドライバーを用意すると共に、そのメイン
ドライバーに見合った駆動能力を持ったプリドライバー
を用意することによって俊敏なスイッチング特性を持っ
た出力ドライバーを構成する。逆に低ノイズ動作が要求
される場合においては、トランジスタサイズが小さく負
荷駆動能力が小さなメインドライバーを用意すると共
に、そのメインドライバーに見合った駆動能力を持った
プリドライバーを用意することによって緩やかなスイッ
チング特性を持った出力ドライバーを構成するのが一般
的であった。
る。出力ドライバーの特性は、本出力ドライバーの出力
信号を入力信号として受け取る側（以降単に接続対象と
する）がどの様な特性を要求しているかによって決定さ
れる。例えばその接続対象が高速動作を要求している場
合は、トランジスタ・サイズが大きく、負荷駆動能力が
大きなメインドライバーを用意すると共に、そのメイン
ドライバーに見合った駆動能力を持ったプリドライバー
を用意することによって俊敏なスイッチング特性を持っ
た出力ドライバーを構成する。逆に低ノイズ動作が要求
される場合においては、トランジスタサイズが小さく負
荷駆動能力が小さなメインドライバーを用意すると共
に、そのメインドライバーに見合った駆動能力を持った
プリドライバーを用意することによって緩やかなスイッ
チング特性を持った出力ドライバーを構成するのが一般
的であった。
【０００５】しかし従来の技術では出力ドライバーの特
性は、本出力ドライバーの接続対象が高速動作を要求し
ているのか、低ノイズ動作を要求しているのか出力ドラ
イバーの設計段階において決定されている必要があり、
その要求に沿って出力ドライバーのトランジスタ・サイ
ズ等が決定されるため、接続対象の要求特性の変更に伴
う出力ドライバーの特性変更は設計変更によって対応す
るしか方法がなかった。すなわち、出力ドライバーの特
性は本出力ドライバーの接続対象の要求特性に合致した
ものである必要があり、設計の自由度が限定されてい
た。
性は、本出力ドライバーの接続対象が高速動作を要求し
ているのか、低ノイズ動作を要求しているのか出力ドラ
イバーの設計段階において決定されている必要があり、
その要求に沿って出力ドライバーのトランジスタ・サイ
ズ等が決定されるため、接続対象の要求特性の変更に伴
う出力ドライバーの特性変更は設計変更によって対応す
るしか方法がなかった。すなわち、出力ドライバーの特
性は本出力ドライバーの接続対象の要求特性に合致した
ものである必要があり、設計の自由度が限定されてい
た。
【０００６】
【発明が解決しようとする課題】そこで本発明はこの様
な問題点を解決するもので、その目的とするところは出
力ドライバーと本出力ドライバーの接続対象との相互関
係に留意する事なく、又接続対象が出力ドライバー側に
異なった複数の特性を要求する場合においても、出力ド
ライバーに設計変更を加える事なく、対応可能な出力ド
ライバーを提供することにある。
な問題点を解決するもので、その目的とするところは出
力ドライバーと本出力ドライバーの接続対象との相互関
係に留意する事なく、又接続対象が出力ドライバー側に
異なった複数の特性を要求する場合においても、出力ド
ライバーに設計変更を加える事なく、対応可能な出力ド
ライバーを提供することにある。
【０００７】
【課題を解決するための手段】ＭＯＳトランジスタを用
いた半導体装置において、出力ドライバーと、本出力ド
ライバーの特性を制御する手段を有する事を特徴とす
る。
いた半導体装置において、出力ドライバーと、本出力ド
ライバーの特性を制御する手段を有する事を特徴とす
る。
【０００８】
【実施例】本発明の半導体装置を、ＭＯＳトランジスタ
を用いた実施例に基づき詳細に説明する。
を用いた実施例に基づき詳細に説明する。
【０００９】本発明の半導体装置は基本的に図１に示す
構成をしている。図１において破線１２１内が出力ドラ
イバーの特性を制御する手段（以降単に制御手段とす
る）であり、制御手段１２１の出力はメインドライバー
１０３に入力されている。制御手段１２１はトランジス
タ・サイズが異なった（駆動能力の異なった）バッファ
・タイプのトライステートゲート１０１、１０２によっ
て構成されており、１０１、１０２は機能上はメインド
ライバー１０３を駆動するプリドライバーとして動作す
る。
構成をしている。図１において破線１２１内が出力ドラ
イバーの特性を制御する手段（以降単に制御手段とす
る）であり、制御手段１２１の出力はメインドライバー
１０３に入力されている。制御手段１２１はトランジス
タ・サイズが異なった（駆動能力の異なった）バッファ
・タイプのトライステートゲート１０１、１０２によっ
て構成されており、１０１、１０２は機能上はメインド
ライバー１０３を駆動するプリドライバーとして動作す
る。
【００１０】最初にトライステートゲート１０１の動作
について説明する。トライステートゲート１０１は制御
端子１１１に印加される信号によって制御されており、
１１１にＬレベルが印加されている場合は単なるバッフ
ァとして動作し、入力端子１１０に入力された信号の正
転信号が１０１の出力端子に出力される。逆に１１１に
Ｈレベルが印加された場合１０１の出力端子はハイ・イ
ンピーダンス状態（以降単にＨＺ状態とする）となり、
１１０に入力された信号は１０１の出力端子に伝達され
ない。以上の動作は１０２についても同様である。
について説明する。トライステートゲート１０１は制御
端子１１１に印加される信号によって制御されており、
１１１にＬレベルが印加されている場合は単なるバッフ
ァとして動作し、入力端子１１０に入力された信号の正
転信号が１０１の出力端子に出力される。逆に１１１に
Ｈレベルが印加された場合１０１の出力端子はハイ・イ
ンピーダンス状態（以降単にＨＺ状態とする）となり、
１１０に入力された信号は１０１の出力端子に伝達され
ない。以上の動作は１０２についても同様である。
【００１１】次に本半導体装置の動作を説明する。ここ
では１２１を構成する１０１、１０２のトランジスタ・
サイズは１：２として説明を行う。１１１にＬレベル、
１１２にＨレベルが印加されている場合、１０２の出力
端子はＨＺ状態となるために１１０に入力された信号は
１０２の出力端子には伝達されず、１１０に入力された
信号はアクティブ状態である１０１を介してメインドラ
イバー１０３を駆動する。逆に１１１にＨレベル、１１
２にＬレベルが印加されている場合、１０１の出力端子
はＨＺ状態となり、１１０に入力された信号は１０１の
出力端子には伝達されず、１１０に入力された信号はア
クティブ状態である１０２を介して１０３を駆動するこ
とになる。すなわち１０１の２倍の駆動能力をもったプ
リドライバーによって１０３を駆動することになる。更
に１１１、１１２の両方にＬレベルが印加されている場
合１０１、１０２の両方がアクティブ状態となり、１０
１、１０２の両方で１０３を駆動することになる。すな
わち１０１単体で１０３を駆動する場合と比較して３倍
の駆動能力を持ったプリドライバーによって１０３を駆
動することになる。
では１２１を構成する１０１、１０２のトランジスタ・
サイズは１：２として説明を行う。１１１にＬレベル、
１１２にＨレベルが印加されている場合、１０２の出力
端子はＨＺ状態となるために１１０に入力された信号は
１０２の出力端子には伝達されず、１１０に入力された
信号はアクティブ状態である１０１を介してメインドラ
イバー１０３を駆動する。逆に１１１にＨレベル、１１
２にＬレベルが印加されている場合、１０１の出力端子
はＨＺ状態となり、１１０に入力された信号は１０１の
出力端子には伝達されず、１１０に入力された信号はア
クティブ状態である１０２を介して１０３を駆動するこ
とになる。すなわち１０１の２倍の駆動能力をもったプ
リドライバーによって１０３を駆動することになる。更
に１１１、１１２の両方にＬレベルが印加されている場
合１０１、１０２の両方がアクティブ状態となり、１０
１、１０２の両方で１０３を駆動することになる。すな
わち１０１単体で１０３を駆動する場合と比較して３倍
の駆動能力を持ったプリドライバーによって１０３を駆
動することになる。
【００１２】以上の実施例はあくまで一実施例であって
制御手段の構成方法、制御手段のアクティブ極性、メイ
ンドライバー、制御手段のトランジスタ・サイズは特に
限定されるものではない。図２に示すように制御手段を
構成するトライステートゲート２０１、２０２にインバ
ータタイプのものを用意することによりインバータタイ
プの出力ドライバーを構成することも可能である。
制御手段の構成方法、制御手段のアクティブ極性、メイ
ンドライバー、制御手段のトランジスタ・サイズは特に
限定されるものではない。図２に示すように制御手段を
構成するトライステートゲート２０１、２０２にインバ
ータタイプのものを用意することによりインバータタイ
プの出力ドライバーを構成することも可能である。
【００１３】又、図３に示すように制御手段３２１を構
成するトライステートゲート３０１、３０２、３０３の
トランジスタ・サイズの比を１：２：３とすることによ
り、制御端子３１１、３１２、３１３に印加する信号の
組み合せによって３０１単体でメインドライバー３０４
を駆動する場合と比較して、３０４を駆動するプリドラ
イバーの駆動能力を２倍から６倍まで選択可能である。
成するトライステートゲート３０１、３０２、３０３の
トランジスタ・サイズの比を１：２：３とすることによ
り、制御端子３１１、３１２、３１３に印加する信号の
組み合せによって３０１単体でメインドライバー３０４
を駆動する場合と比較して、３０４を駆動するプリドラ
イバーの駆動能力を２倍から６倍まで選択可能である。
【００１４】
【発明の効果】以上述べたように発明によれば出力ドラ
イバーと、本出力ドライバーの特性を制御する制御手段
を有する構成をとることにより、メインドライバーを駆
動するプリドライバーの駆動能力が設定可能であり、複
数のスイッチング特性を持った出力ドライバーの実現が
可能である。
イバーと、本出力ドライバーの特性を制御する制御手段
を有する構成をとることにより、メインドライバーを駆
動するプリドライバーの駆動能力が設定可能であり、複
数のスイッチング特性を持った出力ドライバーの実現が
可能である。
【００１５】より具体的にはメインドライバーを駆動す
るプリドライバーとして制御手段に用意されているトラ
イステートゲートの内から、最も駆動能力の小さなもの
を選択することによりメインドライバーの入力容量を充
電するのに要する時間、すなわちプリドライバーのスイ
ッチング時間を長くすることにより、結果的にメインド
ライバーのスイッチング時間が長くなり緩やかなスイッ
チング特性が実現される。これは本出力ドライバーの接
続対象がノイズを嫌う場合に有効である。逆にメインド
ライバーを駆動するプリドライバーとして、制御手段に
用意されているトライステートゲートすべてをアクティ
ブ状態となる様に設定する、すなわち最も大きな駆動能
力のプリドライバーとして動作させることにより、メイ
ンドライバーの入力容量を充電するのに要する時間、す
なわちプリドライバーのスイッチング時間を短くするこ
とにより、結果的にメインドライバーのスイッチング時
間が短くなり俊敏なスイッチング特性が実現される。こ
れは本出力ドライバーの接続対象が高速動作を要求して
いる場合に有効である。この様にメインドライバーを駆
動するプリドライバーとして制御手段に用意されている
トライステートゲートを自由に組み合わせることによ
り、多種類のスイッチング特性が実現可能である。
るプリドライバーとして制御手段に用意されているトラ
イステートゲートの内から、最も駆動能力の小さなもの
を選択することによりメインドライバーの入力容量を充
電するのに要する時間、すなわちプリドライバーのスイ
ッチング時間を長くすることにより、結果的にメインド
ライバーのスイッチング時間が長くなり緩やかなスイッ
チング特性が実現される。これは本出力ドライバーの接
続対象がノイズを嫌う場合に有効である。逆にメインド
ライバーを駆動するプリドライバーとして、制御手段に
用意されているトライステートゲートすべてをアクティ
ブ状態となる様に設定する、すなわち最も大きな駆動能
力のプリドライバーとして動作させることにより、メイ
ンドライバーの入力容量を充電するのに要する時間、す
なわちプリドライバーのスイッチング時間を短くするこ
とにより、結果的にメインドライバーのスイッチング時
間が短くなり俊敏なスイッチング特性が実現される。こ
れは本出力ドライバーの接続対象が高速動作を要求して
いる場合に有効である。この様にメインドライバーを駆
動するプリドライバーとして制御手段に用意されている
トライステートゲートを自由に組み合わせることによ
り、多種類のスイッチング特性が実現可能である。
【００１６】よって、本出力ドライバーは接続対象が出
力ドライバー側に要求する様々な仕様に対して、制御手
段によって異なったスイッチング特性を選択して対応す
ることが可能であり、今までは接続対象の特性に対して
個別対応の形態で設計されていた出力ドライバーの設計
工数を削減可能であり、単一の出力ドライバーで多数の
接続対象に柔軟に対応可能である。
力ドライバー側に要求する様々な仕様に対して、制御手
段によって異なったスイッチング特性を選択して対応す
ることが可能であり、今までは接続対象の特性に対して
個別対応の形態で設計されていた出力ドライバーの設計
工数を削減可能であり、単一の出力ドライバーで多数の
接続対象に柔軟に対応可能である。
【図１】本発明の実施例を示す構成図。
【図２】本発明の別の実施例を示す構成図。
【図３】本発明の別の実施例を示す構成図。
【図４】従来の実施例を示す構成図。
１０１ トライステートゲート １０２ トライステートゲート １０３ メインドライバー １１０ 入力端子 １１１ 制御端子 １１２ 制御端子 １１３ 出力端子 １２１ 制御手段 ２０１ トライステートゲート ２０２ トライステートゲート ２０３ メインドライバー ２１０ 入力端子 ２１１ 制御端子 ２１２ 制御端子 ２１３ 出力端子 ２２１ 制御手段 ３０１ トライステートゲート ３０２ トライステートゲート ３０３ トライステートゲート ３０４ メインドライバー ３１０ 入力端子 ３１１ 制御端子 ３１２ 制御端子 ３１３ 制御端子 ３１４ 出力端子 ３２１ 制御手段 ４０１ プリドライバー ４０３ メインドライバー ４１３ 出力端子
Claims (1)
- 【請求項１】 ＭＯＳトランジスタを用いた半導体装置
において、出力ドライバーと、本出力ドライバーの特性
を制御する手段を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229011A JPH0567962A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229011A JPH0567962A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567962A true JPH0567962A (ja) | 1993-03-19 |
Family
ID=16885363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229011A Pending JPH0567962A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567962A (ja) |
-
1991
- 1991-09-09 JP JP3229011A patent/JPH0567962A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391939A (en) | Output circuit of a semiconductor integrated circuit | |
| KR100591520B1 (ko) | 감소된 전압 입출력의 3상태 버퍼 및 그 제조 방법 | |
| JPH0897701A (ja) | 半導体回路 | |
| US5598107A (en) | Current switching circuit having reduced current noise operation | |
| JPS6177424A (ja) | Ｅｃｌ回路 | |
| EP0920132B1 (en) | Tristate output circuit | |
| US5317211A (en) | Programmable pin for use in programmable logic devices | |
| EP0347083B1 (en) | TTL output driver gate configuration | |
| US4471238A (en) | Current-driven logic circuits | |
| EP1454414B1 (en) | High-speed output circuit with low voltage capability | |
| JPH0567962A (ja) | 半導体装置 | |
| US6163169A (en) | CMOS tri-state control circuit for a bidirectional I/O with slew rate control | |
| US5057714A (en) | BiCMOS integrated circuit device utilizing Schottky diodes | |
| JP3466667B2 (ja) | ノイズ減少回路を有する出力バッファ回路 | |
| JPH04167615A (ja) | 半導体装置 | |
| US5880606A (en) | Programmable driver circuit for multi-source buses | |
| JPH02122725A (ja) | 半導体装置 | |
| US6198306B1 (en) | CMOS waveshaping buffer | |
| US6172522B1 (en) | Slew rate controlled predriver circuit | |
| US7477081B2 (en) | Pre-driver circuit and data output circuit using the same | |
| JP2535081B2 (ja) | 出力駆動回路 | |
| JP3089653B2 (ja) | 半導体装置 | |
| JPH0766711A (ja) | 出力回路 | |
| JPH0451712A (ja) | 半導体装置 | |
| JP2565083B2 (ja) | トライステートバスプルアップ回路 |