JPH0567874A - Manufacture of circuit board - Google Patents

Manufacture of circuit board

Info

Publication number
JPH0567874A
JPH0567874A JP26386791A JP26386791A JPH0567874A JP H0567874 A JPH0567874 A JP H0567874A JP 26386791 A JP26386791 A JP 26386791A JP 26386791 A JP26386791 A JP 26386791A JP H0567874 A JPH0567874 A JP H0567874A
Authority
JP
Japan
Prior art keywords
hole
etching
insulating substrate
conductive
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26386791A
Other languages
Japanese (ja)
Other versions
JP2953542B2 (en
Inventor
Toshiji Shimamoto
敏次 島本
Tomoki Okamoto
朋己 岡本
Seiji Katou
誠司 賀藤
Junichi Ito
順一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP26386791A priority Critical patent/JP2953542B2/en
Publication of JPH0567874A publication Critical patent/JPH0567874A/en
Application granted granted Critical
Publication of JP2953542B2 publication Critical patent/JP2953542B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to form a highly reliable through hole by a method wherein after a hardening conductive material is filled and hardened in the through hole in an insulating substrate having a conductive layer on either surface thereof, the surface constituted of the conductive layer and a hardened material consisting of the hardening conductive material of the insulating substrate is ground smoothly and a wiring pattern is formed. CONSTITUTION:A hardening conductive material 4 is hardened and thereafter, the surface constituted of a conductive layer 2 and a hardened material consisting of the material 47 of an insulating substrate is ground smoothly. Whereby, in a wiring pattern formation process which is the following process, the formation of a pattern using an etching resist and an etching can be secured efficiently performed. As a result, continuity of a through hole 3 can be hardly forming a land on the periphery of the hole 3. Thereby, the highly reliable hole 3 can be formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、回路基板の新規な製造
方法に関する。詳しくは、スルーホールの周囲にランド
部を実質的に設けることなく、周囲の配線パターンと該
スルーホールとの接続を確実に行うことが可能な回路基
板の製造方法である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel method for manufacturing a circuit board. More specifically, it is a method of manufacturing a circuit board that can reliably connect the surrounding wiring pattern to the through hole without substantially providing a land portion around the through hole.

【0002】[0002]

【従来の技術】従来、回路基板の導通スルーホールの形
成は、(イ)両面に導電層を有する絶縁基板にドリリン
グにより貫通孔を形成し、該貫通孔に化学鍍金・電気鍍
金を施して形成する方法、或いは(ロ)両面に導電層を
有する絶縁基板にドリリングによりスルーホール用の貫
通孔を形成した後、該導電層をエッチングし、次いで、
スクリーン印刷法或いはピン挿入法により、該貫通孔に
銅ペースト・銀ペーストに代表される硬化性導電物質を
充填、硬化してスルーホールを形成する方法が一般的で
ある。
2. Description of the Related Art Conventionally, conductive through holes have been formed in a circuit board by (a) forming through holes in an insulating substrate having conductive layers on both sides by drilling, and chemically plating or electroplating the through holes. Or (b) forming through-holes for through holes by drilling on an insulating substrate having conductive layers on both sides, etching the conductive layers, and then,
A general method is to form a through hole by filling the through hole with a curable conductive material typified by a copper paste / silver paste and curing it by a screen printing method or a pin insertion method.

【0003】[0003]

【発明が解決しようとする課題】上記の(イ)の方法に
よる導通スルーホールの形成は、古くから行われている
ものであり、現在の回路基板製造法の主流を占めてい
る。ところが、かかる方法において、スルーホール部の
信頼性を上げるためには鍍金を2度以上にわたって行う
必要があり、コストの面では必ずしも有利な方法とは言
えない。また回路基板全面に複数回の電気鍍金を行うた
め、導電層の厚みが不均一となり、パターン形成のため
のエッチングの際、バラツキが生じるおそれがある。従
って、ファインパターンへの対応が困難であるという欠
点も有している。
The formation of the conductive through holes by the above method (a) has been performed for a long time and is the mainstream of the current circuit board manufacturing method. However, in such a method, it is necessary to perform plating twice or more in order to improve the reliability of the through hole portion, which is not necessarily an advantageous method in terms of cost. In addition, since electroplating is performed a plurality of times on the entire surface of the circuit board, the thickness of the conductive layer becomes nonuniform, and variations may occur during etching for pattern formation. Therefore, it also has a drawback that it is difficult to deal with fine patterns.

【0004】また、上記(ロ)の方法は、スルーホール
用貫通孔内への化学鍍金・電気鍍金が必要なくため、製
造工程が短いといった特徴を有している。しかしなが
ら、硬化性導電性物質をスクリーン印刷によって貫通孔
に充填する場合には、印刷を複数回行う必要があるた
め、スルーホール用貫通孔の回りに形成させるランド径
を印刷精度を勘案して大きく採る必要がある。また、硬
化性導電性物質をピン挿入法によって貫通孔に充填する
場合には、スルーホール用貫通孔をピンの挿入が可能な
程度に大きくする必要がある。従って、これらの方法
も、ファインパターンを有する回路基板への対応が困難
である。
Further, the method (b) is characterized in that the manufacturing process is short because there is no need for chemical plating or electric plating in the through holes for through holes. However, when the curable conductive material is filled in the through holes by screen printing, it is necessary to perform printing a plurality of times. Therefore, the land diameter formed around the through holes for through holes should be large in consideration of printing accuracy. Need to collect. Further, when the through hole is filled with the curable conductive material by the pin insertion method, it is necessary to make the through hole for through hole large enough to allow the pin to be inserted. Therefore, these methods are also difficult to deal with a circuit board having a fine pattern.

【0005】[0005]

【課題を解決するための手段】本発明者等は、上記の問
題を解決すべく鋭意研究を重ねた結果、両面に導電層を
有する絶縁基板にスルーホール用の貫通孔を形成し、特
定の硬化性導電物質を充填して硬化させた後、該導電層
及び硬化性導電物質によって構成される表面を平滑に研
削し、次いで該平滑化された表面に配線パターンを形成
することにより、貫通孔への鍍金が必要なく、しかも、
スルーホールの周囲にランド部を殆ど設けることなく、
信頼性の高い導通スルーホールを形成できることを見い
だし、本発明を完成するに至った。
As a result of intensive studies to solve the above problems, the inventors of the present invention formed through holes for through holes in an insulating substrate having conductive layers on both sides, and After the curable conductive substance is filled and cured, the surface formed by the conductive layer and the curable conductive substance is ground smoothly, and then a wiring pattern is formed on the smoothed surface to form a through hole. Need not be plated, and
With almost no land around the through hole,
They have found that a highly reliable conductive through hole can be formed, and completed the present invention.

【0006】即ち、本発明は、両面に導電層を有する絶
縁基板にスルーホール用の貫通孔を設け、該貫通孔に導
電性を有する硬化体を与える硬化性導電物質を充填して
硬化させた後、該導電層及び硬化性導電物質の硬化体に
よって構成される表面を平滑に研削し、次いで、配線パ
ターンを形成することを特徴とする回路基板の製造方法
である。
That is, according to the present invention, through holes for through holes are provided in an insulating substrate having conductive layers on both sides, and a curable conductive substance that gives a cured product having conductivity is filled in the through holes and cured. After that, the surface formed by the conductive layer and the cured body of the curable conductive material is smoothly ground, and then a wiring pattern is formed, which is a method for manufacturing a circuit board.

【0007】本発明において、絶縁基板は特に制限され
ず、公知の材質、構造を有するものが制限なく使用され
る。代表的なものを例示すれば、紙基材−フェノール樹
脂積層基板、紙基材−エポキシ樹脂積層基板、紙基材−
ポリエステル樹脂積層基板、ガラス基材−エポキシ樹脂
積層基板、紙基材−テフロン樹脂積層基板、ガラス基材
−ポリイミド樹脂積層基板、ガラス基材−BTレジン樹
脂積層基板、コンポジット樹脂基板等の合成樹脂基板
や、ポリイミド樹脂、ポリエステル樹脂等よりなるフレ
キシブル基板や、アルミニウム、鉄、ステンレス等の金
属板をエポキシ樹脂等で覆って絶縁処理した金属系絶縁
基板、セラミックス基板等が挙げられる。本発明におい
て、上記の絶縁基板は両面に導電層を有する。この導電
層の材質は特に制限されない。代表的な材質を例示すれ
ば、銅、ニッケル等が挙げられる。また、上記銅電層の
厚みについても特に制限されないが、一般には、5〜7
0μmが適当である。
In the present invention, the insulating substrate is not particularly limited, and those having known materials and structures can be used without limitation. Typical examples are paper base material-phenolic resin laminated board, paper base material-epoxy resin laminated board, paper base material-
Synthetic resin substrate such as polyester resin laminated substrate, glass substrate-epoxy resin laminated substrate, paper substrate-Teflon resin laminated substrate, glass substrate-polyimide resin laminated substrate, glass substrate-BT resin laminated substrate, composite resin substrate In addition, a flexible substrate made of polyimide resin, polyester resin, or the like, a metal-based insulating substrate obtained by insulating a metal plate made of aluminum, iron, stainless steel, or the like with epoxy resin or the like, a ceramics substrate, or the like. In the present invention, the insulating substrate has conductive layers on both sides. The material of the conductive layer is not particularly limited. Examples of typical materials include copper and nickel. Further, the thickness of the copper electrode layer is not particularly limited, but generally 5 to 7
0 μm is suitable.

【0008】上記の両面に導電層を有する絶縁性基板に
は、先ずスルーホール用の貫通孔が設けられる。上記貫
通孔の径は、特に制限されるものではなく、任意に設定
することができる。特に、本発明にあって、上記貫通孔
の径は、硬化性導電物質を充填することが可能な程度の
孔径以上、通常0.3mm以上、好ましくは、0.3〜2mm
より選択することもできる。そして、本発明において
は、かかる微少な孔径であっても確実に導通をとること
が可能であるため、後記するファインパターンの形成に
有効である。 上記スルーホール用の貫通孔の形成方法
としては、ドリリング加工、パンチング加工、レーザー
加工等の通常の回路基板の製造と同様の公知の手段が特
に限定されずに用いられる。この場合、貫通孔に充填さ
れる硬化性導電物質の硬化体と導電層との電気的接続の
信頼性を向上させるため、該貫通孔の両端に位置する導
電層の断面に傾斜面を存在させ、該硬化体との接触面積
を増大させることが好ましい。上記の貫通孔における導
電層の断面の少なくとも一部に傾斜面を存在させる方法
は、両面に導電層を有する絶縁基板にスルーホール用の
貫通孔を形成した後に、ソフトエッチング液によりソフ
トエッチングを行い該傾斜面を形成する方法、或いは両
面に導電層を有する絶縁基板にスルーホール用の貫通孔
を形成する前、或いは形成した後に、貫通孔よりも径の
若干大きなドリルにより、導電層及び絶縁基板をテーパ
状に研削する方法、貫通孔よりも少し大きな径を持つエ
ッチングレジストを貫通孔の周辺に形成し、エッチング
を行い形成する方法等が特に限定されずに用いることが
できる。
First, a through hole for a through hole is provided in the above-mentioned insulating substrate having conductive layers on both sides. The diameter of the through hole is not particularly limited and can be set arbitrarily. In particular, in the present invention, the diameter of the through hole is equal to or larger than a diameter capable of filling the curable conductive material, usually 0.3 mm or more, and preferably 0.3 to 2 mm.
You can also select more. Further, in the present invention, it is possible to surely establish conduction even with such a minute hole diameter, which is effective in forming a fine pattern described later. As a method of forming the through holes for the through holes, known methods similar to those for manufacturing a normal circuit board such as drilling, punching, and laser processing are used without particular limitation. In this case, in order to improve the reliability of the electrical connection between the cured body of the curable conductive material filled in the through hole and the conductive layer, an inclined surface is present in the cross section of the conductive layer located at both ends of the through hole. It is preferable to increase the contact area with the cured product. The method of forming an inclined surface in at least a part of the cross-section of the conductive layer in the above-mentioned through hole, after forming through-holes for through holes in the insulating substrate having a conductive layer on both sides, soft etching with a soft etching solution The conductive layer and the insulating substrate are formed by a method of forming the inclined surface or by a drill having a diameter slightly larger than that of the through hole before or after forming the through hole for the through hole in the insulating substrate having conductive layers on both sides. There is no particular limitation on the method of grinding the tape in a tapered shape, the method of forming an etching resist having a diameter slightly larger than that of the through hole around the through hole, and performing the etching to form the resist.

【0009】本発明において、上記貫通孔には、導電性
を有する硬化体を与える硬化性導電物質を充填して硬化
させる。該硬化性導電物質は、金、銀、銅、ニッケル、
鉛、カーボン等の導電材料とエポキシ樹脂、フェノール
樹脂等の架橋性の熱硬化性樹脂とを必要により有機溶剤
と共に混合してペースト状とした公知の硬化性導電物質
を使用することができる。これらの硬化性導伝物質の中
から、エッチングに使用するエッチング液、例えば、塩
化第二鉄エッチング液、塩化第二銅エッチング液、過硫
酸アンモニウムエッチング液、過硫酸ナトリウムエッチ
ング液、過硫酸カリウムエッチング液、過酸化水素/硫
酸エッチング液、硫酸アンモニウム錯イオンを主成分と
するアルカリ性エッチング液等のエッチング液により実
質的に溶解されない硬化体を与えるものが好適に使用さ
れる。
In the present invention, the through hole is filled with a curable conductive substance which gives a cured product having conductivity and is cured. The curable conductive material is gold, silver, copper, nickel,
A known curable conductive substance in the form of a paste can be used by mixing a conductive material such as lead or carbon and a crosslinkable thermosetting resin such as an epoxy resin or a phenol resin together with an organic solvent if necessary. Of these curable conductive materials, the etching liquid used for etching, for example, ferric chloride etching liquid, cupric chloride etching liquid, ammonium persulfate etching liquid, sodium persulfate etching liquid, potassium persulfate etching liquid. A material that gives a cured product that is not substantially dissolved by an etching solution such as a hydrogen peroxide / sulfuric acid etching solution or an alkaline etching solution containing ammonium sulfate complex ions as a main component is preferably used.

【0010】また、上記硬化性導電物質は、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が、1×
10-2Ω・cm以下となるように、導電材料の選択、及
び使用量を調節することが好ましい。
Further, the above-mentioned curable conductive material has an electric resistance after curing of 1 × in order to obtain good through-hole resistance.
It is preferable to select the conductive material and adjust the amount used so that it becomes 10 −2 Ω · cm or less.

【0011】上記硬化性導電物質を絶縁性基板の貫通孔
への充填は、該硬化性導電物質が貫通孔の全空間を満た
し、且つ導電層の両表面より若干、具体的には、0.1m
m以上、好ましくは、0.1〜2mm突出する程度に充填す
る方法であれば特に制限されない。硬化性導電物質の代
表的な充填方法を例示すれば、印刷法によって1回或い
は複数回の塗布を行う方法、絶縁基板の表裏両面側から
表裏一対のスキージで圧入する方法、ロールコーター或
いはカーテンコーターによって充填し、余分の塗料をス
キージで掻き取る方法等の手段が好適に用いられる。
The filling of the above-mentioned curable conductive substance into the through holes of the insulating substrate is such that the curable conductive substance fills the entire space of the through holes and is a little from both surfaces of the conductive layer, specifically, 0. 1m
There is no particular limitation as long as it is a method of filling it so as to protrude by m or more, preferably 0.1 to 2 mm. A typical filling method of the curable conductive material is, for example, a method of applying one or more times by a printing method, a method of press-fitting with a pair of front and back squeegees from both sides of the insulating substrate, a roll coater or a curtain coater. Means such as a method of filling in by the above method and scraping off the excess paint with a squeegee are preferably used.

【0012】また、貫通孔に充填された硬化性導電物質
の硬化は、熱風炉、赤外線炉、遠赤外線炉、紫外線硬化
炉、電子線硬化炉等の公知の硬化方法より、硬化性導電
物質の硬化に適するものを適宜選んで硬化させれば良
い。
The curable conductive material filled in the through-hole is cured by a known curing method such as a hot air oven, an infrared oven, a far infrared oven, an ultraviolet curing oven and an electron beam curing oven. What is suitable for curing may be appropriately selected and cured.

【0013】本発明において、硬化性導電物質を硬化
後、導電層及び硬化性導電物質の硬化体によって構成さ
れる表面を平滑に研削することが重要である。即ち、か
かる研削により、後工程である配線パターンの形成にお
いて、エッチングレジストによるパターンの形成、及び
エッチングを精度良く行うことができる。そのため、ス
ルーホールの周囲に殆どランドを形成することなく該ス
ルーホールの導通をとることができ、ファインパターン
の形成に極めて有利に配線パターンを形成することがで
きる。導電層及び硬化性導電物質によって構成される表
面を平滑に研削する方法としては、スラリー研磨、バフ
研磨、スクラブ研磨等の通常の導電層の研磨に用いられ
る方法が好適に用いられる。
In the present invention, after the curable conductive material is cured, it is important to grind the surface formed by the conductive layer and the cured body of the curable conductive material smoothly. That is, by such grinding, it is possible to accurately form a pattern using an etching resist and to perform etching in the subsequent step of forming a wiring pattern. Therefore, the through hole can be conducted without forming a land around the through hole, and the wiring pattern can be formed extremely advantageously for forming the fine pattern. As a method for smoothly grinding the surface composed of the conductive layer and the curable conductive material, a method used for polishing an ordinary conductive layer such as slurry polishing, buff polishing, and scrub polishing is preferably used.

【0014】本発明において、スルーホール部分を含む
導電層の平滑化された面上には、配線パターンが形成さ
れる。該配線パターンの形成方法は、エッチングレジス
トによりエッチングパターンを形成し、エッチングを行
う方法が一般的である。ここで用いられるエッチングレ
ジストはドライフィルム、レジストインク等が特に制限
なく使用され、パターンのファイン度によって適宜選択
して使用すれば良い。また、エッチングレジストパター
ンはエッチング法によってポジパターン或いはネガパタ
ーンを適宜採用すれば良い。例えば、テンティング法に
代表されるエッチング法ではポジパターンを、半田剥離
法、SES法に代表されるエッチング法ではネガパター
ンを採用すれば良い。
In the present invention, a wiring pattern is formed on the smoothed surface of the conductive layer including the through hole portion. As a method of forming the wiring pattern, a method of forming an etching pattern with an etching resist and performing etching is generally used. As the etching resist used here, a dry film, a resist ink, or the like is used without particular limitation, and it may be appropriately selected and used depending on the fineness of the pattern. Further, as the etching resist pattern, a positive pattern or a negative pattern may be appropriately adopted by the etching method. For example, a positive pattern may be adopted in an etching method typified by a tenting method, and a negative pattern may be adopted in a solder peeling method and an etching method typified by an SES method.

【0015】本発明は、上記配線パターンの形成を、よ
り信頼性良く行うために、前記の研削により平滑化され
た表面にメッキ層を形成することを特徴とする回路基板
の製造方法をも提供する。
The present invention also provides a method of manufacturing a circuit board, characterized in that a plating layer is formed on the surface smoothed by the grinding in order to more reliably form the wiring pattern. To do.

【0016】即ち、上記本発明は、両面に導電層を有す
る絶縁基板にスルーホール用の貫通孔を設け、該貫通孔
に導電性を有する硬化体を与える硬化性導電物質を充填
して硬化させた後、該導電層及び硬化性導電物質の硬化
体によって構成される表面を平滑に研削し、次いで、該
平滑された面上にメッキ層を形成した後、配線パターン
を形成することを特徴とする回路基板の製造方法であ
る。
That is, according to the present invention, through holes for through holes are provided in an insulating substrate having conductive layers on both sides, and a curable conductive substance that gives a cured body having conductivity is filled in the through holes and cured. After that, the surface formed by the conductive layer and the cured body of the curable conductive material is ground smoothly, and then a plating layer is formed on the smoothed surface and then a wiring pattern is formed. And a method for manufacturing a circuit board.

【0017】かかる本発明において、形成されるメッキ
層の材質は、公知の導電性金属が特に制限されないが、
一般には、前記導電層の材質として使用される銅等の導
電性金属と同じ材質を選択することが好ましい。メッキ
層の形成方法は、限定されず、公知の方法が特に制限な
く採用される。一般には、化学(無電解)メッキ法、電
気メッキ法等が挙げられる。また、メッキ層の厚みは、
メッキによるスルーホールの信頼性が向上し、且つメッ
キ層の厚みむらが生じない程度の厚みが好ましい。一般
には、厚みむら防止の観点より、50μm以下、また、
スルーホールの信頼性の向上を考慮すると、5μm以上
が好ましい。特に好ましくは、5〜35μmである。
In the present invention, the material of the plating layer to be formed is not particularly limited to known conductive metals,
Generally, it is preferable to select the same material as the conductive metal such as copper used as the material of the conductive layer. The method for forming the plating layer is not limited, and known methods can be used without particular limitation. Generally, a chemical (electroless) plating method, an electroplating method and the like can be mentioned. The thickness of the plating layer is
The thickness is preferably such that the reliability of the through hole due to plating is improved and the thickness unevenness of the plating layer does not occur. Generally, from the viewpoint of preventing thickness unevenness, 50 μm or less,
Considering the improvement of the reliability of the through hole, 5 μm or more is preferable. Particularly preferably, it is 5 to 35 μm.

【0018】[0018]

【効果】本発明の方法によれば、化学鍍金、電気鍍金等
を行うことなく、しかも、スルーホール周辺部に実質上
ランド部を設けることなく、信頼性の高い導通を有する
スルーホールを形成することができる。また、特に、平
滑化された表面にメッキ層を形成する方法によって得ら
れた回路基板は、該スルーホール上に直接部品を半田付
け等により搭載できるため、より配線密度の高い回路基
板の製造において極めて有用である。
According to the method of the present invention, a through hole having a highly reliable conduction is formed without performing chemical plating, electric plating or the like, and substantially without providing a land portion in the peripheral portion of the through hole. be able to. Further, in particular, in a circuit board obtained by a method of forming a plating layer on a smoothed surface, components can be directly mounted on the through holes by soldering, etc. Extremely useful.

【0019】[0019]

【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
EXAMPLES Examples are shown below for specifically explaining the present invention, but the present invention is not limited to these examples.

【0020】実施例1 図1に示す工程に従って回路基板の製造を実施した。即
ち、(a)両面に導電層2を有する絶縁基板1として、
厚さ1.6mmのガラス基材エポキシ樹脂銅張り 積層板を
使用して、(b)直径0.3mm、0.4mm、0.5mm、0.
6mm、0.7mm、0.8mm、0.9mm、1.0mmの貫通孔3
をドリル加工により作成した。ドリル 加工後、ソフト
エッチングを行い、導電層2の断面に図2に示す形状の
傾斜面Aを形成した。
Example 1 A circuit board was manufactured according to the steps shown in FIG. That is, (a) as the insulating substrate 1 having the conductive layers 2 on both sides,
Using a 1.6 mm thick glass-based epoxy resin copper-clad laminate, (b) diameter 0.3 mm, 0.4 mm, 0.5 mm, and 0.5 mm.
6mm, 0.7mm, 0.8mm, 0.9mm, 1.0mm through hole 3
Was created by drilling. After drilling, soft etching was performed to form an inclined surface A having the shape shown in FIG. 2 on the cross section of the conductive layer 2.

【0021】(c)該貫通孔3に硬化性導電物質4とし
て、市販の熱硬化性銀ペースト(徳力化研(株)PS−
652)をスクリーン印刷法により充填した。該銀ペー
ストを熱風乾燥炉で80℃、4時間150℃、2時間の
条件で乾燥硬化した。
(C) A commercially available thermosetting silver paste (PS-Tokuriki Kaken Co., Ltd.) is used as the curable conductive material 4 in the through hole 3.
652) was filled by the screen printing method. The silver paste was dried and hardened in a hot air drying oven at 80 ° C. for 4 hours at 150 ° C. for 2 hours.

【0022】(d)次に320番及び600番のバフを
順次使用して硬化した銀ペーストの硬化体が突出した面
を研磨し、該硬化体を含む導電層表面を平滑化した。
(D) Next, the surfaces of the hardened silver paste hardened material were polished by sequentially using No. 320 and No. 600 buffs to smooth the surface of the conductive layer containing the hardened material.

【0023】(e)次いで平滑化された導電層表面に、
エッチングレジスト5としてドライフィルム(ハーキュ
レス(株)社製「アクアマーCF」1.5mil)をラミネ
ートし、露光してスルーホール部に接続するエッチング
ポジパターン(ランド部が実質的にない)を形成した。
(E) Next, on the smoothed conductive layer surface,
A dry film ("Aquamer CF" 1.5 mil manufactured by Hercules Co., Ltd.) was laminated as the etching resist 5 and exposed to form an etching positive pattern (substantially no land portion) connected to the through hole portion.

【0024】(f)その後、塩化第2銅エッチング液で
エッチングを行い、(g)エッチングレジストを剥離す
ることによって該スルーホールに接続する配線を有する
配線パターンを形成した。
(F) After that, etching was performed with a cupric chloride etching solution, and (g) the etching resist was peeled off to form a wiring pattern having wirings connected to the through holes.

【0025】形成されたスルーホールの抵抗値は、該ス
ルーホールに表離で接続する配線パターン間の抵抗を測
定したものであり、各々貫通孔の直径0.3mmについて
43mΩ、0.4mmについて24mΩ、0.5mm について
15mΩ、0.6mmについて11mΩ、0.7mmについて8
mΩ、0.8mmについて6mΩ、0.9mmについて5mΩ、
1.0mmについて4mΩであり、従来の多段鍍金によるス
ルーホールの形成時と、同等の良好な抵抗値を示した。
その後、−45℃、30分・125℃、30分の繰り返
し熱衝撃試験を行った。繰り返し回数1000回後のス
ルーホール抵抗値はほとんど変化がなかった。また、3
000回後も同様にスルーホール抵抗値はほとんど変化
がなかった。
The resistance value of the formed through hole is obtained by measuring the resistance between the wiring patterns which are connected to the through hole by the surface separation, and is 43 mΩ for the diameter of the through hole of 0.3 mm and 24 mΩ for the diameter of 0.4 mm, respectively. 15mΩ for 0.5mm, 11mΩ for 0.6mm, 8 for 0.7mm
mΩ, 6mΩ for 0.8mm, 5mΩ for 0.9mm,
It was 4 mΩ for 1.0 mm, and showed a good resistance value equivalent to that at the time of forming a through hole by conventional multi-step plating.
Then, a repeated thermal shock test was performed at -45 ° C for 30 minutes / 125 ° C for 30 minutes. After 1000 times of repetition, the through-hole resistance value hardly changed. Also, 3
After 000 times, there was almost no change in the through-hole resistance value.

【0026】実施例2 実施例1において、ドリル加工後、ソフトエッチングを
行わない以外は、同様にして回路基板を製造した。
Example 2 A circuit board was manufactured in the same manner as in Example 1 except that soft etching was not performed after drilling.

【0027】形成されたスルーホールの抵抗値を実施例
1と同様に測定した結果、各々貫通孔の直径0.3mmに
ついて45mΩ、0.4mmについて 26mΩ、0.5mmに
ついて16mΩ、0.6mmについて13mΩ、0.7mmにつ
いて9mΩ、0.8mmについて7mΩ、0.9mmについて6
mΩ、1.0mmについて4mΩ であった。その後、−45
℃、30分・125℃、30分の繰り返し熱衝撃試験を
行った。繰り返し回数1000回後のスルーホール抵抗
値はほとんど変化がなかった。
The resistance value of the formed through hole was measured in the same manner as in Example 1. As a result, the through hole diameter was 45 mΩ for 0.3 mm, 26 mΩ for 0.4 mm, 16 mΩ for 0.5 mm, and 13 mΩ for 0.6 mm. , 9 mm for 0.7 mm, 7 mΩ for 0.8 mm, 6 for 0.9 mm
It was 4 mΩ for mΩ and 1.0 mm. After that, -45
A repeated thermal shock test was performed at 30 ° C. for 30 minutes and 125 ° C. for 30 minutes. After 1000 times of repetition, the through-hole resistance value hardly changed.

【0028】実施例2 図3に示す工程に従って回路基板の製造を実施した。即
ち、(a)両面に導電層2を有する絶縁基板1として、
厚さ1.6mmのガラス基材エポキシ樹脂銅張り 積層板を
使用して、(b)直径0.3mm、0.4mm、0.5mm、0.
6mm、0.7mm、0.8mm、0.9mm、1.0mmの貫通孔3
をドリル加工により作成した。
Example 2 A circuit board was manufactured according to the steps shown in FIG. That is, (a) as the insulating substrate 1 having the conductive layers 2 on both sides,
Using a 1.6 mm thick glass-based epoxy resin copper-clad laminate, (b) diameter 0.3 mm, 0.4 mm, 0.5 mm, and 0.5 mm.
6mm, 0.7mm, 0.8mm, 0.9mm, 1.0mm through hole 3
Was created by drilling.

【0029】(c)該貫通孔3に硬化性導電物質4とし
て、市販の熱硬化性銀ペースト(徳力化研(株)PS−
652)をスクリーン印刷法により充填した。該銀ペー
ストを熱風乾燥炉で80℃、4時間150℃、2時間の
条件で乾燥硬化した。
(C) A commercially available thermosetting silver paste (PS-Tokuriki Kaken Co., Ltd.) is used as the curable conductive material 4 in the through hole 3.
652) was filled by the screen printing method. The silver paste was dried and hardened in a hot air drying oven at 80 ° C. for 4 hours at 150 ° C. for 2 hours.

【0030】(d)次に320番及び600番のバフを
順次使用して硬化した銀ペーストの硬化体が突出した面
を研磨し、該硬化体を含む導電層表面を平滑化した。
(D) Next, the surfaces of the hardened silver paste hardened bodies were polished by sequentially using No. 320 and No. 600 buffs to smooth the surface of the conductive layer containing the hardened bodies.

【0031】(e)次いで、スルーホール部分を含む平
滑化された導電層表面に電気メッキを施した。メッキ浴
は、カパラシドGS(商品名:日本シェーリング(株)
社製)を使用し、電流密度2A/m2の条件で厚み10
μmのメッキ層5を形成した。
(E) Next, electroplating was performed on the smoothed conductive layer surface including the through hole portion. The plating bath is Kaparaside GS (trade name: Nippon Schering Co., Ltd.)
Using the company Ltd.), thickness at a current density of 2A / m 2 10
A μm plated layer 5 was formed.

【0032】(f)上記メッキ層5の表面に、エッチン
グレジスト6としてドライフィルム(ハーキュレス
(株)社製「アクアマーCF」1.5mil)をラミネート
し、露光してスルーホール部に接続するエッチングポジ
パターン(ランド部が実質的にない)を形成した。
(F) On the surface of the plating layer 5, a dry film (“Aquamar CF” 1.5 mil manufactured by Hercules Co., Ltd.) is laminated as an etching resist 6 and exposed to light to be connected to the through hole. A pattern (substantially free of lands) was formed.

【0033】(g)その後、塩化第2銅エッチング液で
エッチングを行い、(h)エッチングレジスト6を剥離
することによって該スルーホールに接続する配線を有す
る配線パターンを形成した。
(G) After that, etching was performed with a cupric chloride etching solution, and (h) the etching resist 6 was peeled off to form a wiring pattern having wirings connected to the through holes.

【0034】形成されたスルーホールの抵抗値は、該ス
ルーホールに表離で接続する配線パターン間の抵抗を測
定したものであり、各々貫通孔の直径0.3mmについて
42mΩ、0.4mmについて22mΩ、0.5mm について
14mΩ、0.6mmについて10mΩ、0.7mmについて8
mΩ、0.8mmについて6mΩ、0.9mmについて5mΩ、
1.0mmについて4mΩであり、従来の多段メッキによる
スルーホールの形成時と、同等の良好な抵抗値を示し
た。その後、−45℃、30分・125℃、30分の繰
り返し熱衝撃試験を行った。繰り返し回数1000回後
のスルーホール抵抗値はほとんど変化がなかった。ま
た、3000回後も同様にスルーホール抵抗値はほとん
ど変化がなかった。
The resistance value of the formed through-hole is obtained by measuring the resistance between the wiring patterns connected to the through-hole by the surface separation. 14mΩ for 0.5mm, 10mΩ for 0.6mm, 8 for 0.7mm
mΩ, 6mΩ for 0.8mm, 5mΩ for 0.9mm,
It was 4 mΩ for 1.0 mm, and showed a good resistance value equivalent to that at the time of forming a through hole by conventional multi-stage plating. Then, a repeated thermal shock test was conducted at -45 ° C for 30 minutes / 125 ° C for 30 minutes. After 1000 times of repetition, the through-hole resistance value hardly changed. Also, after 3000 times, the through-hole resistance value hardly changed.

【0035】また、上記方法によって形成された回路基
板のスルーホール上には、図4に示すように、ソルダー
レジスト7による回路の被覆を行った後、電子部品9を
半田8により、直接搭載することが可能であり、配線密
度の高い回路基板を得ることができる。
Further, as shown in FIG. 4, after covering the circuit with the solder resist 7, the electronic component 9 is directly mounted by the solder 8 on the through hole of the circuit board formed by the above method. It is possible to obtain a circuit board having a high wiring density.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は、本発明の方法の代表的な態様を示す
工程図である。
FIG. 1 is a process drawing showing a typical embodiment of the method of the present invention.

【図2】 図2は、本発明の方法における代表的な貫通
孔の断面図である。
FIG. 2 is a cross-sectional view of a typical through hole in the method of the present invention.

【図3】 図3は、本発明の方法の代表的な態様を示す
工程図である。
FIG. 3 is a process chart showing a typical embodiment of the method of the present invention.

【図4】 図4は、本発明の方法によって得られた回路
基板に電子部品を搭載する一態様を示す断面図である。
FIG. 4 is a cross-sectional view showing one mode of mounting electronic components on a circuit board obtained by the method of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 導電層 3 貫通孔 4 硬化性導電物質 5 メッキ層 6 エッチングレジスト 7 ソルダーレジスト 8 半田 9 電子部品 1 Insulating Substrate 2 Conductive Layer 3 Through Hole 4 Curable Conductive Material 5 Plating Layer 6 Etching Resist 7 Solder Resist 8 Solder 9 Electronic Parts

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 順一 山口県徳山市御影町1番1号 徳山曹達株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Junichi Ito 1-1, Mikage-cho, Tokuyama-shi, Yamaguchi Prefecture Tokuyama Soda Stock Company

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】両面に導電層を有する絶縁基板にスルーホ
ール用の貫通孔を設け、該貫通孔に導電性を有する硬化
体を与える硬化性導電物質を充填して硬化させた後、該
導電層及び硬化性導電物質の硬化体によって構成される
表面を平滑に研削し、次いで、配線パターンを形成する
ことを特徴とする回路基板の製造方法。
1. A through hole for a through hole is provided in an insulating substrate having conductive layers on both sides, and a curable conductive substance that gives a cured product having conductivity is filled in the through hole and cured, and then the conductive substance is formed. A method for manufacturing a circuit board, comprising: smoothly grinding a surface formed by a layer and a cured body of a curable conductive material, and then forming a wiring pattern.
【請求項2】両面に導電層を有する絶縁基板にスルーホ
ール用の貫通孔を設け、該貫通孔に導電性を有する硬化
体を与える硬化性導電物質を充填して硬化させた後、該
導電層及び硬化性導電物質の硬化体によって構成される
表面を平滑に研削し、次いで、該平滑された面上にメッ
キ層を形成した後、配線パターンを形成することを特徴
とする回路基板の製造方法。
2. A through hole for a through hole is provided in an insulating substrate having a conductive layer on both sides, a curable conductive substance that gives a cured product having conductivity is filled in the through hole and cured, and then the conductive substance is formed. A circuit board, characterized in that a surface constituted by a layer and a cured body of a curable conductive material is ground smoothly, a plating layer is formed on the smoothed surface, and then a wiring pattern is formed. Method.
JP26386791A 1991-07-11 1991-10-11 Circuit board manufacturing method Expired - Fee Related JP2953542B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26386791A JP2953542B2 (en) 1991-07-11 1991-10-11 Circuit board manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17101691 1991-07-11
JP3-171016 1991-07-11
JP26386791A JP2953542B2 (en) 1991-07-11 1991-10-11 Circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JPH0567874A true JPH0567874A (en) 1993-03-19
JP2953542B2 JP2953542B2 (en) 1999-09-27

Family

ID=26493854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26386791A Expired - Fee Related JP2953542B2 (en) 1991-07-11 1991-10-11 Circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP2953542B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887345A (en) * 1993-11-17 1999-03-30 International Business Machines Corporation Method for applying curable fill compositon to apertures in a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887345A (en) * 1993-11-17 1999-03-30 International Business Machines Corporation Method for applying curable fill compositon to apertures in a substrate

Also Published As

Publication number Publication date
JP2953542B2 (en) 1999-09-27

Similar Documents

Publication Publication Date Title
US4581301A (en) Additive adhesive based process for the manufacture of printed circuit boards
US5473120A (en) Multilayer board and fabrication method thereof
US3391455A (en) Method for making printed circuit boards
JP2006278774A (en) Double-sided wiring board, method for manufacturing the same and base substrate thereof
JP2953542B2 (en) Circuit board manufacturing method
JPH05243728A (en) Manufacture of circuit board
JPH11307687A (en) Package board
JPH06302963A (en) Multilayer circuit board and its manufacture
JPH07176847A (en) Circuit board and its manufacture
JPH05129781A (en) Manufacture of multilayer circuit board
JPH0621647A (en) Manufacture of circuit board
JPH0730255A (en) Multilayer printed circuit board and its manufacturing method
JPH06232560A (en) Multilayer circuit board and manufacture thereof
JPH08316601A (en) Circuit board and manufacturing method
JPH08264955A (en) Multilayer circuit board and manufacture thereof
JPH05226814A (en) Manufacture of circuit board
JPH08316602A (en) Circuit board
KR20040061046A (en) Method for building layer of printed circuit board
JP2673825B2 (en) Method for manufacturing multilayer circuit board
JPH06216523A (en) Manufacture of circuit board
JPH07122853A (en) Manufacture of circuit board
JPS648478B2 (en)
JPH05243727A (en) Manufacture of circuit board
JPH06244549A (en) Manufacture of circuit board
JPH0832231A (en) Production of circuit board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees