KR20040061046A - Method for building layer of printed circuit board - Google Patents
Method for building layer of printed circuit board Download PDFInfo
- Publication number
- KR20040061046A KR20040061046A KR1020020086341A KR20020086341A KR20040061046A KR 20040061046 A KR20040061046 A KR 20040061046A KR 1020020086341 A KR1020020086341 A KR 1020020086341A KR 20020086341 A KR20020086341 A KR 20020086341A KR 20040061046 A KR20040061046 A KR 20040061046A
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- photo
- polyimide film
- upper copper
- sensitive polyimide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
Abstract
Description
본 발명은 인쇄 회로 기판(Printed Circuit Board : PCB) 적층 방법에 관한 것으로, 특히, 새로운 소재를 이용하여 인쇄 회로 기판을 제조하는 방법에 관한 것이다.The present invention relates to a printed circuit board (PCB) lamination method, and more particularly, to a method for manufacturing a printed circuit board using a new material.
종래에는 인쇄 회로 기판 제조에 있어서, 드릴(drill)이나 레이저(laser)를 사용해서 비아홀(via hole)을 가공한 후, 가공된 비아 홀의 크리닝을 위한 디스미어, 동도금을 통한 상,하부 동박의 전기적 연결과 같은 여러 공정의 조합을 통해서 하부 동박과 상부 동박을 전기적으로 접촉시켰다.Conventionally, in manufacturing a printed circuit board, after processing a via hole using a drill or a laser, a desmear for cleaning the processed via hole, and the upper and lower copper foils through copper plating The lower copper foil and the upper copper foil were electrically contacted through a combination of several processes such as connection.
이와 같은 종래의 인쇄 회로 기판 제조에 있어서는 드릴이나 레이저를 사용해서 비아홀을 가공하기 때문에, 제품의 제조 시간을 많이 걸리게 하고 제조 원가를 상승시킨다. 이에 따라 드릴이나 레이저를 이용하여 비아홀을 가공할 경우 디스미어를 위해서 플라즈마(plasma)를 사용하는 크리닝과 같은 보다 효과적인 수단을 찾고 있다. 하지만 그 효과와 비용 또한 무시하지 못하는 단계여서 그 실용성이 의문시 된다. 아울러, 디스미어가 제대로 진행되지 못할 경우 전기적 접촉이 완성되지 않거나 고압의 전압이 인가되면 비아홀이 터지는 등 많은 문제점이 있다.In such a conventional printed circuit board manufacturing, via holes are processed using a drill or a laser, which increases the manufacturing time of the product and increases the manufacturing cost. Accordingly, when processing via holes using a drill or a laser, more effective means such as cleaning using plasma for desmear have been sought. But its effectiveness and cost are also not negligible, so its practicality is questioned. In addition, when the desmear is not properly performed, there are many problems such as the electrical contact is not completed or the via hole bursts when a high voltage is applied.
본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, 하부 동박과 상부 동박의 전기적 접촉을 실현하는 인쇄 회로 기판 적층 방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above-described drawbacks, and an object thereof is to provide a printed circuit board lamination method for realizing electrical contact between the lower copper foil and the upper copper foil.
도 1은 하부 동박 위에 접착된 포토-센서티브 폴리이미드 필름에 포토 마스크를 이용하여 자외선을 조사 한 뒤 현상을 마친 후의 단면을 나타낸 도면,1 is a cross-sectional view of the photo-sensitive polyimide film bonded on the lower copper foil after the development after irradiating ultraviolet rays using a photo mask,
도 2는 비등방성 전도체를 코팅하여 상부 동박을 접착한 후를 나타낸 도면,Figure 2 is a view showing after bonding the upper copper foil by coating an anisotropic conductor,
도 3은 상부 동박에 패턴을 형성하는 과정을 나타낸 단면도,3 is a cross-sectional view showing a process of forming a pattern on the upper copper foil,
도 4는 포토-센서티브 폴리이미드 필름의 접착을 나타낸 도면.4 shows the adhesion of photo-sensitive polyimide films.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : 하부 동박1: lower copper foil
2, 2-1 : 제 1, 제 2 포토-센서티브 폴리이미드 필름2, 2-1: First and second photo-sensitive polyimide films
3 : 포토 마스크 4 : 자외선3: photo mask 4: ultraviolet
5 : 폴리이미드 부분 6 : 비등방성 전도체5: polyimide part 6: anisotropic conductor
7 : 상부 동박 8 : 드라이 필름7: upper copper foil 8: dry film
9 : 패턴9: pattern
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 하부 동박(1) 위에 접착된 제 1 포토-센서티브 폴리이미드 필름(photo-sensitive polyimide film)(2)에 포토 마스크(photo mask)(3)를 이용하여 자외선(ultraviolet)(4)을 조사 한 뒤 현상을 마친 후의 단면을 나타낸 도면이다. 포토-센서티브 폴리이미드 필름은 자외선 조사를 받은 부분이 현상되는지 잔존하는지에 따라 포지티브(positive) 또는 네가티브(negative)로 구분된다. 제 1 포토-센서티브 폴리이미드 필름(2)은 네가티브 폴리이미드 필름이다. 이와 같이 현상된 폴리이미드 부분(5)이 비아홀의 역할을 하여 상,하부의 동박을 전기적으로 연결시키는 작용을 한다. 현상 시에는 물과 알칼리 케미컬, 유기 용제 등이 포함된 용액을 사용하는 것이 일반적이다.FIG. 1 shows an ultraviolet (4) using a photo mask (3) to a first photo-sensitive polyimide film (2) adhered on a lower copper foil (1). It is a figure which shows the cross section after completion of image development after irradiation. The photo-sensitized polyimide film is classified into positive or negative depending on whether the portion subjected to ultraviolet irradiation is developed or remains. The first photo-sensitive polyimide film 2 is a negative polyimide film. The polyimide portion 5 thus developed serves as a via hole to electrically connect the upper and lower copper foils. When developing, it is common to use a solution containing water, an alkali chemical, an organic solvent, and the like.
도 2는 비등방성 전도체(ACF)(6)를 코팅하여 상부 동박(7)을 접착한 후를 나타낸 도면이다. 비등방성 전도체(6)를 코팅하기 전에 Ar, H2, O2, He, N2 등의 개스로 이루어진 혼합 개스나 혹은 단독 개스로 이루어진 플라즈마 내에서 크리닝을 실시함으로써 폴리이미드 필름 현상 시 측벽에 잔존하는 레지듀(residue)나 유기 오염물 등을 제거하고 동박의 표면 에너지를 높여 비등방성 전도체(6)의 접착력을 향상시킨다. 접착력의 향상은 인쇄 회로 기판의 물리적 스트레스(stress)에 대한 저항력이나 내습성을 높여 신뢰성을 향상시키는데 이바지한다. 비등방성 전도체(6)라고 하면 전도성을 가진 입자와 접착제성 폴리머, 그리고 희석재가 섞여 있는 것을 말하는 것으로 종류에는 전도성 입자에 따라 실버페이스트, 골드페이스트, 카파페이스트, 니켈페이스트 등이 있다. 표면에 상부 동박(7)을 덮고 열과 압력을 이용하여 압착하면 상부 동박(7)은 제 1 포토-센서티브 폴리이미드 필름(2)과 비등방성전도체(6)에 접착하게 된다. 이때 가하는 압력과 열에 의해 비등방성 전도체(6) 내의 전도성 입자간에 물리적 접촉이 이루어지며 아울러 하부 동박(1)과 상부 동박(7)을 전기적으로 연결시키게 된다. 비등방성 전도체(6)를 코팅할 때 상부 동박(7)과의 연결이 용이하도록 위로 볼록한 모양을 갖도록 스크린인쇄기법을 사용한다. 상기 스크린인쇄기법에는 실크스크린, 메탈스크린, 메탈마스크 인쇄법 등이 있다. 상기와 같은 기법은 상,하부 동박(7, 1)을 전기적으로 연결시키기 위해 레이저나 드릴을 통한 비아홀 가공단계와 케미컬을 이용한 디스미어 단계 및 동도금 단계를 생략할 수 있기 때문에, 비용과 시간을 절약하는데 큰 기여를 한다. 폴리이미드 필름을 사용하는 것은 내화학성과 300 ℃ 이하에서의 열적 안정성 및 낮은 유전율(3.2) 등의 특성상 빌드업(buildup) 기판에 적합하기 때문이다.2 is a view showing after the anisotropic conductor (ACF) (6) is coated to adhere the upper copper foil (7). Before coating the anisotropic conductor 6, residues remaining on the sidewalls during polyimide film development by cleaning in a mixed gas composed of a gas such as Ar, H2, O2, He, N2, or a single gas can be cleaned. (residue) and organic contaminants are removed and the surface energy of the copper foil is increased to improve the adhesion of the anisotropic conductor 6. The increase in adhesion contributes to improved reliability by increasing the resistance or moisture resistance to the physical stress of the printed circuit board. The anisotropic conductor 6 refers to a mixture of conductive particles, an adhesive polymer, and a diluent. Examples of the anisotropic conductor 6 include silver paste, gold paste, kappa paste, and nickel paste depending on the conductive particles. When the upper copper foil 7 is covered on the surface and pressed using heat and pressure, the upper copper foil 7 adheres to the first photo-sensitive polyimide film 2 and the anisotropic conductor 6. In this case, the pressure and heat applied make physical contact between the conductive particles in the anisotropic conductor 6 and electrically connect the lower copper foil 1 and the upper copper foil 7. When coating the anisotropic conductor 6, a screen printing technique is used to have a convex shape upward to facilitate connection with the upper copper foil 7. The screen printing method includes a silk screen, a metal screen, a metal mask printing method, and the like. The above technique saves cost and time because the via hole processing step, the desmear step using chemicals and the copper plating step can be omitted to electrically connect the upper and lower copper foils 7 and 1 to each other. Makes a great contribution. The use of the polyimide film is suitable for buildup substrates due to its chemical resistance, thermal stability at 300 ° C. or lower, and low dielectric constant (3.2).
도 3은 상부 동박(7)에 패턴(9)을 형성하는 과정을 나타낸 단면도이다. 상부 동박(7) 위에 드라이 필름(8)을 코팅하고 상부 동박(7)으로 이루어질 패턴(9)에 대응하는 포토 마스크를 이용하여 사진 공정 및 현상 공정을 수행한 후 상부 동박(7)을 선택적으로 식각하여 상부 동박(7)의 제거되지 않은 부분으로 이루어지는 패턴(9)을 형성한다. 이러한 공정은 일반적으로 널리 이용되는 인쇄 회로 기판 제조 공정에 속하는 것으로 그 기술이 널리 이용되고 있다. 드라이 필름(8)을 현상하는데도 상기에서 언급한 물, 알칼리 케미컬, 유기용제 등이 혼합된 용액을 이용한다.3 is a cross-sectional view illustrating a process of forming the pattern 9 on the upper copper foil 7. After coating the dry film 8 on the upper copper foil 7 and performing a photographic process and a developing process using a photo mask corresponding to the pattern 9 formed of the upper copper foil 7, the upper copper foil 7 is selectively It etches to form the pattern 9 which consists of an unremoved part of the upper copper foil 7. Such a process belongs to a widely used printed circuit board manufacturing process, and its technology is widely used. Also in developing the dry film 8, the above-mentioned solution which mixed water, alkali chemicals, an organic solvent, etc. is used.
도 4는 제 2 포토-센서티브 폴리이미드 필름(2-1)의 접착을 나타낸 도면이다. 제 2 포토-센서티브 폴리이미드 필름(2-1)을 접착하기 전에 상기에서 언급한Ar, H2, O2, He, N2 등의 개스로 이루어진 혼합 개스나 혹은 단독 개스로 이루어진 플라즈마 내에서 크리닝을 실시함으로써 패턴(9) 위에 잔존하는 유기 오염물을 제거하고 패턴(9) 위의 표면 에너지를 상승시켜 제 2 포토-센서티브 폴리이미드 필름(2-1)의 접착성을 향상시킨다. 따라서, 이 후 현상 공정에서 제 2 포토-센서티브 폴리이미드 필름(2-1)의 들뜸 현상이 방지된다. 또한 인쇄 회로 기판 제조에서 이용되는 동박의 특성상 한 면을 울퉁불퉁(조도)하게 하여 접착에 유리한 반면 다른 면은 그러한 것이 없기 때문에 접착에 불리하다. 상기에서 언급한 플라즈마를 처리하면 다른 면 또한 조도를 지니게 되어 제 2 포토-센서티브 폴리이미드 필름(2-1)의 접착력을 향상시켜 인쇄 회로 기판의 신뢰성을 높이에 된다. 이후 상기에 언급한 공정을 반복하게 되면 빌드업 인쇄 회로 기판을 다층으로 적층할 수 있다.4 is a view showing adhesion of the second photo-sensitive polyimide film 2-1. Before bonding the second photo-sensitive polyimide film 2-1, cleaning is performed in a mixed gas composed of a gas such as Ar, H 2, O 2, He, N 2, or a plasma composed of a single gas. The organic contaminants remaining on the pattern 9 are removed and the surface energy on the pattern 9 is raised to improve the adhesion of the second photo-sensitive polyimide film 2-1. Therefore, the lifting phenomenon of the second photo-sensitive polyimide film 2-1 in the subsequent developing step is prevented. In addition, the characteristics of the copper foil used in the manufacture of printed circuit boards are one side uneven (roughness) is advantageous for adhesion, while the other side is disadvantageous because there is no such. When the above-mentioned plasma is treated, the other side also has roughness, thereby improving the adhesion of the second photo-sensitive polyimide film 2-1, thereby increasing the reliability of the printed circuit board. After repeating the above-described process it is possible to stack the build-up printed circuit board in a multi-layer.
이상에서 설명한 바와 같이, 본 발명은 비이홀을 가공하기 위해 드릴이나 레이저를 사용하지 않을 뿐만아니라 습식 디스미어를 필요로 하지 않기 때문에 제조 비용과 시간을 절약하여 생산 원가와 불량을 감소시킨다. 비등방성 전도체와 폴리이미드 필름 접착 시 플라즈마를 이용하여 결국에는 접착력을 향상시킴으로써 인쇄 회로 기판의 신뢰성을 향상시킨다. 동박간의 절연막으로 내화학성, 열안정성, 및 낮을 절연율을 가진 폴리이미드 필름을 이용함으로써 빌드업 인쇄 회로 기판의 전기적 특성을 향상시킨다.As described above, the present invention not only does not use a drill or a laser to process the vial hole, but also does not require a wet desmear, thereby reducing manufacturing costs and defects by saving manufacturing cost and time. Plasma is used to bond the anisotropic conductor to the polyimide film, thereby improving the adhesion of the printed circuit board. By using a polyimide film having chemical resistance, thermal stability, and low insulation as the insulating film between the copper foils, the electrical characteristics of the build-up printed circuit board are improved.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086341A KR100632066B1 (en) | 2002-12-30 | 2002-12-30 | Method for building layer of printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086341A KR100632066B1 (en) | 2002-12-30 | 2002-12-30 | Method for building layer of printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040061046A true KR20040061046A (en) | 2004-07-07 |
KR100632066B1 KR100632066B1 (en) | 2006-10-04 |
Family
ID=37352634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020086341A KR100632066B1 (en) | 2002-12-30 | 2002-12-30 | Method for building layer of printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100632066B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722637B1 (en) * | 2005-09-20 | 2007-05-28 | 삼성전기주식회사 | PCB using a conductive dry film and manufacturing method therefor |
KR100736634B1 (en) * | 2006-01-19 | 2007-07-06 | 삼성전기주식회사 | Laminated layer, printed circuit board and fabricating method therefore |
KR100747023B1 (en) * | 2006-01-19 | 2007-08-07 | 삼성전기주식회사 | Multi-layer printed circuit board and fabricating method therefore |
KR100869049B1 (en) * | 2007-06-25 | 2008-11-17 | 대덕전자 주식회사 | Semi-additive pcb manufacturing method with employing uv sensitive polyimide lamination |
KR101020848B1 (en) * | 2008-12-01 | 2011-03-09 | 삼성전기주식회사 | Method for manufacturing flexible printed circuits board |
-
2002
- 2002-12-30 KR KR1020020086341A patent/KR100632066B1/en not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722637B1 (en) * | 2005-09-20 | 2007-05-28 | 삼성전기주식회사 | PCB using a conductive dry film and manufacturing method therefor |
KR100736634B1 (en) * | 2006-01-19 | 2007-07-06 | 삼성전기주식회사 | Laminated layer, printed circuit board and fabricating method therefore |
KR100747023B1 (en) * | 2006-01-19 | 2007-08-07 | 삼성전기주식회사 | Multi-layer printed circuit board and fabricating method therefore |
KR100869049B1 (en) * | 2007-06-25 | 2008-11-17 | 대덕전자 주식회사 | Semi-additive pcb manufacturing method with employing uv sensitive polyimide lamination |
KR101020848B1 (en) * | 2008-12-01 | 2011-03-09 | 삼성전기주식회사 | Method for manufacturing flexible printed circuits board |
Also Published As
Publication number | Publication date |
---|---|
KR100632066B1 (en) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100295732B1 (en) | Method for filling holes in printed wiring boards | |
JP4481854B2 (en) | Ball grid array substrate having window and manufacturing method thereof | |
JP2004363542A (en) | Solder resist pattern formation method | |
CN103582304A (en) | Transparent printed circuit board and manufacturing method thereof | |
JPS60140792A (en) | Method of forming conductive through hole | |
JP2006229115A (en) | Metal component used in manufacturing wiring substrate and method for manufacturing wiring substrate using it | |
JP2005197649A (en) | Method for forming bump pad of flip chip and structure thereof | |
JP2796270B2 (en) | Method of manufacturing semiconductor package substrate using conductive ink | |
KR100632066B1 (en) | Method for building layer of printed circuit board | |
CN102111964B (en) | Method for manufacturing circuit board | |
TWI457466B (en) | Blacken reagent and method for manufacturing transparent printed circuit board | |
CN110545634A (en) | Manufacturing method of multilayer fine circuit board with circuit being firstly made and then plated with hole copper | |
JP2002043753A (en) | Manufacturing method of multilayer printed circuit board | |
US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
JPH11354591A (en) | Semiconductor carrier and its manufacture | |
JP2004055777A (en) | Method for manufacturing compound multilayer wiring board | |
KR100993318B1 (en) | Method for manufacturi ng flying tail type rigid-flexible printed circuit board | |
JPH10284842A (en) | Manufacture of multilayer wiring circuit board | |
JP2003115662A (en) | Method of manufacturing semiconductor device substrate | |
JP2009177071A (en) | Polyimide film circuit board and method of manufacturing the same | |
JP2009094330A (en) | Substrate for wiring board and method for manufacturing the same | |
CN1376018A (en) | Multi-layer printed wiring base plate and mfg. method thereof | |
JP2005093660A (en) | Manufacturing method of mounting substrate, mounting substrate and master substrate for manufacturing the same | |
JPH11307934A (en) | Multi-layer printed circuit board and its manufacturing method | |
KR910007475B1 (en) | Multi - printed circuit board method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |