JPH0567239B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発光素子を多数配列して構成され、
屋外競技場等を中心として利用されている大画面
の表示装置に関するものである。

〔従来の技術〕

この種の大画面の表示装置は、従来CRTある
いは電球を使用した単画素発光素子を多数配列す
ることによつて表示部が構成されるのが一般的で
あり、カラー表示が行われる表示装置は、Ｒ、
Ｇ、B3種類の単画素発光素子を規則的に配列し
たもの、あるいはＲ、Ｇ、B3色を含む単画素発
光素子を多数配列したものがあつた。これらの表
示装置は複数の発光素子と、これらを駆動する電
子回路でユニツトが構成され、このようなユニツ
トを多数配列した表示装置と、表示を制御する制
御装置、および電源装置で構成されるものであ
り、第９図はこのような従来の表示装置の一例を
示す構成図で、図において、３０はこの表示装置
のスクリーン、３はこのスクリーン３０の構成要
素としてのユニツト、６は複数のユニツト３を収
容してスクリーンを構成している筐体であり、１
３は電源、２９はスクリーン３０の各ユニツト３
を制御する表示制御部である。また、第１０図は
この表示制御部２９の構成を示すブロツク図で、
図において、２６は入力されたビデオ信号をデイ
ジタル信号に変換するアナログ・デイジタル変換
器（以下、Ａ／Ｄ変換器という）、１５はデイジ
タル化されたビデオ信号を格納するフレームメモ
リ、１６はフレームメモリ１５に接続されたオ
ン・オフ判定部、２７はオン・オフ判定部１６に
接続され、スクリーン３０の列選択を行なう列選
択回路、２８はスクリーン３０の行選択を行なう
行選択回路、１８はこの行選択回路２８と前記フ
レームメモリ１５のアドレス制御を行なうアドレ
ス制御部、２２はこのアドレス制御部１８と前記
Ａ／Ｄ変換器２６のタイミング制御を行なうタイ
ミング制御部、３２は複数個が格子状に配列され
て前記ユニツト３を形成する単画素発光素子であ
る。

次に動作について説明する。この表示装置に入
力されたビデオ信号は、Ａ／Ｄ変換器２６によつ
て所定のデジタル信号に変換され、フレームメモ
リ１５に格納される。フレームメモリ１５に格納
されたデータは単画素発光素子３２に対応したア
ドレスに従つて読み出され、逐次オン・オフ信号
に変換され、列選択回路２７及び行選択回路２８
によつて指定される単画素発光素子３２に供給さ
れる。各単画素発光素子３２はそれぞれ記憶機能
を備えており、単画素発光素子３２に供給された
オン・オフ信号は再度信号が供給されるまで保持
される。フレームメモリ１５の内容は各フイール
ドが複数回読み出され、それぞれ所定のオン・オ
フ信号に変換されて表示され、１フイールド内の
オン時間の累積値がその単画素発光素子３２が表
示すべきビデオ信号の振幅に比例したものとな
る。一方、スクリーン３０はユニツト３の配列の
し方によつて種々のサイズが構成可能であり、制
御装置２９は種々のスクリーンサイズを制御でき
る。

〔発明が解決しようとする問題点〕

従来の表示装置は以上のように構成されている
ので、高解像度化をはかる場合、より小形の単画
素発光素子を高密度に配列する必要があり、その
ため使用される単画素発光素子の数は膨大なもの
となり、それに伴なつて駆動回路、その他の周辺
回路も飛躍的に増加する反面、単画素発光素子の
小形化によるコストダウンはわずかなものであ
り、駆動回路等の周辺回路にも同等なものを用い
るものであるため、高解像度化と、低価格化、軽
量・薄形化とを同時に実現することが極めて困難
なものであるという問題点があつた。

この発明は上記のような問題点を解消するため
になされたもので、解像度が高く、低価格で薄く
て軽い大画面の表示装置を得ることを目的とす
る。

〔問題点を解決するための手段〕

この発明に係る表示装置は、ｋ個複数の発光部
が格子状に配列された発光素子を用い、この発光
素子を基板状に駆動回路とともにｍ×ｎの格子配
列することによつてユニツトを形成し、さらにこ
のようなユニツトをｐ×ｑの格子状に配列して、
これらのユニツトを制御する制御回路および電源
とともにモジユールを形成し、このモジユールを
縦、あるいは横に複数個配列することによつてモ
ジユール群を形成し、さらに、このモジユール群
を横、あるいは縦に複数個配列することによつて
スクリーンを構成したものである。

〔作用〕

この発明における表示装置は、画素としての発
光部を複数含む複数画素の発光素子を使用するこ
とによつて、一画素当りのコストダウンをはかる
とともに、発光素子、ユニツト、モジユール、モ
ジユール群、スクリーンと、表示装置を階層的構
成とし、各階層それぞれに対し、効率的に機能を
分担させることによつて、低価格であり、かつコ
ンパクトな構成の表示装置を実現する。

〔実施例〕

以下、この発明の一実施例を図を用いて説明す
る。第１図はこの発明の全体構成を示すブロツク
図である。図において、１は発光素子で、ｋ個
（複数）の発光部２が格子状に配列されたもので
ある。図ではｋ＝16の場合を一例として示した。
３はこの発光素子１を縦にｍ個、横にｎ個（ｍ、
ｎは正の整数）の格子状に配列して構成されたユ
ニツトで、図ではｍ＝４、ｎ＝４の場合を一例と
して示した。４はこのユニツト３を縦にｐ個、横
にｑ個（ｐ、ｑは正の整数）の格子状配列して構
成したモジユールである。図ではｐ＝２、ｑ＝２
の場合を一例として示した。５はこのモジユール
４を縦に配列したモジユール群、６は筐体であ
り、３０はモジユール群５を筐体６内に横に配列
し構成されるスクリーンである。前記発光素子１
は例えば液晶、蛍光表示管等のドツトマトリクス
型表示素子であり、互いに直交する第１及び第２
の２種類の制御電極を組合せて制御することによ
つて表示を制御する。

以下、蛍光表示管を例にとり説明を進める。第
２図はこのような蛍光表示管の内部構造を示す概
略断面図である。９は熱電子を放出するカソー
ド、８は電子を加速するグリツド、７は蛍光物質
の塗布された陽極であり、１０は陽極７に電圧を
印加するための配線、１１は排気口、１２は外部
接続のための電極である。この蛍光表示管は陽極
７にカソード９からの熱電子が衝突することによ
つて陽極７表面に塗布された蛍光物質が発光する
ものであり、陽極７は、配線１０から印加される
電圧によつて制御される、ここでは、この陽極７
が前記第１の制御電極に、また、グリツド８が第
２の制御電極に対応する。第３図は表示を制御す
る制御電極の構成を示す説明図であり、グリツド
８はY₁〜Y₄の４本が行方向に共通に、また陽極
７はX₁〜X₄の４本が列方向に共通に接続され、
マトリクスが構成されており、直交する両制御電
極の交点に対応して配置された発光部２の表示が
制御される。フルカラーの表示装置を構成する場
合は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３種類の蛍光
物質を陽極に規則的に塗布したものを使用する。
特にＲ、Ｇ、Ｂの発光部２の数がＲ：Ｇ：Ｂ＝
１：２：１であり、第３図に示すような画素配列
とした場合は解像度において有利なカラー表示装
置が得られる。

ユニツト３は第１図に示すように、このような
蛍光表示管等による複数画素の発光素子１と、シ
フトレジスタ、ラツチ等を含むその駆動回路を基
板上に配列して構成される。ここで発光素子１の
制御電極を前述の如くマトリクス構成としたこと
によつて発光素子１の外部に引出される電極１２
の数が削減できるとともに駆動回路の削減をはか
ることができ、ユニツト３の構成が簡略化でき
る。

モジユール４は、第４図に示すように、複数の
ユニツト３と、これらを制御する制御回路３１お
よび電源１３で構成される。従来の表示装置では
表示制御部２９、あるいは電源１３は第９図に示
すようにスクリーン６外部に集中して設置され、
また各種サイズのスクリーンを制御できるように
なつていて、その回路構成も複雑であつたのに対
し、本発明では各モジユール４に分散配置して、
限られた部分しか制御しないという制限を設ける
ことによつて制御回路３１の回路構成の簡略化を
はかつている。特に、発光素子１に含まれる発光
部２の数ｋ、ユニツト３が含む発光素子１の数
（ｍ×ｎ）、さらにモジユール４が含むユニツト３
の数（ｐ×ｑ）の関係においてｋ＝2^r（ｒは正の
整数）、ｍ＝2^t、ｎ＝2^u、ｐ＝2^v、ｑ＝2^w（ｔ、
ｕ、ｖ、ｗは負でない整数）と、デイジタル信号
処理上有利な構成とすることによつて制御回路３
１は効率的に構成できるようになる。特に第５図
に示すように、モジユール４を形成するユニツト
群の背後に、制御回路３１及び電源１３を配置す
ることによつてよりコンパクトなものとすること
ができる。第６図はその制御回路３１の構成を示
すブロツク図で、図において、１５はフレームメ
モリ、１６はフレームメモリ１５に接続されたオ
ン・オフ判定部、１９はこのオン・オフ判定部１
６に接続されてユニツト３の選択を行なうユニツ
ト選択ゲート、１８はフレームメモリ１５、オ
ン・オフ判定部１６及びユニツト選択ゲート１９
のアドレス制御を行なうアドレス制御部、１７は
このアドレス制御部１８のタイミング制御を行な
うタイミング制御部である。

ここで、高速でサンプリングされたデイジタル
ビデオ信号をそのまま、フラツトケーブルを用い
て各モジユール４へ伝送することは困難であるた
め、第７図に示す如く複数のモジユール４を共通
の信号線１４で接続してモジユール群５を形成
し、このモジユール群５を複数配列してスクリー
ン３０を形成している。なお、図において、２４
及び２５は共通の信号線１４のバツフア及び終端
部であり、２６は入力されるビデオ信号をデイジ
タル信号に変換するＡ／Ｄ変換器、２１はモジユ
ール群５対応に設けられて、Ａ／Ｄ変換器２６か
らのデイジタルビデオ信号を蓄積し速度変換を行
なうバツフアメモリ、２２はこのＡ／Ｄ変換器２
６とバツフアメモリ２１のタイミング制御を行な
うタイミング発生部、２０はこれらによつて構成
される信号供給手段であり、この信号供給手段２
０は第５図に示す如く、電源を分配する電源分配
手段３３とともに筐体６内に収容されている。

次に動作について説明する。入力されたビデオ
信号は、信号供給手段２０のＡ／Ｄ変換器２６に
よつて所定のデイジタル信号に変換されて、各モ
ジユール群５に対応して設けられたバツフアメモ
リ２１内に一旦格納される。このバツフアメモリ
２１に格納したビデオ信号は低速で読出され、ア
ドレスが付加されて対応するモジユール群５へ個
別に送出される。各モジユール群５はそのビデオ
信号をバツフア２４で受け、共通の信号線１４に
よつて各モジユール４に伝送する。ここで、バツ
フア２４で受けたビデオ信号は、前述の如くバツ
フアメモリ２１によつて低速に変換されているの
で、共通の信号線１４としてはフラツトケーブル
の使用が可能となる。

各モジユール４は各々アドレスを有しており、
そのアドレスに応じて共通の信号線１４よりビデ
オ信号の対応部分を入力する。入力されたビデオ
信号は制御回路３１のフレームメモリ１５に一旦
書込まれ、アドレス制御部１８の制御によつて読
出されて、逐次オン・オフ信号に変換され、ユニ
ツト選択ゲート１９によつて所定のユニツト３へ
送られる。各ユニツト３ではこのビデオ信号を格
子状に配列された各発光素子１に送り、所定の発
光部２を所定の輝度で発光させる。

第８図はその発光素子１としての蛍光表示管１
に与える信号のタイムチヤートである。４本のグ
リツド８にはY₁〜Y₄でそれぞれ異なるタイミン
グの走査信号が周期的に入力され、陽極７には
X₁〜X₄のそれぞれに前記走査信号に同期し所定
のビデオ信号が入力され、その交点の発光部２を
発光させる。このようなマトリツクス型の発光素
子１は各発光部２の表示を個別に制御することは
できないが、走査信号に従つて行毎に時分割で制
御され、走査の高速化によつて連続した表示を実
現している。また、中間階調の表示は、陽極７に
ビデオ信号の振幅に比例した時間幅の信号を入力
することによつて、発光部２の輝度を変化させる
ことで実現している。

このように、ビデオ信号はモジユール４毎に処
理され、スクリーン３０全体としてはまとまつた
１つの映像が表示されているが、個々のモジユー
ル４は前記映像の一部を表示するだけであり、表
示機能としては限られているが、表示装置として
必要な制御回路３１、電気１３等を含んでおり、
それ単体でも表示装置として機能するものであ
り、従つて、このようなモジユール４の集合体で
あるスクリーン３０は、モジユール４を単純な構
成にすることによつてその構成を単純化すること
ができる。

以上示したように表示装置としての主要な信号
の処理部分である制御回路３１および電源部はモ
ジユール内に含まれる。ここでさらにビデオ信号
のＡ／Ｄ変換器２６とバツフアメモリ２１を含む
信号供給手段２０を、電力を入力し、各モジユー
ルへ電力を分配する電源分配手段３３とともに、
スクリーン３０を構成する筐体６内に配置するこ
とによつてスクリーン筐体内にすべての機能が集
約され、コンパクトな構成となる。

なお、上記実施例で発光素子、ユニツト、モジ
ユール、モジユール群、さらにはスクリーンと個
別の機能ブロツクに分割して示したが、表示に必
要な機能がモジユールに集約されていることがポ
イントであり、モジユール内の機能分担は発光素
子、ユニツトの仕様により変化しうる。たとえば
ｍ＝ｎ＝１の場合発光素子１１単体でユニツトが
構成され、またｐ＝ｑ＝１の場合ユニツト３とモ
ジユール４が一致する。特にｍ＝ｎ＝ｐ＝ｑ＝１
の場合も考えられるが、この場合一個の発光素子
でもモジユールが構成される。また、上記説明で
は蛍光表示管を例として示したが、本発明は、液
晶、プラズマデイスプレイパネル、エレクトロル
ミネセンス等各種デイスプレイに適用できる。

〔発明の効果〕

以上のように、この発明によれば、複数の発光
部が配列された発光素子を用い、この発光素子を
基板上に配列してそれらの駆動回路とともにユニ
ツトを形成し、このユニツトを配列し、当該ユニ
ツト群で構成される画面相応のフレームメモリを
含む制御回路とともにモジユールを形成し、この
モジユールを複数個配列し、各モジユールの信号
入力部が共通の信号線に接続されたモジユール群
を形成し、このモジユール群を複数個配列して前
記スクリーンを構成するとともに、入力された表
示情報を所定のデジタル信号に変換する信号変換
手段および該デジタル信号を前記共通の信号線を
介して各モジユールに伝送するために各モジユー
ル群に対応してバツフアメモリを設けるように構
成したので、表示装置が、発光素子、ユニツト、
モジユール、モジユール群、スクリーンと階層的
な構成となり、各階層に対する機能を、電気信号
を光りに変換する機能、発光素子を発光させる機
能、各ユニツトの表示内容を制御する機能、各モ
ジユールに表示データを分配する機能、表示信号
を所定のデジタル信号に変換し、各モジユール群
に分配する機能と逐次効率的に分配することが可
能となり、さらに、発光素子もその発光部と同数
の単画素発光素子に比べれば極めて安価なもので
あつて、解像度の高い大画面の表示装置を、価格
の上昇、重量、厚さの増大等を伴うことなく実現
できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による表示装置を
示す全体構成図、第２図はその発光素子の一例と
しての蛍光表示管の構造を示す概略断面図、第３
図はその制御電極の構成を示す説明図、第４図は
前記表示装置のモジユールの構成を示すブロツク
図、第５図は前記表示装置の構造を示す一部切欠
斜視図、第６図は前記モジユールの制御回路の構
成を示すブロツク図、第７図は前記表示装置のモ
ジユール群及び信号供給手段の構成を示すブロツ
ク図、第８図は前記発光素子に与えられる信号の
タイムチヤート、第９図は従来の表示装置を示す
全体構成図、第１０図はその表示制御部の構成を
示すブロツク図である。 １は発光素子、２は発光部、３はユニツト、４
はモジユール、５はモジユール群、６は筐体、７
は第１の制御電極（陽極）、８は第２の制御電極
（グリツド）、１３は電源、１４は共通の信号線、
１５はフレームメモリ、２０は信号供給手段、３
０はスクリーン、３１は制御回路、３３は電源分
配手段。なお、図中、同一符号は同一、又は相当
部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 発光素子を複数個格子状に配列してスクリー
   ンを形成し、このスクリーンを筐体に収容して構
   成される表示装置において、前記発光素子にｋ個
   （複数）の発光部が格子状に配列された発光素子
   を用い、この発光素子を基板上に縦にｍ個、横に
   ｎ個（ｍ、ｎは正の整数）格子状に配列してそれ
   らの駆動回路とともにユニツトを形成し、このユ
   ニツトを縦にｐ個、横にｑ個（ｐ、ｑは正の整
   数）格子状に配列し、当該ユニツト群で構成され
   る画面相応のフレームメモリを含む制御回路とと
   もにモジユールを形成し、このモジユールを縦、
   あるいは横に複数個配列し、各モジユールの信号
   入力部が共通の信号線に接続されたモジユール群
   を形成し、このモジユール群をそれぞれ横、ある
   いは縦に複数個配列して前記スクリーンを構成す
   るとともに、入力された表示情報を所定のデジタ
   ル信号に変換する信号変換手段および該デジタル
   信号を前記共通の信号線を介して各モジユールに
   伝送するために各モジユール群に対応してバツフ
   アメモリを設けたことを特徴とする表示装置。 ２ 前記発光素子内の発光部の配列個数ｋが2^r
   （ｒは正の整数）、前記発光素子の縦、横の配列個
   数ｍ、ｎがｍ＝2^t、ｎ＝2^u（ｔ、ｕは負でない整
   数）、前記ユニツトの縦、横の配列個数ｐ、ｑが
   ｐ＝2^v、ｑ＝2^w（ｖ、ｗは負でない整数）である
   ことを特徴とする特許請求の範囲第１項記載の表
   示装置。 ３ 前記発光素子は、前記発光部を制御する制御
   電極が、縦方向に共通に接続された第１の制御電
   極群と、横方向に共通に接続された第２の制御電
   極群とで構成され、これら両制御電極群の交点に
   対応して前記各発光部が配置されていることを特
   徴とする特許請求の範囲第１項又は第２項記載の
   表示装置。 ４ 前記発光素子の前記発光部はＲ（赤）、Ｇ
   （緑）、Ｂ（青）の３種類よりなり、前記発光素子
   内におけるそれらの存在比率が、Ｒ：Ｇ：Ｂ＝
   １：２：１であることを特徴とする特許請求の範
   囲第１項乃至第３項の何れかに記載の表示装置。 ５ 前記モジユールは、電源を含むことを特徴と
   する特許請求の範囲第１項乃至第４項の何れかに
   記載の表示装置。