JP2530304B2 - 映像デ−タの表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マトリクス状に配列した発光素子の輝度を
テレビなどの映像信号により制御し、発光素子によるマ
トリクス状配列画面に映像を表示する映像データの表示
制御装置に関するものである。

〔従来の技術〕

ブラウン管は、電子銃から射出される電子ビームを制
御して蛍光面に照射し映像を表示するため、電子銃から
蛍光面までの制御空間が必要となる。この制御空間は、
表示画面が大きくなればその大きさに応じた長さが必要
となり、装置の奥行きを規定することになる。従ってテ
レビ受像機の如くブラウン管を使用した映像の表示装置
は、画面の大きさに相応して装置としての奥行きが必要
となり、相当の重量を有するものとなっている。またブ
ラウン管は、製造その他の技術的な諸問題から表示画面
を大きくするにも限度がある。このような状況にあっ
て、発光素子をマトリクス状に平面的に配列した、ブラ
ウン管を使用しない所謂平面テレビが注目を浴び、研
究、開発されている。このような平面テレビは、発光素
子を平面的に配列して構成するため、画面を大きくする
ことができ、しかも画面の大きさに関係なく奥行きを小
さく抑えることができる。またブラウン管に比べて比較
的軽量に構成することもでき、取り扱いも容易であるな
ど種々有利な点が多い。

〔発明が解決しようとする問題点〕

しかしながら上述した如き平面テレビは、まだそれほ
ど一般的ではなく、一部で試作、研究され使用されてい
るものの、その制御方式も完成されていないのが現状で
ある。特に平面テレビは、先に述べたように発光素子を
マトリクス状に配列してその輝度を制御するため、発光
素子の数（画素数）に相当する表示制御、表示データの
処理を行う回路が必要となり、システムが複雑になる。
従って、これらの回路を簡素化し使い易くすること、信
頼性の高いシステムとすることは、重要な課題の１つと
なっている。

本発明は、上記の考察に基づくものであって、簡単な
構成によりテレビなどの映像をマトリクス状に配列した
発光素子で構成する画面により表示することができる映
像データの表示制御装置を提供することを目的とするも
のである。

〔問題点を解決するための手段〕

そのために本発明は、表示画面の１ライン毎に発生さ
れる水平同期信号、１画面毎に発生される垂直同期信
号、及び水平同期信号と垂直同期信号に同期して転送さ
れてくる映像データをもとに、発光素子をマトリクス状
に配列した表示画面上に映像を表示する映像データの表
示制御装置であって、マトリクス状に配列した発光素子
に対応する１画面分の映像データを保持する映像データ
保持手段と、該映像データ保持手段に保持した映像デー
タに従って半導体素子の導通度を制御し抵抗と半導体素
子との並列回路を通してマトリクス状に配列した各発光
素子の輝度を制御する表示制御手段と、シフトパルスに
同期して１ライン分の映像データをシフト保持するデー
タ・シフトレジスタと、該データ・シフトレジスタに保
持された１ライン分の映像データの映像データ保持手段
における保持ラインを指定するライン・シフトレジスタ
と、シフトパルスを生成してデータ・シフトレジスタと
ライン・シフトレジスタとを制御する制御手段とを備
え、該制御手段は、水平同期信号で同期をとったシフト
パルスをデータ・シフトレジスタに供給し映像データを
順次シフトして格納し、１ライン分の映像データがデー
タ・シフトレジスタに格納されたことを条件に当該映像
データを映像データ保持手段に保持すると共に、ライン
・シフトレジスタの保持ラインを更新するように構成し
たことを特徴とするものである。

〔作用〕本発明の映像データの表示制御装置では、水平
同期信号と垂直同期信号に同期して映像データが転送さ
れてくると、制御手段は、映像データを順にデータ・シ
フトレジスタに格納し、１ライン分の映像データが格納
されると、ライン・シフトレジスタをシフトし、このと
きにデータ・シフトレジスタに格納した１ライン分の映
像データをライン・シフトレジスタの指定する映像デー
タ保持・表示手段に保持させる。このようにライン・シ
フトレジスタの指定に従って１ライン分ずつ映像データ
をデータ・シフトレジスタから映像データ保持・表示手
段に保持させる。そして、映像データ保持・表示手段
は、この保持された映像データによりマトリクス状に配
列した各発光素子の輝度を制御する。

〔実施例〕

以下、実施例を図面を参照しつつ説明する。

第１図は本発明の映像データの表示制御システムの１
実施例構成を示す図、第２図は本発明の映像データの表
示制御システムに適用されるコントローラの具体的な構
成例を示す図、第３図はコントローラの動作を説明する
ためのタイムチャート、第４図は発光素子を点灯制御す
るための回路の例を示す図、第５図はデューティを制御
する表示回路の例を示す図である。図において、１はビ
デオ・データ供給部、２はコントローラ、３はＨシフト
レジスタ、４はＶシフトレジスタ、５はラッチ・表示回
路、21と58はオア回路、22は発振器、23はカウンタ、51
と52はラッチ回路、53は分周回路、54はデコーダ、55な
いし57はアンド回路、TRはトランジスタ、LDは発光素
子、R1とR2は抵抗をそれぞれ示している。

第１図において、ビデオ・データ供給部１は、映像信
号を供給するものであり、例えばテレビ受像機やパソコ
ンなど映像信号を処理するものである。ここで、映像信
号は、一般に表示画面の１ライン毎に発生される水平同
期信号、１画面毎に発生される垂直同期信号、及び表示
画面の画素（表示ドット）に対応してその輝度を表す映
像データ（輝度信号）から構成され、映像データは、水
平同時信号と垂直同期信号に同期して転送される。コン
トローラ２は、ビデオ・データ供給部１から転送されて
くる映像信号は従ってＨシフトレジスタ３及びＶシフト
レジスタ４を制御し、ラッチ・表示回路５に映像データ
をラッチさせるものである。Ｈシフトレジスタ３は、映
像データを１ライン分ずつ格納するものであり、ここに
格納された１ライン分の映像データがＶシフトレジスタ
４の指定に従って順にラッチ・表示回路５にラッチされ
る。Ｖシフトレジスタ４は、例えばフラグによりラッチ
・表示回路５のラッチするライン（アドレス）を指定す
るものであり、Ｈシフトレジスタ３に１ライン分の映像
データが格納されるとコントローラ２から供給されるシ
フトパルスによってフラグがシフトされる。このシフト
時にそのフラグで指定されたラインにＨシフトレジスタ
３からラッチ・表示回路５に映像データがラッチされ
る。

例えば１画面サイズが300×30画素で構成される場
合、水平同期信号に同期して転送される１ラインの映像
データは300画素であり、垂直同期信号に同期して転送
される１画面の映像データは30ラインである。この場
合、各画素の輝度が４階調であれば、各画素の映像デー
タは０〜３の値を持つ２ビットデータ、16階調であれ
ば、各画素の映像データは０〜15の値を持つ４ビットデ
ータとなる。

４ビットの映像データであれば、水平同期信号の１パ
ルス毎に300画素の映像データが４ビットずつシリアル
にコントローラ２を通してＨシフトレジスタ３に転送さ
れてくる。つまり１画素ずつ所定の転送速度（クロッ
ク）でシリアル転送されてくる。そこで、水平同期信号
パルスにＨシフトパルスを同期させ（第３図参照）、Ｈ
シフトパルス毎に１画素４ビットの映像データをＨシフ
トレジスタ３に図示左端から入力して順次右へシフトす
る。Ｈシフトパルスの周波数は、予め映像データの転送
速度と合わせてあるので、ラインの先頭から１画素４ビ
ットで１ライン分300画素の映像データをＨシフトパル
スにより順次Ｈシフトレジスタ３に入力しシフトして保
持される。

これに対し、Ｖシフトレジスタ４は、１画面サイズが
30ラインであれば、30ラインまでのいずれかをポイント
するフラグを保持するものであり、Ｖシフトパルスによ
り１つずつインクリメントされ、垂直同期信号のパルス
によりリセットされる。したがって、例えば初めにＨシ
フトレジスタ３に１ライン分の映像データが保持されて
Ｖシフトパルスが入力すると、第１ラインにフラグがセ
ットされ、次にＶシフトパルスが入力すると第２ライン
に、次のＶシフトパルスが入力すると第３ラインに、…
…フラグがシフトするものである。そして、このＶシフ
トレジスタ４のフラグの位置に対応するラッチ・表示回
路５のラインを選択してＨシフトレジスタ３に保持した
１ライン分の映像データを保持する。

そのため、例えばＨシフトレジスタ３の第１の画素の
映像データを保持する位置は、ラッチ・表示回路５の第
１〜30ラインの各第１の画素の映像データを保持する位
置にそれぞれゲートを介して並列に接続され、Ｈシフト
レジスタ３の第２の画素、第３の画素、……も同様にラ
ッチ・表示回路５の第１〜30ラインの対応する位置にそ
れぞれゲートを介して並列に接続される。このＶシフト
レジスタ４のフラグの立ち上がりのタイミングで、その
フラグ位置に対応する１つのラインの各画素のゲートの
みをオンにする。このようにして、Ｈシフトレジスタ３
に保持した各画素の映像データをラッチ・表示回路５の
１つのラインに選択的に保持するように構成することが
できる。

上記のようにして例えば８×８画素の文字サイズを表
示する場合には、８ラインの映像データで１行の文字列
を表示し、１行の文字列の上下に１ラインの間隔ライン
を設けて１行の文字列の表示に10ラインの領域を使うと
すると、30ラインで３行の文字列を表示することができ
る。ラッチ・表示回路５は、表示画面の画素（表示ドッ
ト）に対応して映像データをラッチすると、その映像デ
ータに従って発光素子の輝度を制御するものである。発
光素子は、図示しないが表示ドットの配置に対応してマ
トリクス状に配列されたものである。

なお、発光素子としては、２電源方式で、ヒータが5
V、75mA、アノードが24V、15mA、消費電力が75mW程度の
定格を有する低電圧蛍光管があり、この素子によるとカ
ラー表示に必要な赤、緑、青（Ｒ、Ｇ、Ｂ）の３色が容
易に得られ、カラーの映像を表示するのに好適である
が、本発明は特にこの素子に限定するものではなく、発
光ダイオード（LED;Light Emitting Diode）その他の素
子を用いてもよいことはいうまでもない。このような素
子を用いてカラーの映像を表示する場合には、映像デー
タとしては勿論Ｒ、Ｇ、Ｂの３種類のデータ処理が必要
になるため、Ｈシフトレジスタ３及びラッチ・表示回路
５もそれぞれＲ、Ｇ、Ｂの３種類のデータに対応した回
路が用意される。

コントローラ２の具体的な構成例を示したのが第２図
である。第２図に示すコントローラ２では、Ｒ、Ｇ、Ｂ
の映像データがそのままＨシフトレジスタ３へ転送され
る。他方、水平同期信号と垂直同期信号はオア回路21を
通して発振器22の同期化端子とカウンタ23のクリア端子
CLRに供給されるとともに、垂直同期信号はＶシフトレ
ジスタ４にリセット信号として供給される。次に、この
コントローラ２の動作を第３図のタイムチャートを参照
しつつ説明する。

垂直同期信号は１画面の映像データに対応して発生さ
れるパルス信号であり、水平同期信号は１ラインの映像
データに対応して発生されるパルス信号である。そして
映像データはこれらのパルス信号に同期して転送され
る。従って発振器22は、この映像データの転送速度に合
わせた周波数に設定され、その出力パルスがＨシフトレ
ジスタ３のシフトパルスとなる。この発振器22の同期化
端子に対して水平同期信号か垂直同期信号が供給される
と、第３図矢印に示す如くＨシフトレジスタ３のシフト
パルスが同期化される。他方、カウンタ23は、Ｈシフト
レジスタ３のシフトパルスをカウントして、１ラインの
画素数までカウントするとオーバーフロー端子0VからＶ
シフトレジスタ４にシフトパルスを送出し、水平同期信
号か垂直同期信号によりクリアされるものである。従っ
て、第３図に示す如く映像信号が第１ラインから順に転
送されてくると、 まず、垂直同期信号によりＶシフトレジスタ４とカ
ウンタ23がクリアされ、同時に発振器22が同期化され
る。

転送されてきた映像データが発信器22によって発生
されたシフトパルスによりＨシフトレジスタ３に順に格
納される。

Ｈシフトレジスタ３に１ライン分の映像データが格
納されるとカウンタ23がオーバーフローし、Ｖシフトレ
ジスタ４にシフトパルスを送出する。

Ｖシフトレジスタ４のフラグが１ライン分シフトす
ると同時にＨシフトレジスタ３に格納されていた１ライ
ン分の映像データがラッチ・表示回路５にラッチされ
る。

ブランクの後水平同期信号が転送されてくると、カ
ウンタ23がクリアされ、同期に発振器22が同期化され
る。そして上記の以降の動作を繰り返す。

１画面分の映像データが転送され、ラッチ・表示回
路５にラッチされると、次の垂直同期信号によりＶシフ
トレジスタ４とカウンタ23がクリアされ、同期に発振器
22が同期化される。すなわち上記の状態に戻る。

映像信号が転送されている間は以上のからまでの
動作をＲ、Ｇ、Ｂのそれぞれについて繰り返し実行す
る。したがって、例えば１ライン300画素、１画素２ビ
ットの映像データであれば、この１ライン分300画素の
２ビットからなる映像データがシリアル転送されてくる
と、これを順次Ｈシフトレジスタにシフトして格納し、
１ライン毎にまとめてラッチ・表示回路５にラッチして
その内容を発光素子を通して表示する。つまり、ラッチ
・表示回路５は、１画面分の映像データをラッチするラ
ッチ回路（映像データ保持手段）と、そのラッチした映
像データを表示する表示回路（表示制御手段）からな
り、それぞれ独立して動作することにより、ラッチした
内容を表示しながら、そのラッチの内容を一定の周期で
順次１ラインずつ書き換えている。

ラッチ・表示回路５における発光素子の点灯制御回路
の例を示したのが第４図である。第４図において、ラッ
チ回路51は、発光素子LDが点灯か否かを示す１ビット情
報をラッチし、ラッチ回路52は発光素子LDの輝度を示す
数ビットの情報をラッチするものであり、それぞれ表示
画面に対応するサイズを有している。したがって、この
場合の各画素の映像データは、ラッチ回路52にラッチす
る数ビットにラッチ回路51にラッチする１ビットを加え
たビット数になり、ラッチ回路51のラッチ情報により画
面の有効範囲を設定することができる。例えば300×30
画素の画面に対して上下左右の１乃至数画素を除く中央
の画素にラッチ回路51のラッチ情報を「１」にして外周
の発光素子LDを点灯しないように使用することができる
が、ラッチ回路51を省き、単に各画素を共通にして電源
と抵抗R1との間にスイッチング素子を設けて点灯か否か
を制御するようにしてもよい。

すなわち発光素子LDは、ラッチ回路51により抵抗R1、R2
を通して点灯される。そこでラッチ回路52により抵抗R2
と並列接続したトランジスタTRをオンにすると、抵抗R2
がトランジスタTRにより短絡され発光素子LDは抵抗R1の
みを通して点灯されることになる。従って、輝度を示す
情報をラッチしたラッチ回路52の映像データをアナログ
値のバイアスに変換してトランジスタTRのベースに加え
ることにより可変抵抗として制御し、或いは第５図で後
述するようにラッチ回路52の映像データをデコーダ等を
用いてパルス信号に変換してトランジスタTRのベースに
加えることによりスイッチング素子として制御すると、
トランジスタTRがオフの最低輝度からトランジスタTRが
オン（飽和状態）の最高輝度までの幅をもって輝度を変
化させることができる。

トランジスタTRをスイッチング素子として制御する例
を示したのが第５図である。第５図において、分周回路
53は、例えば周知のフリップ・フロップ回路を使って構
成され、クロック・パルスCLを分周して複数の異なる周
波数のパルスを出力するものであり、デコーダ54は、映
像データをデコードし輝度に応じてアンド回路55ないし
57により構成するゲートを選択するものである。例えば
デコーダ54によってアンド回路55が選択されると、高い
周波数のパルスによってトランジスタTRが点滅制御さ
れ、アンド回路57が選択されると、低い周波数のパルス
によってトランジスタTRが点滅制御される。したがっ
て、発光素子LDの応答時間、つまりトランジスタTRをオ
ンにしてから所定の発光輝度になるまでの時間に比べ、
その時間より短いパルス周期で変化させれば、所定の発
光輝度になる前の状態で輝度を制御できるので、パルス
周期により輝度を制御することができる。勿論、このよ
うなパルス周波数による制御は特殊な手法であり、より
一般的なパルス制御の手法としては、オン／オフの時間
比から平均のオン（点灯）時間を制御するデューティ制
御の手法があることは周知であり、この手法も採用でき
ることはいうまでもない。

以上に説明したように本発明の映像データの表示制御
方式では、表示画面の画素（ドット）に対応してラッチ
・表示回路に映像データをラッチし、そのラッチした内
容に従ってマトリクス状に配列した発光素子の輝度を制
御するものであるが、映像データがテレビ受像信号のよ
うにアナログ値である場合には、例えばコントローラに
アナログ値をディジタル値に変換する回路を設けて同様
の処理をしてもよい。このように本発明は上記の例に限
定されることなく、適宜変形し得ることはいうまでもな
い。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、回
路構成が簡単になり、システム構成が簡素化できる、ま
たシステム構成の簡素化により設計変更にも柔軟に対応
でき、使い易く信頼性の高い映像データの表示制御方式
を提供することができる。

【図面の簡単な説明】

第１図は本発明の映像データの表示制御システムの１実
施例構成を示す図、第２図は本発明の映像データの表示
制御システムに適用されるコントローラの具体的な構成
例を示す図、第３図はコントローラの動作を説明するた
めのタイムチャート、第４図は発光素子を点灯制御する
ための回路の例を示す図、第５図はデューティを制御す
る表示回路の例を示す図である。 １……ビデオ・データ供給部、２……コントローラ、３
……Ｈシフトレジスタ、４……Ｖシフトレジスタ、５…
…ラッチ・表示回路、21と58……オア回路、22……発振
器、23……カウンタ、51と52……ラッチ回路、53……分
周回路、54……デコーダ、55ないし57……アンド回路、
TR……トランジスタ、LD……発光素子、R1とR2……抵
抗。

フロントページの続き (56)参考文献 特開 昭57−52092（ＪＰ，Ａ) 特開 昭56−47093（ＪＰ，Ａ) 特開 昭57−112794（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】表示画面の１ライン毎に発生される水平同
   期信号、１画面毎に発生される垂直同期信号、及び水平
   同期信号と垂直同期信号に同期して転送されてくる映像
   データをもとに、発光素子をマトリクス状に配列した表
   示画面上に映像を表示する映像データの表示制御装置で
   あって、 マトリクス状に配列した発光素子に対応する１画面分の
   映像データを保持する映像データ保持手段と、 該映像データ保持手段に保持した映像データに従って半
   導体素子の導通度を制御し抵抗と半導体素子との並列回
   路を通してマトリクス状に配列した各発光素子の輝度を
   制御する表示制御手段と、 シフトパルスに同期して１ライン分の映像データをシフ
   ト保持するデータ・シフトレジスタと、 該データ・シフトレジスタに保持された１ライン分の映
   像データの映像データ保持手段における保持ラインを指
   定するライン・シフトレジスタと、 シフトパルスを生成してデータ・シフトレジスタとライ
   ン・シフトレジスタとを制御する制御手段と を備え、該制御手段は、水平同期信号で同期をとったシ
   フトパルスをデータ・シフトレジスタに供給し映像デー
   タを順次シフトして格納し、１ライン分の映像データが
   データ・シフトレジスタに格納されたことを条件に当該
   映像データを映像データ保持手段に保持すると共に、ラ
   イン・シフトレジスタの保持ラインを更新するように構
   成したことを特徴とする映像データの表示制御装置。