JPH0566737U - データ入力装置 - Google Patents

Abstract

(57)【要約】 【目的】 リード信号と、データラッチ信号との競合を
防止することにより、データの信頼性の高いデータ入力
装置を実現することを目的にする。 【構成】 本考案は、スキャン信号を送って、データを
読み込むスレーブ制御部と、このスレーブ制御部のデー
タを読み込んで、制御を行うマスタ制御部と、を有する
データ入力装置に改良を加えたものである。本装置は、
マスタ制御部の制御タイミングのもとになるシステムク
ロックを発生するクロック・ジェネレータと、システム
クロックが供給されていて、マスタ制御部からのデータ
読み込み信号と、スレーブ制御部からのデータラッチ信
号とが競合したときに、マスタ制御部へのシステムクロ
ックの供給を停止する停止回路と、を設けたことを特徴
とする装置である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マトリックス・スキャンのデータ入力装置のマスタ制御部とスレー ブ制御部とのデータ受け渡しの改善に関するものである。

【０００２】

【従来の技術】

データ入力装置の従来例を図４に示す。ここでは、８×８の６４ビット・マト リックス・スキャンのデータ入力装置について述べる。 図において、１は、スキャン信号を送って、データを読み込むスレーブ制御部 、２は、スレーブ制御部１のデータを読み込んで、制御を行うマスタ制御部、３ は、マスタ制御部１とスレーブ制御部２との制御タイミングのもとになるシステ ムクロックを発生するクロック・ジェネレータである。BUSはデータを読み込む ためのバスである。SYSCLKは、システムクロックである。SCAN１〜８は、データ を取り込むためのスキャン信号で、負論理である。DDSは、スキャン信号SCAN１ 〜８で取り込むデータをラッチするためのデータラッチ信号で、負論理である。 DATA１〜８は、それぞれスキャン信号SCAN１〜８に対応するデータである。RDは 、スレーブ制御部からデータを読み込むためのリード信号で、負論理である。 このような装置の動作を以下で説明する。 スキャン信号により、スレーブ制御部１は、そのスキャン信号に対応するメモ リのアドレスに、スキャン信号に対応するデータを取り込む。マスタ制御部２は 、必要とするデータが入ったアドレスを指定して、リード信号を送り、データを 読み込む。

【０００３】 図５は図４の装置のタイムチャートである。ここでは、スキャン信号のｎ番目 に対応するデータをマスタ制御部が読み込もうとするときについて述べる。 図において、ｎDATAは、スキャン信号SCANｎに対応したメモリ内のデータであ る。 Ａの時点において、リード信号RDが立ち上がり、スレーブ制御部のメモリより データを読み込もうとしている。このとき、データラッチ信号DDSはロウで、デ ータの読み込みを行っている。データは、ｔ‐１番目のスキャンしたデータであ るデータｎDATAｔ‐１から、ｔ番目のスキャンしようとするデータであるデータ ｎDATAｔを読み込んでおり、不定である。このように、従来の装置においては、 リード信号とデータラッチ信号とが競合すると、マスタ制御部が、不定のデータ を取り込んでしまうという問題点があった。

【０００４】

【考案が解決しようとする課題】

本考案の目的は、リード信号と、データラッチ信号との競合を防止することに より、データの信頼性の高いデータ入力装置を実現することにある。

【０００５】

【課題を解決するための手段】

本考案は、スキャン信号を送って、データを読み込むスレーブ制御部と、 このスレーブ制御部のデータを読み込んで、制御を行うマスタ制御部と、 を有するデータ入力装置において、 前記マスタ制御部の制御タイミングのもとになるシステムクロックを発生する クロック・ジェネレータと、 前記システムクロックが供給されていて、前記マスタ制御部からのデータ読み 込み信号と、前記スレーブ制御部からのデータラッチ信号とが競合したときに、 マスタ制御部へのシステムクロックの供給を停止する停止回路と、 を設けたことを特徴とするものである。

【０００６】

【作用】

このような本考案では、マスタ制御部のシステムクロックを停止する停止回路 を設けたことにより、マスタ制御部の動作を停止させ、リード信号の立ち上がり を遅らせることで、データの信頼性の高いデータ入力装置が実現できる。

【０００７】

【実施例】

以下図面を用いて本考案を説明する。 図１は本考案の一実施例を示した構成図である。以下、図４と同一のものは同 一符号で示す。 図において、４は、クロック・ジェネレータ３からシステムクロックSYSCLKが 供給されていて、マスタ制御部２からのデータ読み込み信号RDと、スレーブ制御 部１からのデータラッチ信号DDSとが競合したときに、マスタ制御部２へのシス テムクロックSYSCLK’の供給を停止する停止回路、１１は、停止回路４にデータ ラッチ信号DDSを送り、データの入力を制御する制御回路である。

【０００８】 図２は、図１の装置の停止回路の具体的構成例を示した図である。 図において、Ｆ１〜３は、システムクロックSYSCLKがインバータを通って、ク ロックとして入力されるＤフリップフロップである。ＤフリップフロップＦ１は 、リード信号ＲＤが入力されている。ＤフリップフロップＦ２は、Ｄフリップフ ロップＦ１の正論理が入力されている。Ｇ１は、ＤフリップフロップＦ１の負論 理と、ＤフリップフロップＦ２の正論理が入力されるＡＮＤゲートである。Ｇ２ は、ＡＮＤゲートＧ１の出力と、ＤフリップフロップＦ３の負論理の出力とに接 続されているＯＲゲートである。Ｇ３は、ＯＲゲートＧ２の負論理と、データラ ッチ信号ＤＤＳの負論理とが入力されるＡＮＤゲートで、この出力の負論理がＤ フリップフロップＦ３に入力される。Ｇ４は、システムクロックSYSCLKの負論理 と、ＯＲゲートＧ２の正論理とが入力されるＯＲゲートで、出力の負論理がシス テムクロックSYSCLK’として出力される。つまり、リード信号ＲＤとデータラッ チ信号ＤＤＳとの論理式により、システムクロックSYSCLKが、システムクロック SYSCLK’として、出力されるか、されないかが決まる。

【０００９】 このような装置の動作を以下で説明する。 図３は図１の装置のタイムチャートである。図５と同一のものは同一符号を付 す。 Ｂの時点において、データラッチ信号ＤＤＳがロウで、リード信号ＲＤがロウ になろうとしている。ここで、Ｄフリップフロップのクロックは、システムクロ ックSYSCLKの負論理である。したがって、Ｄフリップフロップの動作は、クロッ クの立ち上がり時に出力が変化するので、システムクロックSYSCLK’は、位相が １８０°後に、ロウになり、マスタ制御部の動作が停止する。Ｃの時点は、従来 の装置の場合のリード信号ＲＤの立ち上がり点であるが、つまり、図５における Ａの時点、マスタ制御部は、システムクロックSYSCLK’が停止しているために動 作していないので、リード信号ＲＤもロウのままである。Ｄの時点においては、 データラッチ信号ＤＤＳが立ち上がり、データｎDATAのデータが確定し、前記の 理由と同様に、１８０°後に、システムクロックSYSCLK’が動作する。つまり、 マスタ制御部が動作する。Ｅの時点において、リード信号ＲＤが立ち上がり、デ ータｎDATAｔをマスタ制御部は取り込む。

【００１０】

【考案の効果】

本考案によれば、マスタ制御部のシステムクロックを制御できるようにしたた め、リード信号と、データラッチ信号との競合を防止でき、データの信頼性が向 上するという効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例を示した構成図である。

【図２】図１の装置の停止回路の具体的構成例を示した
図である。

【図３】図１の装置のタイムチャートである。

【図４】データ入力装置の従来例を示した図である。

【図５】図４の装置のタイムチャートである。

【符号の説明】

１ スレーブ制御部 ２ マスタ制御部 ３ クロックジェネレータ ４ 停止回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 スキャン信号を送って、データを読み込
   むスレーブ制御部と、 このスレーブ制御部のデータを読み込んで、制御を行う
   マスタ制御部と、 を有するデータ入力装置において、 前記マスタ制御部の制御タイミングのもとになるシステ
   ムクロックを発生するクロック・ジェネレータと、 前記システムクロックが供給されていて、前記マスタ制
   御部からのデータ読み込み信号と、前記スレーブ制御部
   からのデータラッチ信号とが競合したときに、マスタ制
   御部へのシステムクロックの供給を停止する停止回路
   と、 を設けたことを特徴とするデータ入力装置。