JPH0566708U - プログラマブルコントロール装置の入力パルス測定装置 - Google Patents

Abstract

(57)【要約】 【目的】 ハードウェアのカウンタにより、高速な入力
パルスであっても、その時間情報を測定可能にする。 【構成】 入力パルス測定装置は、入力パルスに応じて
順次動作するプログラマブルコントロール装置に用いら
れるものであって、内部クロックの発振回路２４と、カ
ウンタ４０と、記憶回路と、時間情報算出手段とを備え
ている。カウンタ４０は、内部クロックを計数する。記
憶回路は、入力パルスが変化したタイミングでカウンタ
４０の計数値を記憶する。時間情報算出手段は、記憶回
路に記憶された計数値に基づき、入力パルスの時間情報
を算出する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、プログラマブルコントロール装置の入力パルス測定装置、特に、入 力パルスに応じて順次動作するプログラマブルコントロール装置に入力されるパ ルスの時間情報を測定する入力パルス測定装置に関する。

【０００２】

【従来の技術】

コンベア上に載置された各種の製品を搬送する搬送装置等の制御対象を自動制 御するためにプログラマブルコントロール装置が提供されている。プログラマブ ルコントロール装置は、使用者によって作成されたシーケンスプログラムを記憶 し、入力情報をもとに記憶されたシーケンスプログラムの内容に従って制御信号 を出力するものである。

【０００３】 この種のプログラマブルコントロール装置では、外部から入力されたパルス信 号のパルス幅やパルス間隔を測定し、測定されたパルス幅やパルス間隔等の時間 情報に基づき、種々の制御を行っている。たとえば、搬送装置に用いられるプロ グラマブルコントロール装置では、製品の長さを光電センサから出力されたパル ス信号のパルス幅により測定し、パルス幅が所定値より大きい場合や小さい場合 にその製品を不良品と見なし、その製品を搬送装置から排除する等の制御が行わ れている。

【０００４】 従来、入力されたパルス信号のパルス幅を測定する場合、パルス信号の前縁の タイミングでタイマーを動作させ、パルス信号の後縁でタイマーをオフし、その タイマーの現在値をもとに、ソフトウェアによりパルス幅を測定している。また 、パルス間隔を測定する場合には、パルス信号の前縁が入力したタイミングでタ イマーを動作させ、再度前縁が入力したタイミングでそのタイマーの現在値をも とにソフトウェアにより間隔を求めている。

【０００５】 一方、割り込みプログラムにより、パルス信号の前縁または後縁が入力したタ イミングでハードウェアのタイマーを作動させ、パルス幅やパルス間隔を測定す ることも行われている。

【０００６】

【考案が解決しようとする課題】

ソフトウェアのタイマーでパルス幅やパルス間隔を測定する前記従来の構成で は、プログラマブルコントロール装置のスキャンタイムの影響で、パルス信号の 前縁や後縁を認識できる時間の遅れが生じ、タイマーの現在値がばらつき、測定 誤差が生じる。また、ソフトウェアが介在する部分が多いため、たとえば製品の 搬送スピードが速くなり、パルス信号の周波数が高くなると、ソフトウェアによ る処理が間に合わなくなり、パルス間隔やパルス幅を測定できない場合がある。

【０００７】 また、割り込みプログラムによる前記従来の構成でも、スキャン時に、割り込 みプログラムが駆動するまでの時間遅れが生じるので、タイマー自信の誤差が残 ることになる。 本考案の目的は、ハードウェアのカウンタにより、高速な入力パルスであって も、その時間情報を測定可能にすることにある。

【０００８】

【課題を解決するための手段】

本考案に係る入力パルス測定装置は、入力パルスに応じて順次動作するプログ ラマブルコントロール装置に用いられるものであって、内部クロックの発生回路 と、カウンタ回路と、記憶回路と、時間情報算出手段とを備えている。カウント 回路は、内部クロックを計数する。記憶回路は、入力パルスが変化したタイミン グでカウンタ回路での計数値を記憶する。時間情報算出手段は、記憶回路に記憶 された計数値に基づき、入力パルスの時間情報を算出する。

【０００９】

【作用】

本考案においては、内部クロックを計数するカウンタ回路の計数値が、入力パ ルスが変化したタイミングで記憶回路に記憶される。そして記憶回路に記憶され た計数値に基づき、入力パルスの時間情報が時間情報算出手段により算出される 。たとえば、入力パルスのパルス幅を測定する場合には、入力パルスの前縁と後 縁との入力タイミングで、カウンタ回路の計数値が記憶回路に記憶される。そし て後縁のタイミングで記憶された計数値から前縁のタイミングで記憶した計数値 を減算することにより、入力パルスのパルス幅が算出される。一方、パルス間隔 を測定する場合には、前縁のタイミングで記憶された計数値と、次の入力パルス の前縁が入力したタイミングでの計数値とが記憶回路に記憶され、それらを減算 することにより入力パルスのパルス間隔が算出される。

【００１０】 ここでは、ハードウェアのカウンタ回路の計数値が、入力パルスが変化したタ イミングで直ちに記憶回路に記憶されるので、正確な計数値が記憶可能となる。 そしてそれらに基づき時間情報が算出されるで、算出された時間情報も正確な値 となる。また、ハードウェアのカウンタを用いているので、スキャンタイムに影 響されることがなくなり、高速な入力パルスであっても正確に入力パルスの時間 情報を算出できる。

【００１１】

【実施例】

図１は本考案の一実施例によるプログラマブルコントロール装置の外観図であ る。 図において、この装置はほぼ直方体状のケース１を有している。ケース１の前 面の上部には複数の入力端子２が横方向に並べて配置されている。また下部には 複数の出力端子３が同様に横方向に並べて配置されている。また、ケース１の前 面には、入力状態を表示するため複数の入力状態表示用ＬＥＤ４と出力状態を表 示するため出力状態表示用ＬＥＤ５とが配置されている。これらのＬＥＤ４，５ は、それぞれ入力端子２及び出力端子３に対応して端子数と同数だけ設けられて いる。さらにケース１の前面には、プログラム作成装置としてのプログラミング コンソールを接続するためのコネクタ部６が設けられている。ケース１の背面側 には、この装置をたとえば搬送装置等の機器に取り付けるための取付フランジ７ が設けられている。

【００１２】 ケース１内部には、図２に示すように、主に状態表示用のＬＥＤドライバー等 が搭載された表示用基板１０と、ＣＰＵやメモリ等が搭載された制御基板１１と 、入出力部が搭載された入出力基板１２とが収納されている。各基板１０，１１ ，１２は、４ビットの直列伝送線路１３によって接続されている。 図３は、本装置のブロック構成図である。

【００１３】 図２に示す入出力基板１２には、入力回路１５と、出力回路１６と、入力回路 １５及び出力回路１６のそれぞれに接続されたゲートアレイ１７とが搭載されて いる。また制御基板１１には、ＣＰＵ、ＲＯＭ、ＲＡＭ等を含むマイクロコンピ ュータ１８と、ＳＲＡＭ１９、ＲＯＭ２０及びＥＥＰＲＯＭ２１からなる記憶部 ２２と、リセット回路２３と、基準クロック信号を発生するための発振回路２２ と、タイマー回路２５とが搭載されている。また、表示用基板１０には、入力状 態表示用のＬＥＤ回路２６と、出力状態表示用のＬＥＤ回路２７と、これらの各 ＬＥＤ回路２６，２７のそれぞれに接続されたゲートアレイ２８とが搭載されて いる。

【００１４】 入力回路１５は、たとえば２４個の入力端子２を有しており、そのそれぞれは ゲートアレイ１７を構成する各ゲートに接続されている。また出力回路１６はた とえば１６個の出力端子３を有しており、そのうちの１４個の出力端子はゲート アレイ１７を構成する各ゲートに接続されている。なお、入力回路１５の複数の 入力端子のうちの６個の入力端子はマイクロコンピュータ１８のダイレクト入力 端子にも接続されている。また出力回路１６のうちの２個の出力端子は、マイク ロコンピュータ１８のダイレクト出力端子に直接接続されている。ゲートアレイ １７は、入力回路１５からの並列情報を直列情報に変換して直列伝送線路１３に 出力するとともに、マイクロコンピュータ１８から直列伝送線路１３を介して送 られてきた直列情報を並列情報に変換して出力回路１６に与えるためのものであ る。

【００１５】 制御基板１１において、記憶部２２、リセット回路２３、発振回路２４及びタ イマー回路２５はマイクロコンピュータ１８に接続されている。また、マイクロ コンピュータ１８には、プログラミングコンソール３０や、その他の拡張機器の ためのＩ／Ｏ回路３１を接続することが可能である。発振回路２４はマイクロコ ンピュータ１８に、内部クロックφ，φ／４，φ／８，φ／３２を与える。

【００１６】 マイクロコンピュータ１８は、プログラミングコンソール３０からのシーケン スプログラムをＥＥＰＲＯＭ２１に格納する機能、ゲートアレイ１７との間で直 列通信を行う機能、ゲートアレイ１７から送られてきた入力情報をＳＲＡＭ１９ に格納する機能及び入力情報をもとにＥＥＰＲＯＭ２１に格納されたシーケンス プログラムによって演算を行う機能を主に有している。ＲＯＭ２０には、本プロ グラマブルコントロール装置自体を制御するためのシステムプログラムが格納さ れている。なお、タイマー回路２５は外部からタイマー時間を調整できるように するための回路であり、トリマー抵抗とローパスフィルタとを有している。

【００１７】 入力状態表示用ＬＥＤ回路２６は、入力回路１５の入力端子数と同数のＬＥＤ を有している。各ＬＥＤは、ゲートアレイ２８を構成する各ゲートにそれぞれ接 続されている。また、出力状態表示用ＬＥＤ回路２７は、出力回路１６の端子数 と同数のＬＥＤを有している。各ＬＥＤはそれぞれゲートアレイ２８を構成する 各ゲートにそれぞれ接続されている。

【００１８】 直列伝送線路１３は、ゲートアレイ１７とマイクロコンピュータ１８のシリア ルポートとゲートアレイ２８とを接続しており、入出力の状態を判定するための 配線、同期用クロック信号のための配線、データの出力のための配線及びデータ の入力のための配線を含んでいる。 図４はマイクロコンピュータ１８の構成を示している。

【００１９】 マイクロコンピュータ１８は、ＣＰＵ４１とカウンタ４０とを有している。Ｃ ＰＵ４１は、バス４７を介してカウンタ４０に接続されている。カウンタ４０は ＣＰＵ４１にバス４７を介して接続されたフリーランニングカウンタ（以下、Ｆ ＲＣと記す）４２と、インプットキャプチャーレジスタ（以下、ＩＣＲと記す） ４３と、タイマーコントロール／ステータスレジスタ（以下、ＴＣＳＲと記す） ４４とを有している。ＦＲＣ４２は、１６ビットカウンタであり、そのオーバー フロー信号がコントロールロジック回路４５に与えられるとともに、コントロー ルロジック回路４５からクリア信号が与えられる。

【００２０】 コントロールロジック回路４５はカウンタ４０を制御する回路であり、外部か らのパルス信号が入力回路１５及びマイクロコンピュータ１８のダイレクト入力 端子を介して与えられる。この入力パルスはキャプチャー入力としてコントロー ルロジック回路４５に与えられる。コントロールロジック回路４５では、入力パ ルスの立ち上がりまたは立ち下がり（前縁または後縁）を検出すると、キャチプ チャー信号をＩＣＲ４３に与える。ＩＣＲ４３は、キャプチャー信号を受け取る と、ＦＲＣ４２の計数値を取り込む。またこのときＩＣＲ４３に格納されていた 値はＳＲＡＭ１９の特定メモリ領域（ＭＭＡ）４８に転送される。ＴＣＳＲ４４ は、各種のステータスを表示するためのものであり、キャプチャー入力の前縁， 後縁を選択するフラグを格納している。また、コントロールロジック回路４５は 、クロック選択回路４６にクロック選択信号を出力する。

【００２１】 クロック選択回路４６は、クロック選択信号により、外部からのクロックパル スＥＸＣＬＫまたは３つの内部クロックφ／４，φ／８，φ／３２のいずれか１ つを選択する。選択されたクロックはＦＲＣ４２に与えられる。 また、ＳＲＡＭ１９には、ＭＭＡ４８の他に、データメモリ領域（ＤＭ）４９ が設けられている。ＤＭ４９には、ＭＭＡ４８の値からＩＣＲ４３に転送された 値を減算したデータが格納される。この減算されたデータが、入力パルスのパル ス幅またはパルス間隔を示す値となっている。

【００２２】 次に図５〜図８に示すフローチャートを用いて制御動作について説明する。 本装置が搭載された搬送装置等の起動スイッチがオンされると、本装置も起動 され、ＲＯＭ２０内に格納されたシステムプログラムがロードされる。そしてス テップＳ１では、初期設定が行われる。次にステップＳ２では、本装置にプログ ラミングコンソール３０が接続されているか否かを判断する。プログラミングコ ンソールが接続されていない場合にはステップＳ３に移行する。ステップＳ３で は装置が起動されてから所定時間経過したか否かを判断する。所定時間経過する までステップＳ２及びステップＳ３を繰り返し実行する。所定時間内にプログラ ミングコンソール３０が接続された場合には、ステップＳ２からステップＳ４に 移行する。ステップＳ４ではプログラミングコンソール３０からプログラムモー ド信号が送出されてきているか否かを判断する。またステップＳ５ではプログラ ミングコンソール３０からラン（ＲＵＮ）モード信号が送出されてきているか否 かを判断する。プログラミングコンソール３０によってシーケンスプログラムを 作成し、このシーケンスプログラムを本装置に格納する場合には、プログラミン グコンソール３０からプログラムモード信号が送出される。本装置はこの信号を 受けてステップＳ４からステップＳ６に移行する。ステップＳ６ではプログラミ ングコンソール３０から送られてきたシーケンスプログラムをＥＥＰＲＯＭ２１ に格納する。

【００２３】 また、装置が起動されてから所定時間経過してもプログラミングコンソール３ ０が接続されなかった場合にはステップＳ３からステップＳ７に移行する。さら にプログラミングコンソール３０からランモード信号が送出されてきた場合には 、プログラミングコンソール３０が接続されている場合にもステップＳ５からス テップＳ７に移行する。ステップＳ７では、後述するＲＵＮモード処理が行われ る。ステップＳ７での処理が終了するとステップＳ８に移行する。ステップＳ８ では、処理中にプログラミングコンソール３０が接続されたか否かを判断する。 プログラミングコンソール３０が接続された場合にはステップＳ４に移行し、上 述の処理を実行する。またプログラミングコンソール３０が接続されていない場 合には、ステップＳ７に戻り、次のスキャンを行うべくＲＵＮモード処理を繰り 返して実行する。

【００２４】 ステップＳ７のＲＵＮモードでは、図６に示すように、まずステップＳ１１で 、シーケンスプログラムの１つのステップを読み出す。１つのステップを読み出 すとステップＳ１２〜ステップＳ１５で、読み出したステップの命令の内容を判 断する。すなわちステップＳ１２では読み出したステップの内容がＳＥＴ命令で あるか否かを判断する。このＳＥＴ命令は各種の設定を行うための命令である。 ステップＳ１４では、他の命令か否かを判断する。ステップＳ１５では、ＥＮＤ 命令であるか否かを判断する。このＥＮＤ命令は、プログラムの終了を意味する 命令である。ステップＳ１５での判断がＮＯの場合にはステップＳ１１に戻り、 次のステップの読み出しを行い上述の動作を繰り返す。またステップＳ１５での 判断がＹＥＳの場合にはメインルーチンに戻る。

【００２５】 一方、読み出したステップの命令がＳＥＴ命令であると判断した場合にはステ ップＳ１２からステップＳ１６に移行する。ステップＳ１６ではＳＥＴ処理が行 われる。このＳＥＴ処理では、図７に示すように、まずステップＳ２１で、ＳＥ Ｔ命令の後に続くオペランドにより、パルス間隔が設定されたのか否かを判断す る。パルス間隔が設定されていないと判断されるとステップＳ２２に移行する。 ステップＳ２２ではパルス幅が設定されたか否かを判断する。パルス幅が設定さ れていないと判断された場合にはステップＳ２３に移行する。ステップＳ２３で は他の設定を行い、ＲＵＮモードに戻る。

【００２６】 ステップＳ２１で、パルス間隔が設定されたと判断するとステップＳ２４に移 行する。ステップＳ２４では、ハードウェア割り込み時に、キャプチャー入力の 前縁でデータ転送を行うようなフラグをＴＣＳＲ４４に立てるための処理を行う 。これにより、パルス信号の立ち上がりエッジ（前縁）で、ハードウェア割り込 みがかかり、その都度ＦＲＣ４２の内容がＩＣＲ４３に格納される。

【００２７】 ステップＳ２２で、パルス幅が設定されたと判断するとステップＳ２５に移行 する。ステップＳ２５では、ハードウェア割り込みが、キャプチャー（入力パル ス）の立ち上がり時と立ち下がり時とで交互に発生するようにＴＣＳＲ４４内の フラグを変更できるような設定を行う。これにより、パルス信号の立ち上がりエ ッジと立ち下がりエッジとでハードウェア割り込みがかかり、その都度ＦＲＣ４ ２の内容がＩＣＲ４３に格納される。これらの処理が終了するとＲＵＮモードに 戻る。

【００２８】 また他の命令と判断されるとステップＳ１４からステップＳ１８に移行する。 ステップＳ１８ではその命令に応じた他の処理が実行される。ステップＳ１６〜 Ｓ１８での処理が終了するとステップＳ１５に移行する。 一方、ハードウェア割り込みは、マイクロコンピュータ１８が外部イベント、 つまり入力パルスの立ち上がりエッジまたは立ち下がりエッジを検出すると発生 するが、この発生は前述したようにＴＣＳＲ４４に格納されたフラグの内容によ り設定される。たとえばパルス間隔の場合にはパルス入力の立ち上がりエッジ（ 前縁）でハードウェア割り込みが生じ、パルス幅の場合には立ち上がりエッジと 立ち下がりエッジとで交互に割り込みが生じる。

【００２９】 割り込みが発生すると直ちにＦＲＣ４２の計数値がＩＣＲ４３に転送される。 また、割り込みが発生すると図８に示す割り込み処理プログラムが起動される。 ここではまず、ステップＳ３１では、ＭＭＡ４８の内容からＩＣＲ４３の内容が 減算される。これにより、パルス間隔の場合はパルス間隔のデータが、パルス幅 の場合にはパルス幅のデータが算出される。算出されたデータはＤＭ４９に転送 される。この転送が終了するとステップＳ３２に移行し、ＩＣＲ４３に格納され た内容がＭＭＡ４８に転送される。ステップＳ３３では、ユーザー割り込みプロ グラムが実行される。このユーザー割り込みプログラムでは、割り込み処理プロ グラムでデータメモリ領域（ＤＭ）４９に記憶されたパルス幅またはパルス間隔 のデータが読み出され、それに応じた処理が行われる。たとえば、そのパルス幅 またはパルス間隔を所定値と比較し、それが所定範囲外のときに異常が生じたと 判断し、装置を停止させ警報を出力したりする。このようなユーザーの割り込み プログラムが実行される。

【００３０】 図９は、入力パルスとＦＲＣ４２のカウント内容とを示している。ここで、縦 軸にカウント値ＣＮＴを、横軸に時間Ｔをとっている。ここでは、パルス間隔Ｐ Ｉは、入力パルスＰＩＮの立ち上がりエッジ毎のＦＲＣ４２のカウント値ＣＮＴ を減算することにより求められ、また、パルス幅ＰＷは、立ち下がり時のカウン ト値ＣＮＴから立ち上がり時のカウント値を減算することにより求められる。こ れらがソフトウェアでなくハードウェア割り込みにより算出されＩＣＲ４３に格 納されるので、正確なデータを得ることができる。

【００３１】 ここでは、パルス幅またはパルス間隔をディジタル値（カウント値）に変換で きるので、アナログ量をパルス幅またはパルス間隔に変換する回路を付加すれば 、Ａ／Ｄ変換することなく、アナログ信号をプログラマブルコントロール装置に 取り込むことができる。これにより、Ａ／Ｄ変換されたデータを入力する場合に 比べて、少ない端子で多くのアナログ信号を取り扱える。

【００３２】 〔他の実施例〕 （ａ） 前記実施例では、ＦＲＣによりカウントを続け、ハードウェア割り込み によりＦＲＣの値を転送し、その値の減算処理によりパルス幅やパルス間隔を求 めたが本考案はこれに限定されない。たとえば、入力パルスの立ち上がりエッジ または立ち下がりエッジでリセットされるカウンタを用い、リセット直前のカウ ント値によりパルス幅及びパルス間隔を算出するような構成としてもよい。 （ｂ） 前記実施例では、パルス間隔またはパルス幅を、メモリ領域の内容とＩ ＣＲの内容との減算処理により求めたが、本考案はこれに限定されない。

【００３３】

【考案の効果】

以上のように本考案においては、入力パルスが変化したタイミングで、内部ク ロックを計数するハードウェアのカウンタ回路の計数値が記憶回路に記憶され、 記憶された計数値に基づき入力パルスのパルス幅，パルス間隔等の時間情報が算 出されるので、高速な入力パルスであっても、入力パルスが変化したタイミング での時間間隔を正確に算出することができる。

【図面の簡単な説明】

【図１】本考案の一実施例を採用したプログラマブルコ
ントロール装置の外観図。

【図２】前記装置の基板配置を示す斜視図。

【図３】前記装置のブロック構成図。

【図４】マイクロコンピュータのブロック構成図。

【図５】前記装置の制御フローチャート。

【図６】ランモードの制御フローチャート。

【図７】セット処理の制御フローチャート。

【図８】割り込み処理の制御フローチャート。

【図９】入力パルスとカウンタ値との関係を示すグラ
フ。

【符号の説明】

１８ マイクロコンピュータ １９ ＳＲＡＭ ２４ 発振回路 ４１ ＣＰＵ ４２ フリーランニングカウンタ ４３ ＩＣＲ ４８ ＭＭＡ ４９ ＤＭ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】入力パルスに応じて順次動作するプログラ
   マブルコントロール装置の入力パルス測定装置であっ
   て、 内部クロックの発生回路と、 前記内部クロックを計数するカウンタ回路と、 前記入力パルスが変化したタイミングでの前記カウンタ
   回路の計数値を記憶する記憶回路と、 前記記憶回路に記憶された計数値に基づき、前記入力パ
   ルスの時間情報を算出する時間情報算出手段と、 を備えたプログラマブルコントロール装置の入力パルス
   測定装置。