JPH0563036B2 - - Google Patents
Info
- Publication number
- JPH0563036B2 JPH0563036B2 JP62046172A JP4617287A JPH0563036B2 JP H0563036 B2 JPH0563036 B2 JP H0563036B2 JP 62046172 A JP62046172 A JP 62046172A JP 4617287 A JP4617287 A JP 4617287A JP H0563036 B2 JPH0563036 B2 JP H0563036B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- printed wiring
- outer layer
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 45
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 5
- 238000005553 drilling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多層プリント配線板の製造方法に関
し、特に盲経由孔（以下ブラインド・バイア・ホ
ールと称す）を有する高密度多層プリント配線板
の製造方法に関する。
し、特に盲経由孔（以下ブラインド・バイア・ホ
ールと称す）を有する高密度多層プリント配線板
の製造方法に関する。
（従来の技術）
従来のプリント配線板は、部品挿入用の孔や経
由孔（以下バイア・ホールと称す）を貫通させ
て、めつき等により孔内壁導に体層を形成させる
のが一般的である。また、多層プリント配線板は
高多層化に伴ない、一部の内層に埋子み経由孔
（以下インナー・バイア・ホールと称す）を設け
る設計も採用されている。
由孔（以下バイア・ホールと称す）を貫通させ
て、めつき等により孔内壁導に体層を形成させる
のが一般的である。また、多層プリント配線板は
高多層化に伴ない、一部の内層に埋子み経由孔
（以下インナー・バイア・ホールと称す）を設け
る設計も採用されている。
近年、電子機器の性能上及び経済上のニーズか
ら実装の高密度化の試みがなされており、プリン
ト配線板においても高密度化が進められている。
その中で、バイア・ホールを貫通孔として設けた
場合には配線密度が著しく阻害される。またイン
ナー・バイア・ホールを採用した場合には、性能
的には満足しても経済的にはすべてのニーズを満
足するものではなかつた。
ら実装の高密度化の試みがなされており、プリン
ト配線板においても高密度化が進められている。
その中で、バイア・ホールを貫通孔として設けた
場合には配線密度が著しく阻害される。またイン
ナー・バイア・ホールを採用した場合には、性能
的には満足しても経済的にはすべてのニーズを満
足するものではなかつた。
これに対して、ブラインド・バイア・ホールに
よつて配線密度を向上させる設計が提案されてお
り、製造上から考慮すると、次の三つの試みがな
されている。
よつて配線密度を向上させる設計が提案されてお
り、製造上から考慮すると、次の三つの試みがな
されている。
すなわち、その第１の試みはドリルによる方法
であり、目的の層数の多層基板を形成後、ドリル
によりブラインド・バイア・ホールを形成するた
め、多層基板の厚み方向に対してドリルの深さを
制御する必要があるが、多層基板の製造時にはロ
ツト間の板厚の変動は避けられず、ブラインド・
バイア・ホールの底部と次の層の導体回路との距
離が変動し、電気的特性の変動が大きくなるとい
う欠点がある。
であり、目的の層数の多層基板を形成後、ドリル
によりブラインド・バイア・ホールを形成するた
め、多層基板の厚み方向に対してドリルの深さを
制御する必要があるが、多層基板の製造時にはロ
ツト間の板厚の変動は避けられず、ブラインド・
バイア・ホールの底部と次の層の導体回路との距
離が変動し、電気的特性の変動が大きくなるとい
う欠点がある。
第２の試みはレーザーによる方法であり、この
方法は外層基材のブラインド・バイア・ホールを
形成されるべき位置の最外層の銅箔をエツチング
除去した後、ブラインド・バイア・ホールを形成
するので、工程数が増加する欠点がある。
方法は外層基材のブラインド・バイア・ホールを
形成されるべき位置の最外層の銅箔をエツチング
除去した後、ブラインド・バイア・ホールを形成
するので、工程数が増加する欠点がある。
第３の試みは予めバイア・ホールを設けたプリ
ント配線板をプリプレグを介して積層する方法で
あり、この方法は最外層にバイア・ホールを設け
たプリント配線板を使用するため、最外層の銅め
つきの厚みが厚くなり、フアインパターンには不
適当であり、また経済的にもニーズを満足するも
のではなかつた。
ント配線板をプリプレグを介して積層する方法で
あり、この方法は最外層にバイア・ホールを設け
たプリント配線板を使用するため、最外層の銅め
つきの厚みが厚くなり、フアインパターンには不
適当であり、また経済的にもニーズを満足するも
のではなかつた。
（発明が解決しようとする問題点）
以上に述べたように本発明が解決しようとする
問題点は、従来の多層プリント配線板の配線密度
の低下あるいは製造コスト高であり、その目的は
ブラインド・バイア・ホールを有する多層プリン
配線板を容易かつ確実に製造することのできる製
造方法を提供することである。
問題点は、従来の多層プリント配線板の配線密度
の低下あるいは製造コスト高であり、その目的は
ブラインド・バイア・ホールを有する多層プリン
配線板を容易かつ確実に製造することのできる製
造方法を提供することである。
（問題点を解決するための手段
以上の問題点を解決するために本発明が採つた
手段は、以下の実施例において使用する符号を付
して説明すると、 少なくとも次の(a)〜(e)の工程を含むことを特徴
とする多層プリント配線板の製造方法。
手段は、以下の実施例において使用する符号を付
して説明すると、 少なくとも次の(a)〜(e)の工程を含むことを特徴
とする多層プリント配線板の製造方法。
(a) 両面に導体パターンを形成した内層基板２の
片面に、外層基材１を、プリプレグ３を介して
一体化して積層基板を形成する工程； (b) この積層基板について、これに一体化した外
層基材１側から内層の導体パターンにとどく非
貫通孔を形成する工程； (c) この積層基板の前記非貫通孔とは反対側に、
他の外層基材１または上記(a)工程で形成した他
の積層基板を、その各外層基材１が最外層とな
るようにしながらプリプレグを介して一体化す
る工程； (d) その後に、貫通孔を形成する工程； (e) 前記非貫通孔および貫通孔内にメツキを施す
工程 である。
片面に、外層基材１を、プリプレグ３を介して
一体化して積層基板を形成する工程； (b) この積層基板について、これに一体化した外
層基材１側から内層の導体パターンにとどく非
貫通孔を形成する工程； (c) この積層基板の前記非貫通孔とは反対側に、
他の外層基材１または上記(a)工程で形成した他
の積層基板を、その各外層基材１が最外層とな
るようにしながらプリプレグを介して一体化す
る工程； (d) その後に、貫通孔を形成する工程； (e) 前記非貫通孔および貫通孔内にメツキを施す
工程 である。
次に、本発明の多層プリント配線板の製造方法
について、図面に基づいてさらに詳細に説明す
る。
について、図面に基づいてさらに詳細に説明す
る。
第１図は、公知の方法によりパターン形成した
内層基板２とプリプレグ３と外層基材１とを積み
重ねた後に、加熱加圧して積層基板４を形成する
工程を示した部分拡大断面図である。つまり、こ
の第１図は、本発明における工程(a)を説明するも
のである。
内層基板２とプリプレグ３と外層基材１とを積み
重ねた後に、加熱加圧して積層基板４を形成する
工程を示した部分拡大断面図である。つまり、こ
の第１図は、本発明における工程(a)を説明するも
のである。
第２図は、前記積層基板４に最外層に相当する
方向から、最下層の１つ上の層、つまり内層基板
２上の導体パターンまでブライド・バイア・ホー
ル５となるべき穴をドリルにて形成する工程を示
した部分拡大断面図であり、本発明の工程(b)を説
明するものである。この工程の後、最外層側や最
下層側からチエツクを行い良否の判別をする。
方向から、最下層の１つ上の層、つまり内層基板
２上の導体パターンまでブライド・バイア・ホー
ル５となるべき穴をドリルにて形成する工程を示
した部分拡大断面図であり、本発明の工程(b)を説
明するものである。この工程の後、最外層側や最
下層側からチエツクを行い良否の判別をする。
第３図は、前記ブラインド・バイア・ホール５
となるべき穴を有した積層基板６と他の所定の外
層基材や積層基板８などをプリプレグ７を介して
積み重ね、加熱加圧して目的の層数の多層基板を
得る工程を示した部分拡大断面図であり、本発明
の工程(c)を説明するものである。
となるべき穴を有した積層基板６と他の所定の外
層基材や積層基板８などをプリプレグ７を介して
積み重ね、加熱加圧して目的の層数の多層基板を
得る工程を示した部分拡大断面図であり、本発明
の工程(c)を説明するものである。
第４図は、前記本発明により形成された多層基
板に公知の方法により、バイア・ホール９を穴あ
けし、銅めつき１０を行い、パターン形成し、目
的の多層プリント配線板を得る工程を示した部分
拡大断面図である。つまり、この第４図は、本発
明の(d)工程を示すものであつて、全体に銅メツキ
１０を施すことによつて、第２図に示したブライ
ンド・バイア・ホール５となるべき穴内にも銅メ
ツキ１０が施されて、各積層基板６及び８に形成
しておいた穴によつて、所定のブラインド・バイ
ア・ホール５が完成するのである。
板に公知の方法により、バイア・ホール９を穴あ
けし、銅めつき１０を行い、パターン形成し、目
的の多層プリント配線板を得る工程を示した部分
拡大断面図である。つまり、この第４図は、本発
明の(d)工程を示すものであつて、全体に銅メツキ
１０を施すことによつて、第２図に示したブライ
ンド・バイア・ホール５となるべき穴内にも銅メ
ツキ１０が施されて、各積層基板６及び８に形成
しておいた穴によつて、所定のブラインド・バイ
ア・ホール５が完成するのである。
（実施例）
次に、本発明の多層プリント配線板の製造方法
について実施例を説明する。
について実施例を説明する。
第５図の(A)〜(J)のそれぞれは、本発明の多層プ
リント配線板の製造方法に基づいて６層プリント
配線板を製造する工程を順を追つて示した断面図
である。
リント配線板の製造方法に基づいて６層プリント
配線板を製造する工程を順を追つて示した断面図
である。
第５図の(A)は、銅箔５−１を有している絶縁基
板５−２である。先ず、第５図の(B)の如く銅張積
層板５−２に例えば公知のテンテイング法を用い
て、所望の回路パターンを感光性レジスト５−３
で被覆し、第５図の(C)の如くエツチング薄膜を行
い導体パターンを形成した内層基板を得る。
板５−２である。先ず、第５図の(B)の如く銅張積
層板５−２に例えば公知のテンテイング法を用い
て、所望の回路パターンを感光性レジスト５−３
で被覆し、第５図の(C)の如くエツチング薄膜を行
い導体パターンを形成した内層基板を得る。
次に、第５図の(D)の如くプリプレグ５−４を介
して例えば外層基板５−５と加熱加圧して積層基
板を得る。次に、外層基板５−５から数値制御式
穴あけ機を使用して銅箔５−１までブラインド・
バイア・ホール５−６を形成する（第５図の(E)参
照）。
して例えば外層基板５−５と加熱加圧して積層基
板を得る。次に、外層基板５−５から数値制御式
穴あけ機を使用して銅箔５−１までブラインド・
バイア・ホール５−６を形成する（第５図の(E)参
照）。
その後、外層基板５−５から顕微鏡等を用い銅
箔５−１まで穴あけされているかのチエツクを行
い、更に反対面から外観チエツクを行い、更には
レーザー等の利用によりブラインド・バイア・ホ
ールの底部と反対面までの距離を測定することに
より、絶縁ギヤツプの信頼性を確認する。
箔５−１まで穴あけされているかのチエツクを行
い、更に反対面から外観チエツクを行い、更には
レーザー等の利用によりブラインド・バイア・ホ
ールの底部と反対面までの距離を測定することに
より、絶縁ギヤツプの信頼性を確認する。
次に、プリプレグ５−４を介して、多の３層基
板５−７とを加熱加圧して目的の層数の６層基板
を得る（第５図の(F)参照）。
板５−７とを加熱加圧して目的の層数の６層基板
を得る（第５図の(F)参照）。
次に、第５図の(G)の如く数値制御式穴あけ機を
使用してバイア・ホール５−８を形成する。次に
第５図の(H)の如く公知の無電解めつきおよび電気
めつきによりブラインド・バイア・ホール５−６
やバイア・ホール５−８を含む全面に金属の導体
層５−９を形成して層間および表裏の導通をはか
る。
使用してバイア・ホール５−８を形成する。次に
第５図の(H)の如く公知の無電解めつきおよび電気
めつきによりブラインド・バイア・ホール５−６
やバイア・ホール５−８を含む全面に金属の導体
層５−９を形成して層間および表裏の導通をはか
る。
次に、第５図の(I)の如く公知のパターンめつき
法を用いて所望の回路パターン以外の部分を感光
性レジスト５−１０で被覆し、半田めつき５−１
１を行う。その後、剥膜およびエツチングを行い
第５図の(J)の如く所望の多層プリント配線板を得
る。
法を用いて所望の回路パターン以外の部分を感光
性レジスト５−１０で被覆し、半田めつき５−１
１を行う。その後、剥膜およびエツチングを行い
第５図の(J)の如く所望の多層プリント配線板を得
る。
（発明の効果）
以上詳述した通り、本発明の製造方法によれ
ば、 (a) 両面に導体パターンを形成した内層基板２の
片面に、外層基材１を、プリプレグ３を介して
一体化して積層基板を形成する工程； (b) この積層基板について、これに一体化した外
層基材１側から内層の導体パターンにとどく非
貫通孔を形成する工程； (c) この積層基板の前記非貫通孔とは反対側に、
他の外層基材１または上記(a)工程で形成した他
の積層基板を、その各外層基材１が最外層とな
るようにしながらプリプレグを介して一体化す
る工程； (d) その後に、貫通孔を形成する工程； (e) 前記非貫通孔および貫通孔内にメツキを施す
工程 の各工程を含むことを特徴とするものであり、こ
れにより、ブラインド・バイア・ホールを有する
多層プリント配線板を容易かつ確実に製造するこ
とができ、しかも製造コストが低く配線密度の高
い多層プリント配線板を製造することができるの
である。
ば、 (a) 両面に導体パターンを形成した内層基板２の
片面に、外層基材１を、プリプレグ３を介して
一体化して積層基板を形成する工程； (b) この積層基板について、これに一体化した外
層基材１側から内層の導体パターンにとどく非
貫通孔を形成する工程； (c) この積層基板の前記非貫通孔とは反対側に、
他の外層基材１または上記(a)工程で形成した他
の積層基板を、その各外層基材１が最外層とな
るようにしながらプリプレグを介して一体化す
る工程； (d) その後に、貫通孔を形成する工程； (e) 前記非貫通孔および貫通孔内にメツキを施す
工程 の各工程を含むことを特徴とするものであり、こ
れにより、ブラインド・バイア・ホールを有する
多層プリント配線板を容易かつ確実に製造するこ
とができ、しかも製造コストが低く配線密度の高
い多層プリント配線板を製造することができるの
である。
つまり、本発明はブラインド・バイア・ホール
を片面方向づつ形成するため、深さ方向に対して
板厚の変動要因が内層基板の変動だけとなり、ド
リルの深さ方向の制御が容易となり、穴あけ工程
での歩留の向上をはかることができる。
を片面方向づつ形成するため、深さ方向に対して
板厚の変動要因が内層基板の変動だけとなり、ド
リルの深さ方向の制御が容易となり、穴あけ工程
での歩留の向上をはかることができる。
また、ブラインド・バイア・ホール形成後にチ
エツクが可能であり、多層プリント配線板の収率
も向上する。
エツクが可能であり、多層プリント配線板の収率
も向上する。
従つて、本発明の製造方法によれば、ブライン
ド・バイア・ホールを有する高密度多層プリント
配線板を高信頼性で安価に提供することができる
のである。
ド・バイア・ホールを有する高密度多層プリント
配線板を高信頼性で安価に提供することができる
のである。
第１図から第４図は本発明の多層プリント配線
板の製造方法の各工程を示す断面図である。第５
図の(A)〜(J)は本発明の多層プリント配線板の製造
方法に基づいた実施例を示す断面図である。 符号の説明、１……外層基材、２……内層基
板、３……プリプレグ、４……積層基板、５……
ブラインド・バイア・ホール、５−１……銅箔、
５−２……絶縁基板、５−３……感光性レジス
ト、５−４……プリプレグ、５−５……外層基
板、５−６……ブラインド・バイア・ホール、５
−７……他方の積層基板、５−８……バイア・ホ
ール、５−９……無電解銅めつき及び電解銅めつ
き、５−１０……感光性レジスト、５−１１……
半田めつき、６……ブラインド・バイア・ホール
を有した積層基板、７……プリプレグ、８……他
方の基板、９……バイア・ホール、１０……銅め
つき。
板の製造方法の各工程を示す断面図である。第５
図の(A)〜(J)は本発明の多層プリント配線板の製造
方法に基づいた実施例を示す断面図である。 符号の説明、１……外層基材、２……内層基
板、３……プリプレグ、４……積層基板、５……
ブラインド・バイア・ホール、５−１……銅箔、
５−２……絶縁基板、５−３……感光性レジス
ト、５−４……プリプレグ、５−５……外層基
板、５−６……ブラインド・バイア・ホール、５
−７……他方の積層基板、５−８……バイア・ホ
ール、５−９……無電解銅めつき及び電解銅めつ
き、５−１０……感光性レジスト、５−１１……
半田めつき、６……ブラインド・バイア・ホール
を有した積層基板、７……プリプレグ、８……他
方の基板、９……バイア・ホール、１０……銅め
つき。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも次の(a)〜(e)の工程を含むことを特
徴とする多層プリント配線板の製造方法。 (a) 両面に導体パターンを形成した内層基板２の
片面に、外層基材１を、プリプレグ３を介して
一体化して積層基板を形成する工程； (b) この積層基板について、これに一体化した外
層基材１側から内層の導体パターンにとどく非
貫通孔を形成する工程； (c) この積層基板の前記非貫通孔とは反対側に、
他の外層基材１または上記(a)工程で形成した他
の積層基板を、その各外層基材１が最外層とな
るようにしながらプリプレグを介して一体化す
る工程； (d) その後に、貫通孔を形成する工程； (e) 前記非貫通孔および貫通孔内にメツキを施す
工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046172A JPS63213398A (ja) | 1987-02-27 | 1987-02-27 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046172A JPS63213398A (ja) | 1987-02-27 | 1987-02-27 | 多層プリント配線板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1827893A Division JPH05251868A (ja) | 1993-02-05 | 1993-02-05 | ブラインド・バイア・ホールを有する多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213398A JPS63213398A (ja) | 1988-09-06 |
| JPH0563036B2 true JPH0563036B2 (ja) | 1993-09-09 |
Family
ID=12739606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046172A Granted JPS63213398A (ja) | 1987-02-27 | 1987-02-27 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63213398A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4930073B2 (ja) * | 2007-01-24 | 2012-05-09 | パナソニック株式会社 | ビルドアップ基板の製造方法 |
| JP2012243994A (ja) * | 2011-05-20 | 2012-12-10 | Toshiba Corp | プリント配線板およびその検査方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124769A (en) * | 1977-04-06 | 1978-10-31 | Fujitsu Ltd | Method of producing multilayer printed board |
| JPS5435671A (en) * | 1977-08-25 | 1979-03-15 | Toyo Electric Mfg Co Ltd | Commutation fault detector |
| JPS59175796A (ja) * | 1983-03-25 | 1984-10-04 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
-
1987
- 1987-02-27 JP JP62046172A patent/JPS63213398A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124769A (en) * | 1977-04-06 | 1978-10-31 | Fujitsu Ltd | Method of producing multilayer printed board |
| JPS5435671A (en) * | 1977-08-25 | 1979-03-15 | Toyo Electric Mfg Co Ltd | Commutation fault detector |
| JPS59175796A (ja) * | 1983-03-25 | 1984-10-04 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63213398A (ja) | 1988-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
| US6570102B2 (en) | Structure for high speed printed wiring boards with multiple differential impedance-controlled layer | |
| JP2006287007A (ja) | 多層プリント配線板とその製造方法 | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| JPH0563036B2 (ja) | ||
| US6845557B2 (en) | Method for producing an electronic package possessing controlled impedance characteristics | |
| JPH05251868A (ja) | ブラインド・バイア・ホールを有する多層プリント配線板 | |
| JPH04168794A (ja) | 多層プリント配線板の製造方法 | |
| JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
| JP2002171069A (ja) | 多層配線基板、及びその製造方法 | |
| JPH01140698A (ja) | 多層印刷配線板の製造方法 | |
| KR100722742B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2005109299A (ja) | 多層配線板およびその製造方法 | |
| JPH07221460A (ja) | 多層プリント配線板の製造方法 | |
| JPS6338878B2 (ja) | ||
| JP2002171071A (ja) | 多層配線基板、及びその製造方法 | |
| JP2005183798A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| JPH0671143B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH04354180A (ja) | 多層プリント配線板の製造方法 | |
| JPH06268371A (ja) | 多層プリント配線板の製造法 | |
| JPH05299844A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH02153594A (ja) | 多層プリント配線板の製造方法 | |
| JPS59219995A (ja) | 多層印刷配線板の製造方法 | |
| JPH0428292A (ja) | 多層印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |