JPH0562948A - リフトオフ法によるパターン形成方法 - Google Patents
リフトオフ法によるパターン形成方法Info
- Publication number
- JPH0562948A JPH0562948A JP24403691A JP24403691A JPH0562948A JP H0562948 A JPH0562948 A JP H0562948A JP 24403691 A JP24403691 A JP 24403691A JP 24403691 A JP24403691 A JP 24403691A JP H0562948 A JPH0562948 A JP H0562948A
- Authority
- JP
- Japan
- Prior art keywords
- film
- patterning
- resist film
- light etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 従来のレジスト膜が形成された基板面にパタ
ーニング膜を成膜し、その後に前記レジスト膜を除去す
ることで目的とするパターンを形成するリフトオフ法に
よるパターン形成方法においては、前記レジスト膜の側
面に付着したパターニング膜が残余し短絡事故などを生
ずるものとなっていた。 【構成】 本発明によりレジスト膜１の除去工程の以前
にパターニング膜２にライトエッチング工程を行うリフ
トオフ法によるパターン形成方法とすることでレジスト
膜１の側面１ａに付着するパターニング膜２のエッジ部
２ａを予めに除去することで残余を生じないものとして
課題を解決するものである。
ーニング膜を成膜し、その後に前記レジスト膜を除去す
ることで目的とするパターンを形成するリフトオフ法に
よるパターン形成方法においては、前記レジスト膜の側
面に付着したパターニング膜が残余し短絡事故などを生
ずるものとなっていた。 【構成】 本発明によりレジスト膜１の除去工程の以前
にパターニング膜２にライトエッチング工程を行うリフ
トオフ法によるパターン形成方法とすることでレジスト
膜１の側面１ａに付着するパターニング膜２のエッジ部
２ａを予めに除去することで残余を生じないものとして
課題を解決するものである。
Description
【０００１】
【産業上の利用分野】本発明は、例えば集積回路あるい
は液晶表示素子などに微細なパターンを形成するときの
パターン形成方法に関するものであり、詳細にはリフト
オフ法によりパターン形成を行うときの形成方法に係る
ものである。
は液晶表示素子などに微細なパターンを形成するときの
パターン形成方法に関するものであり、詳細にはリフト
オフ法によりパターン形成を行うときの形成方法に係る
ものである。
【０００２】
【従来の技術】従来のこの種のパターン形成方法を工程
の順に示すものが図３であり、先ず、図３（Ａ）に示す
ように基板１０上に所定形状としたレジスト膜９１を敷
設し、この後に図３（Ｂ）に示すように例えばアルミニ
ウムなどの導電部材によるパターニング膜９２を蒸着な
ど適宜な手段で成膜させ、更に前記レジスト膜９１を溶
解させるなどして除去することで図３（Ｃ）に示すよう
に目的の形状としたパターニング膜９２によるパターン
が形成されるものとなる。
の順に示すものが図３であり、先ず、図３（Ａ）に示す
ように基板１０上に所定形状としたレジスト膜９１を敷
設し、この後に図３（Ｂ）に示すように例えばアルミニ
ウムなどの導電部材によるパターニング膜９２を蒸着な
ど適宜な手段で成膜させ、更に前記レジスト膜９１を溶
解させるなどして除去することで図３（Ｃ）に示すよう
に目的の形状としたパターニング膜９２によるパターン
が形成されるものとなる。
【０００３】
【発明が解決しようとする課題】しかしながら、前記し
た従来のパターン形成方法においては、前記パターニン
グ膜９２の成膜方法あるいはパターニング膜９２として
採用された部材の性質により図４に要部を拡大して示す
ようにレジスト膜９１の側面にもパターニング膜９２が
形成されるものとなり、後に行われるレジスト膜９１の
除去時に図５に示すようにこの部分がブリッヂ状に残余
して分離されるべきパターニング膜９２間に短絡事故を
生じたり、あるいは図６に示すように突起状に残余し
て、これ以降に更に上面に敷設されるものと電気的、機
械的に干渉するなどの問題点を生ずるものとなり、この
点の解決が課題とされるものと成っていた。
た従来のパターン形成方法においては、前記パターニン
グ膜９２の成膜方法あるいはパターニング膜９２として
採用された部材の性質により図４に要部を拡大して示す
ようにレジスト膜９１の側面にもパターニング膜９２が
形成されるものとなり、後に行われるレジスト膜９１の
除去時に図５に示すようにこの部分がブリッヂ状に残余
して分離されるべきパターニング膜９２間に短絡事故を
生じたり、あるいは図６に示すように突起状に残余し
て、これ以降に更に上面に敷設されるものと電気的、機
械的に干渉するなどの問題点を生ずるものとなり、この
点の解決が課題とされるものと成っていた。
【０００４】
【課題を解決するための手段】本発明は前記した従来の
課題を解決するための具体的な手段として、予めに所定
形状としたレジスト膜が形成された基板面にパターニン
グ膜を成膜し、その後に前記レジスト膜を除去すること
で目的とするパターンを形成するリフトオフ法によるパ
ターン形成方法において、前記レジスト膜の除去工程の
以前に前記パターニング膜にライトエッチング工程を行
うことを特徴とするリフトオフ法によるパターン形成方
法を提供することで課題を解決するものである。
課題を解決するための具体的な手段として、予めに所定
形状としたレジスト膜が形成された基板面にパターニン
グ膜を成膜し、その後に前記レジスト膜を除去すること
で目的とするパターンを形成するリフトオフ法によるパ
ターン形成方法において、前記レジスト膜の除去工程の
以前に前記パターニング膜にライトエッチング工程を行
うことを特徴とするリフトオフ法によるパターン形成方
法を提供することで課題を解決するものである。
【０００５】
【実施例】つぎに、本発明を図に示す実施例に基づいて
詳細に説明する。図１に示すものは本発明の第一実施例
であり、本発明においても、先ず、図１（Ａ）に示すよ
うに基板１０上に最終的に得るパターンの逆パターンと
したレジスト膜１を例えばホトリソグラフィなど適宜な
手段により敷設する。
詳細に説明する。図１に示すものは本発明の第一実施例
であり、本発明においても、先ず、図１（Ａ）に示すよ
うに基板１０上に最終的に得るパターンの逆パターンと
したレジスト膜１を例えばホトリソグラフィなど適宜な
手段により敷設する。
【０００６】次いで、目的とするパターニング膜２を例
えば蒸着、スパッタ、ＣＶＤなど適宜な手段で前記基板
１０の全面、即ち、前記レジスト膜１も共に覆うように
成膜するものである点は従来例と同様であるが、本発明
により続く工程として前記パターニング膜２に対してラ
イトエッチング工程が施されるものとされている。
えば蒸着、スパッタ、ＣＶＤなど適宜な手段で前記基板
１０の全面、即ち、前記レジスト膜１も共に覆うように
成膜するものである点は従来例と同様であるが、本発明
により続く工程として前記パターニング膜２に対してラ
イトエッチング工程が施されるものとされている。
【０００７】前記したライトエッチング工程は前記パタ
ーニング膜２に対して軽度のエッチングを行う工程であ
り、そのエッチングを行う程度は図１（Ｂ）に示すレジ
スト膜１の側面１ａに付着するパターニング膜２のエッ
ジ部２ａを取り去るに充分な程度であり、このライトエ
ッチング工程が施されたことで、図１（Ｃ）に示すよう
に前記パターニング膜２は前記レジスト膜１上に成膜さ
れた不要部２ｂが分離されるものとなる。
ーニング膜２に対して軽度のエッチングを行う工程であ
り、そのエッチングを行う程度は図１（Ｂ）に示すレジ
スト膜１の側面１ａに付着するパターニング膜２のエッ
ジ部２ａを取り去るに充分な程度であり、このライトエ
ッチング工程が施されたことで、図１（Ｃ）に示すよう
に前記パターニング膜２は前記レジスト膜１上に成膜さ
れた不要部２ｂが分離されるものとなる。
【０００８】この後に、従来例と同様にレジスト膜１の
除去工程を行えば、前記不要部２ｂは完全に取り除かれ
るものと成り、前記したライトエッチング工程でエッジ
部２ａが取り除かれたことと相俟て、得られるパターニ
ング膜２は図１（Ｄ）に示すように完全に求める形状の
ものと一致するものとなり、従来例の方法で生じた短絡
事故などを防止するものとなる。
除去工程を行えば、前記不要部２ｂは完全に取り除かれ
るものと成り、前記したライトエッチング工程でエッジ
部２ａが取り除かれたことと相俟て、得られるパターニ
ング膜２は図１（Ｄ）に示すように完全に求める形状の
ものと一致するものとなり、従来例の方法で生じた短絡
事故などを防止するものとなる。
【０００９】図２に示すものは本発明の第二実施例であ
り、この第二実施例においては、前記パターニング膜２
の膜厚ｔに対してより精度が要求されるときのパターン
形成方法について示してある。
り、この第二実施例においては、前記パターニング膜２
の膜厚ｔに対してより精度が要求されるときのパターン
形成方法について示してある。
【００１０】先ず、図２（Ａ）に示すように基板１０上
の全面には、アルミニウム、クローム、ニッケル、銅な
ど導電性の部材の蒸着などにより、規定の膜厚ｔとした
導電膜３が形成され、この後に前記導電膜３の最終形状
としたレジスト膜１がこの導電膜３に前記した第一実施
例と同様な方法で敷設され、続くエッチング工程で前記
導電膜３は図２（Ｂ）に示すように規定の形状とされ
る。
の全面には、アルミニウム、クローム、ニッケル、銅な
ど導電性の部材の蒸着などにより、規定の膜厚ｔとした
導電膜３が形成され、この後に前記導電膜３の最終形状
としたレジスト膜１がこの導電膜３に前記した第一実施
例と同様な方法で敷設され、続くエッチング工程で前記
導電膜３は図２（Ｂ）に示すように規定の形状とされ
る。
【００１１】次いで、前記基板１０のレジスト膜１及び
導電膜３を含む全面には図２（Ｃ）に示すように例えば
酸化シリコンなど絶縁性としたパターニング膜２がスパ
ッタ或いはＣＶＤなどの手段で成膜されるが、このとき
に、前記パターニング膜２は、このパターニング膜２の
前記レジスト膜１の側面１ａに付着するエッジ部２ａの
膜厚Δαと、前記導電膜３の膜厚ｔとを加えた厚みの膜
厚（ｔ＋Δα）とされている。
導電膜３を含む全面には図２（Ｃ）に示すように例えば
酸化シリコンなど絶縁性としたパターニング膜２がスパ
ッタ或いはＣＶＤなどの手段で成膜されるが、このとき
に、前記パターニング膜２は、このパターニング膜２の
前記レジスト膜１の側面１ａに付着するエッジ部２ａの
膜厚Δαと、前記導電膜３の膜厚ｔとを加えた厚みの膜
厚（ｔ＋Δα）とされている。
【００１２】この状態において前記パターニング膜２に
対してライトエッチング工程が行われるものとなるが、
このライトエッチング工程は前記パターニング膜２の膜
厚ををΔαだけ減ずるように行われ、これにより図２
（Ｄ）に示すようにパターニング膜２はエッジ部２ａが
除去され、不要部２ｂは分離されるものとなると共に、
前記パターニング膜２は膜厚ｔとなり、このパターニン
グ膜２は前記導電膜３と同一の膜厚を有するものとな
る。
対してライトエッチング工程が行われるものとなるが、
このライトエッチング工程は前記パターニング膜２の膜
厚ををΔαだけ減ずるように行われ、これにより図２
（Ｄ）に示すようにパターニング膜２はエッジ部２ａが
除去され、不要部２ｂは分離されるものとなると共に、
前記パターニング膜２は膜厚ｔとなり、このパターニン
グ膜２は前記導電膜３と同一の膜厚を有するものとな
る。
【００１３】この後に図２（Ｅ）に示すようにレジスト
膜１の除去を行えば、前記パターニング膜２と導電膜３
とは同一の膜厚ｔを有することで段差を生じない平面の
ものとなり、例えば液晶表示素子における配光膜の形成
など、これに続き前記パターニング膜２と導電膜３との
表面に施される工程を容易なものとし、同時に高い精度
の得られるものとする。
膜１の除去を行えば、前記パターニング膜２と導電膜３
とは同一の膜厚ｔを有することで段差を生じない平面の
ものとなり、例えば液晶表示素子における配光膜の形成
など、これに続き前記パターニング膜２と導電膜３との
表面に施される工程を容易なものとし、同時に高い精度
の得られるものとする。
【００１４】尚、この実施例においても前の第一実施例
と同様にライトエッチング工程を施すものとしたこと
で、ブリッジ状或いは突起状に前記パターニング膜２に
残余を生じないものとして、前記した短絡あるいは電気
的、機械的な干渉などの問題点を防止すると共に、パタ
ーニング膜２と導電膜３との平面性を一層に向上させる
ものとする。
と同様にライトエッチング工程を施すものとしたこと
で、ブリッジ状或いは突起状に前記パターニング膜２に
残余を生じないものとして、前記した短絡あるいは電気
的、機械的な干渉などの問題点を防止すると共に、パタ
ーニング膜２と導電膜３との平面性を一層に向上させる
ものとする。
【００１５】
【発明の効果】以上に説明したように本発明により、レ
ジスト膜の除去工程の以前にパターニング膜にライトエ
ッチング工程を行うリフトオフ法によるパターン形成方
法としたことで、パターニング膜がレジスト膜の側面に
付着することで生ずるブリッジ状或いは突起状の残余
を、前記したライトエッチング工程により除去して生じ
ないものとして、短絡事故あるいは干渉の生ずるのを排
除し、以てこの種の成膜が行われる集積回路、液晶表示
素子などの品質向上に極めて優れた効果を奏するもので
ある。
ジスト膜の除去工程の以前にパターニング膜にライトエ
ッチング工程を行うリフトオフ法によるパターン形成方
法としたことで、パターニング膜がレジスト膜の側面に
付着することで生ずるブリッジ状或いは突起状の残余
を、前記したライトエッチング工程により除去して生じ
ないものとして、短絡事故あるいは干渉の生ずるのを排
除し、以てこの種の成膜が行われる集積回路、液晶表示
素子などの品質向上に極めて優れた効果を奏するもので
ある。
【図１】 本発明に係るリフトオフ法によるパターン形
成方法の第一実施例を工程の順に示す説明図である。
成方法の第一実施例を工程の順に示す説明図である。
【図２】 同じく本発明に係るリフトオフ法によるパタ
ーン形成方法の第二実施例を工程の順に示す説明図であ
る。
ーン形成方法の第二実施例を工程の順に示す説明図であ
る。
【図３】 従来例を工程の順に示す説明図である。
【図４】 従来例の工程の要部を拡大して示すす説明図
である。
である。
【図５】 従来例での不具合点を示す説明図である。
【図６】 同じく従来例での別の不具合点を示す説明図
である。
である。
１……レジスト膜 １ａ……側面 ２……パターニング膜 ２ａ……エッジ部、２ｂ……不要部 ３……導電膜 １０……基板
Claims (1)
- 【請求項１】 予めに所定形状としたレジスト膜が形成
された基板面にパターニング膜を成膜し、その後に前記
レジスト膜を除去することで目的とするパターンを形成
するリフトオフ法によるパターン形成方法において、前
記レジスト膜の除去工程の以前に前記パターニング膜に
ライトエッチング工程を行うことを特徴とするリフトオ
フ法によるパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24403691A JPH0562948A (ja) | 1991-08-30 | 1991-08-30 | リフトオフ法によるパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24403691A JPH0562948A (ja) | 1991-08-30 | 1991-08-30 | リフトオフ法によるパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562948A true JPH0562948A (ja) | 1993-03-12 |
Family
ID=17112760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24403691A Pending JPH0562948A (ja) | 1991-08-30 | 1991-08-30 | リフトオフ法によるパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562948A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006033402A1 (ja) * | 2004-09-24 | 2006-03-30 | Nihon University | セラミック電子部品の製造方法 |
| JP2011514655A (ja) * | 2008-01-16 | 2011-05-06 | ケイデンス デザイン システムズ インコーポレイテッド | リソグラフィ作業のためのスペーサ二重パターン形成 |
| JP2013540569A (ja) * | 2010-08-20 | 2013-11-07 | インダストリ−ユニヴァーシティ コオペレーション ファウンデイション ソガン ユニヴァーシティ | 孔を有する多孔性薄膜及びその製造方法 |
| JP2015159188A (ja) * | 2014-02-24 | 2015-09-03 | 住友商事株式会社 | パターン構造体 |
-
1991
- 1991-08-30 JP JP24403691A patent/JPH0562948A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006033402A1 (ja) * | 2004-09-24 | 2006-03-30 | Nihon University | セラミック電子部品の製造方法 |
| US7743493B2 (en) | 2004-09-24 | 2010-06-29 | Nihon University | Method for manufacturing a ceramic electronic component |
| JP2011514655A (ja) * | 2008-01-16 | 2011-05-06 | ケイデンス デザイン システムズ インコーポレイテッド | リソグラフィ作業のためのスペーサ二重パターン形成 |
| JP2013540569A (ja) * | 2010-08-20 | 2013-11-07 | インダストリ−ユニヴァーシティ コオペレーション ファウンデイション ソガン ユニヴァーシティ | 孔を有する多孔性薄膜及びその製造方法 |
| US8753526B2 (en) | 2010-08-20 | 2014-06-17 | Industry-University Cooperation Foundation Sogang University | Porous thin film having holes and a production method therefor |
| JP2015159188A (ja) * | 2014-02-24 | 2015-09-03 | 住友商事株式会社 | パターン構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451554A (en) | Method of forming thin-film pattern | |
| JPH0562948A (ja) | リフトオフ法によるパターン形成方法 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH06230425A (ja) | 液晶表示装置及びその製造方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| KR0147488B1 (ko) | 접촉창 형성방법 | |
| KR0161871B1 (ko) | 반도체장치의 금속선 제조방법 | |
| JP2820008B2 (ja) | 半導体装置の膜厚モニタ構造及びモニタ方法 | |
| JPH02142195A (ja) | 薄膜配線形成方法 | |
| JP2000004022A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0634438B2 (ja) | 配線電極の形成方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPH0411732A (ja) | 半導体装置の製造方法 | |
| JPH03183138A (ja) | 半導体装置製造方法 | |
| JPH1083984A (ja) | Ｉｔｏのパターニング方法 | |
| JPH02251932A (ja) | 非線形抵抗素子の製造方法 | |
| JPS6366049B2 (ja) | ||
| JPH0555211A (ja) | 配線形成方法 | |
| JPH01289916A (ja) | 薄膜パターン形成方法及びそれを用いたアクティブマトリックス基板 | |
| JPS59181031A (ja) | 空中配線の形成方法 | |
| JPH04331926A (ja) | 非線形抵抗素子基板の製造方法 |