JP2011514655A - リソグラフィ作業のためのスペーサ二重パターン形成 - Google Patents

Abstract

半導体デバイス製作及びレイアウト生成のシステム及び方法を開示する。例示的な方法は、レイアウト要素の臨界特徴部を１回の露光を用いて定める初期パターンを形成するために、第１の材料の層を堆積させて、この層をパターン形成する段階と、基板上の第１のパターンにわたってスペーサ材料を堆積させて、スペーサ材料が、基板の水平面及び第１のパターンからは除去されるが、第１のパターンの垂直面に隣接しては残るようにスペーサ材料をエッチングする段階と、基板から初期パターンを除去するが、スペーサ材料をスペーサパターン内に残置する段階と、スペーサパターンを最終材料で補充する段階と、最終材料のうちのレイアウト要素の寸法を超える部分を除去するために、補充されたパターンを整える段階との工程を含む。
【選択図】図１

Description

本発明は、デバイス製造に関し、より具体的には、一部の実施形態は、半導体デバイスリソグラフィ技術に関する。

一般的に、集積回路又はＩＣは、複数のデバイス及びこれらの相互接続部を半導体ウェーハのような基板上にパターン形成することによって作成される。一般的に、この工程は、ＩＣを構成することになる１つ又は複数の回路のための設計で始まる。一般的に、例えば、Ｖｅｒｉｌｏｇ（登録商標）、ＲＴＭ（登録商標）、又はＶＨＳＩＣハードウエア記述言語（ＶＨＤＬ）のようなハードウエア記述言語（ＨＤＬ）を用いたトップダウン設計方式が採用される。ＨＤＬの使用を通じて、設計者は、回路の機能構成要素を階層的に定めることによって集積回路を作成する。

ＨＤＬ又は他の高レベル記述から、回路の機能記述を特定の回路実施へと変換する論理合成により、実際の論理セル実施を判断することができる。次に、論理セルには、デバイスレイアウト内の物理的な位置が割り当てられ、それらの相互接続部が形成される。これを時としてレイアウト及びルーティングと呼ぶ。設計者によって用いられる配置及びルーティングのツールは、一般的に、論理合成工程によって生成された平坦化されたネットリストを入力として受け入れる。この平坦化されたネットリストは、対象の標準セルライブラリから特定の論理セルインスタンスを識別し、特定のセルからセルへの接続性を説明する。物理的設計工程の適用により、ネットリストファイルの論理セルは、配置及びルーティングされ、レイアウトファイルが生じる。次に、このレイアウトは、まとまって集積回路の構成要素を構成するデバイスを形成することになる一連の層で半導体基板に転写又は付加することができる。

そのような層を基板上にパターン形成する工程は、フォトリソグラフィとして公知である。フォトリソグラフィ中には、層毎にレイアウトを基板上に転写するのに、レイアウトファイルから作成された一連のフォトマスクが用いられる。フォトマスクには、バイナリ、クロムオンガラス、減衰位相シフトマスク（ａｔｔＰＳＭ）、及び交互位相シフトマスク（ａｌｔＰＳＭ）を含む様々な種類が存在する。フォトマスク又はより単純にマスクは、それに関連付けられた集積回路の層又は層の一部の物理的幾何学形状の像を供給する。マスク要素によって定められた透過区分に光を通過させることにより、関連付けられた層に対するレイアウトパターンがウェーハ上に転写される。光パターンは結像レンズシステムを通過し、ウェーハ面上に望ましいサイズで合焦する。一般的なフォトリソグラフィシステムは、ＵＶ光エネルギを用いてマスクパターンをウェーハ面上に投影する。投影された光パターンは、ウェーハ上の感光コーティングと相互作用し、感光コーティングは、露光の結果として、用いられるコーティングに依存して硬化するか又は除去を受け易くすることができる。従って、パターンをウェーハに転写するのにコーティング上へのマスクパターンの投影を用いることができる。

より高い機能をより小さいパッケージ内に設けるという絶え間ない要求と、より複雑なシステムオンチップ設計及び混合信号設計の発達とにより、ＩＣ特徴部の幾何学形状は、益々小さい寸法へと駆り立てられている。また、特徴部寸法の縮小は、所定のウェーハから得ることができるチップ数の増加に連結する可能性がある。しかし、益々小さくなる特徴部の正確な像をウェーハ上に投影する機能は、用いられる光の波長、及び照明されるマスクから十分な回折次数を取り込むレンズシステムの機能によって限定される。

投影システムが印刷することができる最小特徴部サイズは、次式によって近似することができる。
Ｆ＝ｋｌ^*（λ／Ｎ_A）
ここで、Ｆは、最小特徴部サイズであり、ｋｌは、工程に関連するファクタの係数であり、λは、用いられる光の波長であり、Ｎ_Aは、ウェーハから見たレンズの開口数である。現在利用可能な露光ツールを用いると、ｋｌは０．２５に限定される（単一の露光に対して）。２４８ｎｍから１９３ｎｍの波長を有する深紫外（ＤＵＶ）光を用いたリソグラフィ工程では、約５０ｎｍの最小特徴部サイズを得ることができる。それに応じて従来の光学リソグラフィ技術の解像度限界は、サブ波長又は低ｋｌの臨界ＩＣ特徴部幾何学形状寸法によって次第に打破されている。

臨界寸法特徴部幾何学形状のサイズがムーアの法則による予測に従って又は更にそれよりも速く縮小するだけでなく、これらの特徴部幾何学形状の既に大きな数も同様に劇的な速度で増大している。更に、マスクレベルでの解像度改善技術によって光学近接効果による歪曲を軽減する必要性に起因して、全多角形数は急増している。また、非線形結像の深刻度及び感受性に起因して、これらの臨界特徴部幾何学形状は極めて精密にパターン形成される。多くの場合に、大幅にかつ非直感的な方式でマスク誤差を拡大する高非線形結像挙動に起因して、サブ波長又は低ｋｌ用途では超精度が必要である。

１９３ｎｍの波長における最新のリソグラフィ技術では、光の光学特性が、特徴部サイズを縮小する機能に影響を及ぼしている。解像度を高める１つの手法は、より短い光波長へと移行させることである。例えば、一部の手法は、約１３．５ｎｍの極ＵＶ範囲の光に移行している。しかし、そのような傾向は、いくつかの理由から困難であることが見出されており、設計者は、パターン密度を高める上で非リソグラフィ的な改良へと移行している。

現在、特徴部密度を高めるのに用いられている１つの技術分類は、二重パターン形成又は多重パターン形成と呼ばれる。用いられている二重パターン形成にはいくつかの種類が存在し、４つの最も一般的なものは、二重露光、スペーサマスク、混成マスク、及び中間パターン積層である。図１は、スペーサ二重パターン形成又は自己整合二重パターン形成の一例を示す図である。ここで図１を参照すると、工程の最初の部分１００では、パターン形成される実際の層２０の上に堆積された１つ又はそれよりも多くのハードマスク層１５を含む基板上に更に犠牲層１０が設けられる。犠牲層１０は、一般的に、ポリシリコンで作られる。

次に、１０１に示しているように、例えば、窒化珪素又は酸化珪素のようなスペーサ材料２５がウェーハ上に堆積される。また、１０１には、選択された位置内のスペーサ材料を保護するフォトレジスト３０のパターン形成も示している。それに応じて、望ましい位置にフォトレジスト３０のパターンを付加するために別のマスク層が用いられる。１０２に示しているように、水平面上のスペーサ材料を選択的に除去しながらスペーサ材料２５が異方的にエッチングされる。その結果、犠牲層１０をエッチングで除去し終わると１０３に示している構造が残る。その後のエッチング処理が実行された後に、１０４に示しているように、スペーサパターンが、下にある層２０に転写又はエッチングされる。

図２は、自己整合二重パターン形成工程、及び例示している特徴部を作るのに用いられるマスクの上面図である。図２は、犠牲層１０及びマスクＡによって作成されたパターン１２、スペーサのエッチングの後にスペーサ３５によって作成されたパターン１４、及び特徴部マスクＢによって作成された論理デバイス構成要素１６を示している。図１を参照すると、マスクＢがフォトレジスト３０のパターン形成に対応することに注意されたい。

再度図２を参照すると、この図が示しているように、ポリシリコン線１２が除去されると、スペーサ線１４が残り、密度がほぼ二倍になる。スペーサ線１４の各対の間の短絡部５０を除去するために、破線４５で示しているように、第３のマスク層であるマスクＣを用いて、残っているトレース線を短絡する望ましくないスペーサ部分が除去される。図１及び図２に提供している例が示すように、この工程は、犠牲層１０の各特徴部線１２に対して２つの線１４を生じ、それによって密度が二倍になる。

本発明の様々な実施形態に従って半導体デバイス及び製造法を提供する。一実施形態では、半導体デバイス製作中にレイアウト要素をパターン形成する方法は、レイアウト要素の臨界特徴部を１回の露光を用いて定める初期パターンを形成するために、第１の材料の層を堆積させ、この層をパターン形成する段階と、基板上の第１のパターンにわたってスペーサ材料を堆積させ、スペーサ材料が、第１のパターンに隣接しては残るが、基板の他の区域から除去されるようにスペーサ材料をエッチングする段階と、基板から初期パターンを除去するが、スペーサ材料をスペーサパターン内に残置する段階と、スペーサパターンを最終材料で補充する段階と、最終材料のうちのレイアウト要素の寸法を超える部分を除去するために、補充されたパターンを整える段階とを含む。更に別の実施形態では、方法は、補充されたパターンを整えた後に、残っているスペーサ材料を除去する段階を含む。

一実施形態では、初期パターンは、第１及び第２のレイアウト要素を選択する段階と、サイズ変更された第１の要素の外形のデータ表現を定める段階と、初期パターンのデータ表現を得るために、第１の要素の外形のデータ表現を第２の要素のデータ表現と組み合わせる段階とを含む工程を用いて判断される。更に別の実施形態では、第１の要素の外形のデータ表現を第２の要素のデータ表現と組み合わせる段階は、第１の要素の外形のデータ表現と、第２の要素のデータ表現との論理ＯＲを取る段階を含み、サイズ変更された第１の要素の外形のデータ表現を定める段階は、第１のレイアウト要素をサイズ変更する段階と、サイズ変更されたデータ要素の外形を選択する段階と、外形のデータ表現を定める段階とを含む。更に、第１のレイアウト要素をサイズ変更する段階は、各寸法においてスペーサ幅２つ分だけ第１のレイアウト要素をサイズ変更する段階を含むことができる。

別の実施形態では、初期パターンを判断する段階は、第１及び第２のレイアウト要素を選択する段階と、第１のレイアウト要素をサイズ変更し、サイズ変更された第１の要素のデータ表現を定める段階と、サイズ変更された第１の要素のデータ表現を第２の要素のデータ表現と組み合わせる段階と、初期パターンの表現を得るために、第１の要素のデータ表現をサイズ変更された第１の要素のデータ表現と第２の要素のデータ表現との組合せと組み合わせる段階とを含む。第１の要素の外形のデータ表現を第２の要素のデータ表現と組み合わせる工程は、第１の要素の外形のデータ表現と第２の要素のデータ表現との論理ＯＲを取る工程を含むことができる。更に、第１の要素のデータ表現をサイズ変更された第１の要素のデータ表現と第２の要素のデータ表現との組合せと組み合わせる段階は、第１の要素のデータ表現と、サイズ変更された第１の要素のデータ表現と第２の要素のデータ表現との組合せとの論理ＡＮＤ−ＮＯＴを取る段階を含むことができる。一実施形態では、スペーサパターンは、レイアウト要素自体ではなく、これらの要素間の空所を定めるのに用いられる。

別の実施形態では、スペーサ二重パターン形成工程によって形成される一連の要素を有する複数の層を有する半導体デバイスは、レイアウト要素の臨界特徴部を１回の露光を用いて定める初期パターンを形成するために、第１の材料の層を堆積させて、この層をパターン形成する段階と、基板上の第１のパターンにわたってスペーサ材料を堆積させて、スペーサ材料が、第１のパターンに隣接しては残るが、基板の他の区域から除去されるようにスペーサ材料をエッチングする段階と、基板から初期パターンを除去するが、スペーサ材料をスペーサパターン内に残置する段階と、スペーサパターンを最終材料で補充する段階と、最終材料のうちのレイアウト要素の寸法を超える部分を除去するために、補充されたパターンを整える段階との工程を含む方法によって製造される。一実施形態では、レイアウト要素は、２つのマスク層のみを用いて形成される。

一実施形態では、初期パターンを判断する段階は、第１及び第２のレイアウト要素を選択する段階と、サイズ変更された第１の要素の外形のデータ表現を定める段階と、初期パターンのデータ表現を得るために、第１の要素の外形のデータ表現を第２の要素のデータ表現と組み合わせる段階とを含む。第１の要素の外形のデータ表現を第２の要素のデータ表現と組み合わせる段階は、第１の要素の外形のデータ表現と第２の要素のデータ表現との論理ＯＲを取る段階を含むことができる。サイズ変更された第１の要素の外形のデータ表現を定める段階は、第１のレイアウト要素をサイズ変更する段階と、サイズ変更されたデータ要素の外形を選択する段階と、外形のデータ表現を定める段階とを含むことができる。更に、第１のレイアウト要素をサイズ変更する段階は、各寸法においてスペーサ幅２つ分だけ第１のレイアウト要素をサイズ変更する段階を含む。

更に別の実施形態では、初期パターンを判断する段階は、第１及び第２のレイアウト要素を選択する段階と、第１のレイアウト要素をサイズ変更し、サイズ変更された第１の要素のデータ表現を定める段階と、サイズ変更された第１の要素のデータ表現を第２の要素のデータ表現と組み合わせる段階と、初期パターンの表現を得るために、第１の要素のデータ表現をサイズ変更された第１の要素のデータ表現と第２の要素のデータ表現との組合せと組み合わせる段階とを含む。

本発明の他の特徴及び態様は、本発明の実施形態による特徴を示す添付図面と併せて以下の詳細説明から明らかになるであろう。この概要は、本発明の範囲を限定することを意図したものではなく、本発明は、本明細書に添付した特許請求によってのみ定められる。

本発明を１つ又はそれよりも多くの様々な実施形態に従って以下の図を参照して詳細に説明する。これらの図面は、例示目的でのみ提供するものであり、本発明の典型的又は例示的な実施形態を示しているに過ぎない。これらの図面は、閲読者による本発明の理解を容易にするために提供するものであり、本発明の幅、範囲、又は適用性を限定するものと見なすべきではない。図の明瞭化及び簡易化のために、これらの図面は必ずしも正しい縮尺で作図されていないことに注意されたい。

本明細書に含まれる図の一部は、本発明の様々な実施形態を異なる作図面に示している。それに伴う説明表現は、そのような図を「上面」図、「底面」図、又は「側面」図と説明する場合があるが、そのような記述は説明上のものに過ぎず、別途明示しない限り、本発明を特定の空間的な向きに実施するか又は用いるべきであることを意味しないか又はそれを必要としない。

これらの図は、網羅的であること又は開示する厳密な形態に本発明を限定することを意図したものではない。本発明は、修正及び変形を伴って実施することができ、特許請求の範囲及びその均等物にのみ限定されることを理解すべきである。

スペーサ二重パターン形成又は自己整合二重パターン形成の一例を示す図である。 自己整合二重パターン形成工程及び例示する特徴部を作るのに用いられるマスクの上面図である。 本発明の一実施形態による論理要素を作成するためのスペーサ二重パターン形成における工程例を示す図である。 本発明の一実施形態による論理特徴部を作成するのに用いられる論理特徴部の例及びパターン例を示す図である。 本発明の一実施形態による論理特徴部を作成するのに用いられるパターン例及び完成した論理特徴部の表現を示す図である。 本発明の一実施形態による初期パターンを形成するための工程例を示す作業流れ図である。 本発明の一実施形態による初期パターンを作成するための要素のサイズ変更を示す図である。 本発明の一実施形態による論理特徴部を作成するのに用いられるパターン例を示す図である。 本発明の一実施形態による論理特徴部を作成するのに用いられるパターン例、及び完成した論理特徴部の表現を示す図である。 本発明の一実施形態による初期パターンを作成するための別の工程例を示す作業流れ図である。 本発明の一実施形態による初期パターンを得るのに用いることができるデータ表現を示す図である。 本発明の一実施形態による計算モジュール例を示す略ブロック図である。

本発明は、様々な実施形態における半導体デバイス、並びに半導体処理のためのシステム及び方法のためのものである。特に、一部の実施形態は、半導体処理のためのスペーサ二重パターン形成に関する。一実施形態では、二重パターン形成技術は、集積回路デバイスのための論理要素を作成するのに用いることができる。更に別の実施形態では、二重パターン形成技術は、高解像度フォトリソグラフィ作業のための自己整合技術を提供するのに用いることができる。更に別の実施形態では、二重パターン形成技術は、従来のスペーサ二重パターン形成技術において幅広の要素を作成するために材料を追加するのに必要とされている追加マスク作業なしに異なる幅の特徴部を作成するのに利用することができる。

図３は、本発明の一実施形態による論理要素を作成するスペーサ二重パターン形成における工程例を示す図である。図４は、本発明の一実施形態による論理特徴部を作成するのに用いられる論理特徴部の例及びパターン例を示す図である。図５は、本発明の一実施形態による論理特徴部を作成するのに用いられるパターン例及び完成した論理特徴部の表現を示す図である。ここで、図３、図４、及び図５を参照すると、作業３２において、回路に関するレイアウトが判断される。例えば、望ましい回路のためのレイアウトを生成するのに、レイアウト及びルーティングの技術を用いることができる。レイアウトは、例えば、複数の論理要素をそれに関連付けられた相互接続部と共に含むことができる。

作業３４では、パターン形成に向けてレイアウト要素が選択される。一実施形態では、選択工程を容易にするために、これらの要素を複数の群に分離することができる。例えば、一実施形態では、これらの要素は２つの群に分割され、パターン形成に向けて対にされる。それに応じて一実施形態では、分離を受けて、パターン形成に向けて１対のレイアウト要素を選択することができる。システム及び方法の説明を容易にするために、選択される論理要素の簡単な例を仮定し、この簡単な例を参照して工程例を説明する。本説明を読解した後には、当業者には、説明するためのシステムを他の論理要素を用いて如何にして実施するかが明らかになるであろう。

ここで、図４を参照すると、７５に１対のほぼＬ字形の特徴部が示されている。より具体的には、この例にある論理要素は、左向きのＬ字形要素７８と右向きのＬ字形要素７７とを含む。図３及び図４への参照を続けると、作業３６において、最終的にレイアウト要素７７、７８を得るための第１のパターンが作成される。上述の例を続けると、論理要素７７、７８を得るのに用いることができる第１のパターンが、図４の８０に示されている。第１のパターン８０の形状及び輪郭を如何にして判断するかという例示的な実施形態に対しては、下記で詳細に説明する。

図示している例では、第１のパターン８０は、空所８３を取り囲む材料８２のパターンを含む。一実施形態では、材料８２は、例えば、ポリシリコンのような材料を含むことができる。一部の実施形態では、第１のパターンに対する材料は、スペーサ材料に対する基礎を与えるのに用いられ、後に除去されるので、これらの実施形態では、この材料を犠牲材料８２と呼ぶことができる。

作業４２では、基板上にスペーサ材料が堆積される。従来のスペーサ二重パターン形成技術とほぼ同様に、スペーサ材料は、第１のパターン８２、並びに基板の残りの部分を覆って基板にわたって堆積させることができる。一実施形態では、スペーサ材料は、窒化珪素又は酸化珪素を含むことができる。

作業４４では、基板からスペーサ材料をエッチングすることができる。好ましくは、エッチング作業は、異方的に実行され、第１のパターン８２に隣接するスペーサ材料のパターンを残置するように行われる。残ったスペーサ材料を図４の８５に示す。８５に示しているように、エッチング処理の後には、スペーサ材料８７のパターンがポリシリコン材料８２に隣接して残り、その一方で他の区域からのスペーサ材料は除去されている。この作業では、スペーサ材料の従来の堆積技術及びエッチング技術を利用することができる。エッチング処理の後に残ったスペーサ材料８７の幅は、例えば、スペーサ層の厚み、エッチング処理の特性などを制御することによって調節することができる。

作業４６では、ポリシリコン材料８２がエッチングによって除去され、図４の９０に示しているように、スペーサ材料８７のパターンが残置される。次に、作業４８において、スペーサ材料８７の間の間隙内を満たすように基板にわたって材料を堆積させることができる。一実施形態では、この材料は、スペーサ材料８７を含む基板全体を覆うように堆積され、例えば、化学機械研磨（ＣＭＰ）のような技術を用いて面が平坦化され、この例では図５の１０５に示しているパターンが生じる。

代替的に、一実施形態では、作業４６を省略することができ、ポリシリコン材料が所定位置に残置される。そのような実施形態では、作業４８で堆積した材料は、間隙を満たすように堆積したままにすることができ、好ましくは、ポリシリコン材料８２に適合する材料である。

作業５１では、パターンを整えるために、この例では図５の１１０に破線１１２を用いて示しているマスク層が付加される。図５を参照することで分るように、破線１１２は、隣接するスペーサ材料８７に沿って望ましいレイアウト要素７７、７８を取り囲む。トリミング作業の後に残った区域を１１５に示す。図示のように、残っている部分はレイアウト要素７７、７８及び材料８７である。作業５２では、例えば、エッチング処理によって残っているスペーサ材料８７を除去することができ、望ましく残ったレイアウト要素７７、７８が生じる。これを図５の１２０に示す。別の実施形態では、トリミング層を付加する前にスペーサ材料８７を除去することができる。

図示している例では、線１１２は擬似自己整合のものであり、すなわち、トリミングレベルが僅かに不整合又は異サイズのものであった場合であっても、最終寸法における誤差を発生させる前に、組み合わされた誤差が、スペーサのサイズの半分よりも大きいことが必要になることに注意されたい。これは、図示の例において、線１１２が特徴部７７と合わさる箇所を除き、線１１２の全てにおいて成り立つ。それに応じて、特徴部７７の寸法が僅かに外れた場合に影響が低減されるように、この位置は、非臨界区域として慎重に選択することができる。

上述の例が示すように、この一連の作業を通じて、論理要素７７、７８のような回路要素は、スペーサ二重パターン形成技術を用いてウェーハ上に作成することができる。上述の例では、論理要素７７、７８を作成するのに２つのマスク層しか必要とされなかったことに注意されたい。特に、材料８２から成る初期パターンを作成するのに第１のマスク層が用いられ、パターンを整える上で第２のマスク層が用いられる。これらのことは、図２を参照して上述したマスクＡ及びマスクＢに類似することになる。しかし、図２を参照して上述した例では、付加的な大きい幅の特徴部を作成するのに第３のマスク層（マスクＢ）が必要であったことに注意されたい。上述の例が更に示すように、従来のスペーサ二重パターン形成技術とは対照的に、一実施形態では、異なる幅のレイアウト要素を作成することができる。上述の例が更に示すように、別の実施形態では、工程は、２つ又はそれよりも多くの論理要素を自己整合するように機能することができる。

図３を参照して上述したように、作業３６では、初期パターンが定められ、工程において最終的な望ましい要素を得るのに用いられる。一実施形態では、初期パターンの定義は、最終レイアウト要素の作成の基礎であるから、重要な工程である。図６は、本発明の一実施形態による初期パターンを形成するための工程例を示す作業流れ図である。上述にように一実施形態では、レイアウト要素が群に分離され、パターン形成に向けて１対のレイアウト要素が選択されることを思い出すべきである。それに応じて、作業２１２では、パターン形成される１対のレイアウト要素の一方が、第１のレイアウト要素として選択される。

作業２１４では、第１の要素のサイズが拡大される。一実施形態では、図４及び図５を参照して上述した例が示すように、第１のレイアウト要素の表現の寸法がスペーサ幅２つ分だけ拡大される。別の実施形態では別の例として、この要素はスペーサ幅ｗ１と別の幅ｗ２の分だけ拡大することができる。しかし、ｗ２は、好ましくは、第１の露光中に確実に印刷するのに十分に大きい。より具体的には図４を参照すると、この例では、レイアウト要素７８が第１のレイアウト要素として選択され、外形８０の左の部分が、左向きのＬ字形の７８からスペーサ幅３つ分だけ拡大されたこの左向きのＬ字形の外形であることが分る。これを図７に更に例示しており、この図では形状７８は、スペーサ幅Ｗ１とＷ２（一実施形態ではＷ１＝Ｗ２である）の分だけ拡大され、形状７９が得られる。

図６への参照を続けると、作業２１６では、拡大された第１の要素の外形７６が定められる。この外形７６を図７の１３０に示す。好ましくは、この外形は、スペーサ幅とほぼ等しい特徴部幅を有する。外形７６の作成を初期要素の表現を拡大し、拡大された要素の外形を作成することに関連して説明したが、本説明を読解した後には、当業者には、如何にして別の技術を用いて外形を導出することができるかが明らかになるであろう。

作業２１８では、第２のレイアウト要素が、拡大された第１のレイアウト要素の外形と組み合わされる。例を図７の１３５に示しており、この図では、要素７７の表現が外形７６上に重ね合わされている。図７への参照を続けると、要素７６と要素７７との論理ＯＲを取ってまとめることができ、初期パターンが得られる。これらの２つの要素の組合せをパターン形成された８２によって定められた８０に見ることができる。従って、この例は、上述の例に用いられた初期パターンを得るための工程を示している。また、図７のパターン７６の幅は、パターン７７のものとは異なるとすることができることに注意されたい。

上述の工程は、当業者には、本説明を読解した後に明らかなように、異なる変更を加えて実施することができる。更に別の例示を行うために、図８及び図９を参照して、要素７７、７８を形成するのに別の初期パターンが導出されて用いられる別の実施形態をここで説明する。ここで図８及び図９を参照すると、２０５に示しているように、第１のパターンが作成される。図４及び図５を参照して上述した工程と同様に、この第１のパターンは、スペーサ材料の配置を定めるパターンとして用いられる。しかし、これらの例における２つの第１のパターンの比較によって直ちに明らかであるように、２０５に示している第１のパターンは、７０に示している第１のパターンとは異なる。図８に示しているように、第１のパターン２０５は、スペーサの配置を定めるのに用いられることになり、その後の処理作業において最終的に除去されることになる材料８４のパターンを含む。次に、スペーサ材料を基板上に堆積し、２１０に示しているように、ある幅のスペーサ材料８７が初期パターン８４の縁部に沿って残るようにエッチングによって除去することができる。パターン８４の材料が除去されると、２１５に示しているように、スペーサ材料８７のパターンが残る。この時点では、図８及び図９の例で２１５に示しているスペーサ材料のパターンは、図４の９０を参照して先の例で示したパターンと同じパターンであることに注意されたい。ここで、図９を参照すると、この工程例における残りの作業は、図５を参照して上述した作業と同じであり、２２５に示しているように材料を堆積させて、例えばＣＭＰを用いて面を平坦化する段階、２３０に示しているように線１１２によって定められたトリミングレベルを印刷する段階、及び新しい材料をエッチングし、残りのスペーサ材料を除去して最終パターンを得る段階を含むことが分る。従って、これらの２つの例では、初期パターンが異なり、異なる技術を用いて得られるが、両方の例が、最終レイアウト要素７７、７８を作成するのに最終的に用いられる同じパターンのスペーサ材料８７を得ることが分る。一実施形態では、２２５で堆積される材料は、適切な半導体、又はレイアウト要素によって定められる論理構成要素を作成するのに用いられる他の材料とすることができる。例えば、シリコン、ゲルマニウム、ヒ化ガリウム、又は他の半導体材料を２２５において堆積させることができ、この例では、この堆積材料は、最終レイアウト要素７７、７８を最終的に形成する材料になる。

既に上述のように、上述の２つの例の間の相違点は、第１のパターンの形状、及びそれが作成される方式である。図１０は、本発明の一実施形態による初期パターンを作成するための別の工程例を示す作業流れ図である。図１１は、本発明の一実施形態による初期パターンを得るのに用いることができるデータ表現を示す図である。特に、図１０及び図１１を参照して説明する例は、図８の初期パターン２０５を作成するのに用いられる。ここで、図８、図１０、及び図１１を参照すると、２２６の作業では、第１及び第２の論理要素が選択される。作業２２８では、第１の論理要素の表現が保持される。これは、左向きのＬ字形パターンが、パターンの中心に保持された、図８及び図１０の２０５を参照することで分る。

作業２３２では、第１の要素の表現がサイズ変更され、負の像として保持される。この例では、第１の要素の表現はスペーサ幅３つ分だけサイズ変更される。これを要素９５が空所として定められた図１１の２４５に示す。先の例で上述のように、別の実施形態では、第１の要素の表現はスペーサ幅ｗ１２つ分と幅ｗ２の分だけ拡大することができる。作業２３４では、第２の要素の表現が、付加的なスペーサ幅分だけサイズ変更され、負の像として保持される。このサイズ及び表現９７を図１１の２５０に示す。

次に、作業２３６では、図１１の２５５に示しているように、サイズ変更された第１及び第２の要素９５、９７が組み合わされる。この例では、サイズ変更された第１の要素９５と第２の要素９７との論理ＯＲが取られてまとめられる。次に、２３８では、保持された第１の要素の表現と、サイズ変更され、組み合わされた第１及び第２の要素９５、９７との論理ＡＮＤ−ＮＯＴが取られ、初期パターン２０５が得られる。

一実施形態では、本発明は、レイアウト要素の臨界特徴部の全てが１回の露光で定められるように実施することができる。実際に上述の例が示すように、レイアウト要素サンプルにおける臨界特徴部は、初期パターンに対する露光によって少なくとも間接的に定められる。更に、上述のもののような実施形態では、臨界縁部を初回の露光において定めることができ、それによって自己整合を発生させることが可能になる。それに応じて、これらの実施形態では、トリミングレベルに対して２回目の露光を用いることができ、要素のうちの大きい幅の部分を作成するのに付加的な露光を必要としない。

更に別の実施形態では、説明した例は、二重露光二重パターン形成の形態を含むが、データ処理の観点からではなく、リソグラフィの観点からである。より具体的には、上述の例では、レイアウト要素は、初期形状の幾何学形状を定める工程の一部として２つの群に分割された。しかし、これらの群からの要素は数学的に作業され（例えば、これらの例が示しているように、元の形状の拡大と単純な論理的組合せとを通じて）、それに応じてデータが分割されたが（すなわち、二重露光のように）、リソグラフィ作業は同じ工程内にあった。言い換えれば、二重露光二重パターン形成とは異なり、第２の要素をパターン形成するのに２回目のリソグラフィ作業を必要としない。

上述の実施形態では、スペーサ材料は、レイアウト要素の寸法及び配置を定めるのに用いられる。しかし、従来のスペーサ工程は、パターン密度の変化に起因してスペーサ幅において望ましいものよりも大きい変化を提供する場合がある。一方、上述の例が示しているように、一実施形態では、スペーサ材料は、特徴部自体ではなく要素間の空所を定めるのに用いられる。それに応じて、そのような実施では、スペーサ寸法の変化は、重要度が低いとすることができる。

更に、スペーサ幅の変化を低減するために、レイアウトの低密度区域内にパターンの充填をより均一にする付加的な補充パターン又はダミーパターンを追加することができる。例えば、基板にわたって又は基板の望ましい区域にわたってより均一なパターン密度が得られるように、実際のデバイスパターンが僅かしか存在しないか又は全く存在しない基板区域に、いかなる電気的機能も持たないパターンを追加することができる。パターン密度の均一性を高めることにより、スペーサの堆積の均一性を改善するのを助勢することができ、従って、様々な要素にわたってより均一なスペーサ幅が誘導される。一実施形態では、これらの付加的な補充パターンは、初期のパターンの堆積中に堆積させることができ、トリミングマスクを用いて除去することができる。それに応じて、この工程は、付加的マスク層を必要としないように実施することができる。更に、補充パターンの使用は、本明細書に説明したものに加えて他のスペーサパターン形成作業に適用することができる。

従来の教示は、例えば、４５ｎｍ及びそれ未満のような小さい寸法では、パターンの焼き付け適性を改善するために、論理回路用途のためのポリレベルのレイアウトは、格子状レイアウト又はリソグラフィに対して親和性の高いレイアウトとすべきであることを示している。また、そのような格子状パターンは、スペーサをより均一な環境に配置するのにも役立ち、従って、より良好なスペーサ均一性が得られる。セルの縁部では、均一性を更に改善するために、付加的パターンを配置することができる。上述のように、補充パターンの使用は、本明細書に説明したものに加えて他のスペーサパターン形成作業に適用することができる。

一実施形態では、スペーサの幅は、堆積工程、並びにエッチング処理に対処することによってモデル化することができる。一実施形態では特に、臨界寸法変化を防止又は低減するために、付加的パターンを配置するのに役立つように近接性への依存性を正確にモデル化することができる。

一実施形態では、スペーサの焼き付けは、リソグラフィではなく、薄膜堆積及びエッチング作業に依存するので、スペーサ工程は、スペーサのサイズを補正するのに光学近接補正（ＯＰＣ）を必要としない。それに応じて、スペーサパターンの寸法は、リソグラフィ処理による影響を受けない。特徴部の配置は、リソグラフィ処理によって影響を受ける可能性があるから、線が正しく配置されることを保証するのに役立つように、ＯＰＣを最初の層（初期パターン）に対して用いることができる。

初期の特徴部の焼き付けは、炭素ベースの材料のような厚い層の上部で、例えば、酸化珪素又は窒化珪素のような薄いハードマスクを用いて行うことができる。スペーサの望ましい厚み及び幅を得るために、層の厚みを調節することができる。層の厚みを調節する処理作業では、パターンを補充するのに用いられる材料は、レイアウト要素に必要な最終材料とすることができ、又は厚い下層（炭素ベースの材料）をエッチングするのに用いられることになるハードマスクとすることができる。最終的にこの積層体を下にある材料をエッチングするためのマスクとして用いることができる。

図４及び図５に関して示した例では、８０のパターンにおいて定められた縁部は、ＯＰＣからの恩典を得る。例えば、ＯＰＣは、８０を定め、及び従って最終構造体７７を定めるのに用いることができ、また、構造体７８を定めることができる。しかし、構造体７８では、スペーサ幅に対処すべきである。この場合には、スペーサ幅のモデルが既知である場合、構造体７８が正しくサイズ判断されることを保証するために、８０のパターンに関するＯＰＣ計算においてスペーサ幅に対処することができる。

図１及び図２を参照して説明したもののような他のスペーサ技術における３つのリソグラフィレベルと比較して、上述の例では、工程例が、２つのリソグラフィレベル（初回の露光及びトリミング）しか必要としないことが分る。

基板という用語は、上部に材料の層が配置されるあらゆる材料を指す上で用いることができる。基板は、金属、セラミック、プラスチック、ガラス、及びその他の材料を含む多くの材料のうちのいずれか又は材料の組合せで構成することができる。基板は、例えば、ＧａＡｓ、Ｓｉ、ＳｉＧｅ、又はあらゆる他の半導体材料を含むことができ、例えば、ウェーハ及びダイ、又は上部に１つ又はそれよりも多くの層が形成された製作工程における構造体を含むあらゆる他の半導体構造体を含むことができる。

ツールという用語は、記載した機能を実行するように構成されたあらゆる装置を指す上で用いることができる。例えば、ツールは、１つ又はそれよりも多くのモジュールのアセンブリを含むことができ、ハードウエア、ソフトウエア、又はこれらの組合せで構成することができる。従って、例えば、ツールは、１つ又はそれよりも多くのソフトウエアモジュール、ハードウエアモジュール、ソフトウエア／ハードウエアモジュール、又はこれらのあらゆる組合せ又は組み替えのアセンブリとすることができる。別の例として、ツールは、計算デバイス、又はソフトウエアが作動するか又はハードウエアが実行される他の機器とすることができる。

本明細書に用いるモジュールという用語は、本発明の１つ又はそれよりも多くの実施形態に従って実施することができる機能の所定のユニットを表すことができる。本明細書に用いるモジュールは、ハードウエア、ソフトウエア、又はこれらの組合せというあらゆる形態を利用して実施することができる。例えば、モジュールを構成するのに、１つ又はそれよりも多くのプロセッサ、コントローラ、ＡＳＩＣ、ＰＬＡ、論理構成要素、ソフトウエアルーチン、又は他の機構を実施することができる。実施においては、本明細書に説明する様々なモジュールを別々のモジュール又は機能として実施することができ、説明した特徴は、部分的又は全体的に１つ又はそれよりも多くのモジュール間で共有することができる。言い換えれば、当業者には本説明を読解した後に明らかになるであろうが、本明細書に説明する様々な特徴及び機能は、いずれかの所定の用途において実施することができ、１つ又はそれよりも多くの別々の又は共有のモジュールにおける様々な組合せ及び組み替えで実施することができる。機能の様々な特徴又は要素は、別々のモジュールとして個別に説明又は特許請求することができるが、当業者は、これらの特徴及び機能を１つ又はそれよりも多くの共通のソフトウエア要素及びハードウエア要素の間で共有することができ、そのような説明が、そのような特徴又は機能を実行するのに別々のハードウエア要素又はソフトウエア要素が用いられることを必要とするか又は意味することにはならないことは理解されるであろう。

本明細書に説明した作業に関連して用いられる工程の構成要素又はモジュールが、全体的又は部分的にソフトウエアを用いて実行される場合には、一実施形態においてこれらのソフトウエア要素は、これらの作業に関して説明した機能を実行することができる計算モジュール又は処理モジュールを用いて作動するように実施することができる。１つのそのような計算モジュール例を図１２に示す。この計算モジュール例４００を用いて様々な実施形態を説明する。本説明を読解した後には、当業者には、他の計算モジュール又はアーキテクチャを用いて本発明を如何にして実施するかが明らかになるであろう。

ここで、図１２を参照すると、計算モジュール４００は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、及びノートブックコンピュータ、メインフレーム、スーパーコンピュータ、ワークステーション、又はサーバ、又は所定の用途又は環境に対して望ましい又は適切とすることができるあらゆる他の種類の専用又は汎用計算デバイス内に見られる計算機能又は処理機能を表すことができる。計算モジュール４００は、所定のデバイス内に組み込まれた又はそうでなければこのデバイスに対して利用可能な計算機能を表すことができる。例えば、計算モジュールは、他の電子デバイス内に得ることができる。計算モジュール４００は、例えば、プロセッサ４０４のような１つ又はそれよりも多くのプロセッサ又は処理デバイスを含むことができる。プロセッサ４０４は、例えば、マイクロプロセッサ、コントローラ、又は他の制御論理回路のような汎用又は専用処理エンジンを用いて実施することができる。図１２に示している例では、プロセッサ４０４は、バス４０３、又は計算モジュール４００が有する他の構成要素との対話を容易にする他の通信媒体に接続される。

計算モジュール４００は、主メモリ４０８と呼ぶ１つ又はそれよりも多くのメモリモジュールを含むことができる。例えば、情報、及びプロセッサ４０４によって実行される命令を記憶するために、好ましくは、ランダムアクセスメモリ（ＲＡＭ）又は他の動的メモリを用いることができる。主メモリ４０８は、プロセッサ４０４によって実行される命令の実行中に、一時変数又は他の中間情報を記憶するために用いることができる。同様に計算モジュール４００は、静的情報、及びプロセッサ４０４のための命令を記憶するためにバス４０３に結合された読取専用メモリ（ＲＯＭ）又は他の静的記憶デバイスを含むことができる。

計算モジュール４００は、例えば、媒体ドライブ４１２及び記憶ユニットインタフェース４２０を含むことができる１つ又はそれよりも多くの様々な形態の情報記憶機構４１０を含むことができる。媒体ドライブ４１２は、固定又は取外し可能の記憶媒体４１４をサポートするドライブ又は他の機構を含むことができる。例えば、ハードディスクドライブ、フロッピーディスクドライブ、磁気テープドライブ、光ディスクドライブ、ＣＤ又はＤＶＤドライブ（Ｒ又はＲＷ）、又は他の取外し可能又は固定の媒体ドライブである。それに応じて、記憶媒体４１４は、例えば、ハードディスク、フロッピーディスク、磁気テープ、カートリッジ、光ディスク、ＣＤ又はＤＶＤ、又は媒体ドライブ４１２によって読取り、書込み、又はアクセスが行われる他の固定媒体又は取外し可能媒体を含むことができる。これらの例が示すように、記憶媒体４１４は、特定のコンピュータソフトウエア又はデータが記憶されたコンピュータ使用可能記憶媒体を含むことができる。

代替的実施形態では、情報記憶機構４１０は、コンピュータプログラム又は他の命令又はデータを計算モジュール４００内にロードすることを可能にするための他の類似の媒介手段を含むことができる。そのような媒介手段は、例えば、固定又は取外し可能の記憶ユニット４２２とインタフェース４２０とを含むことができる。そのような記憶ユニット４２２とインタフェース４２０の例は、プログラムカートリッジとカートリッジインタフェース、取外し可能メモリ（例えば、フラッシュメモリ又は他の取外し可能メモリモジュール）とメモリスロット、ＰＣＭＣＩＡスロットとカード、並びに他の固定又は取外し可能の記憶ユニット４２２と、記憶ユニット４２２から計算モジュール４００へとソフトウエア及びデータを転送することを可能にするインタフェース４２０を含むことができる。

また、計算モジュール４００は、通信インタフェース４２４を含むことができる。通信インタフェース４２４は、計算モジュール４００と外部デバイスとの間でソフトウエア及びデータを転送することを可能にするために用いることができる。通信インタフェース４２４の例は、モデム又はソフトモデム、ネットワークインタフェース（「イーサネット」、ネットワークインタフェースカード、ＷｉＭｅｄｉａ、８０２．ＸＸ、又は他のインタフェース等）、通信ポート（例えば、ＵＳＢポート、ＩＲポート、ＲＳ２３２ポート、Ｂｌｕｅｔｏｏｔｈインタフェース、又は他のポート等）、又は他の通信インタフェースを含むことができる。通信インタフェース４２４を通じて転送されるソフトウエア及びデータは、一般的に、所定の通信インタフェース４２４によって交換することができる電子信号、電磁信号、光信号、又は他の信号とすることができる信号に乗せて伝送することができる。これらの信号は、チャンネル４２８を通じて通信インタフェース４２４に供給される。このチャンネル４２８は、信号を伝送することができ、有線媒体又は無線媒体を用いて実施することができる。チャンネルのいくつかの例は、電話線、セルラーリンク、ＲＦリンク、光リンク、ネットワークインタフェース、局所及び広域のネットワーク、並びに他の有線又は無線の通信チャンネルを含むことができる。

この文献では、「コンピュータプログラム媒体」及び「コンピュータ使用可能媒体」という用語は、例えば、メモリ４０８、記憶ユニット４２０、媒体４１４、及びチャンネル４２８上の信号のような媒体を一般的に指す上で用いる。これら及びその他の様々な形態のコンピュータプログラム媒体又はコンピュータ使用可能媒体は、実行に向けて処理デバイスに１つ又はそれよりも多くの命令の１つ又はそれよりも多くのシーケンスを伝送することに係わるとすることができる。媒体上に具現化されたそのような命令を一般的に「コンピュータプログラムコード」又は「コンピュータプログラム製品」（コンピュータプログラムの形態又は他の群にまとめることができる）と呼ぶ。そのような命令は、実行された時に、計算モジュール４００に対して本明細書に解説した通りに本発明の特徴又は機能を実行させることを可能にすることができる。

本発明の様々な実施形態を上述したが、これらの実施形態は、一例としてのみ提供したものであり、限定的なものとして提供したものではないことを理解すべきである。同様に、様々な図は、本発明におけるアーキテクチャ又は他の構成の例を示す場合があり、これは、本発明に含めることができる特徴及び機能を理解するのを助けるために提供したものである。本発明は、例示しているアーキテクチャ又は構成の例に制限されず、望ましい特徴は、様々な別のアーキテクチャ及び構成を用いて実施することができる。実際に、当業者には、本発明の望ましい特徴を実施するのに別の機能、論理的又は物理的な分割、及び構成を如何に実施することができるかは明らかであろう。また、本明細書に示すもの以外の複数の異なる構成モジュール名を様々な分割に付与することができる。更に、流れ図、作業説明、及び方法の特許請求に関して、本明細書において作業を提供した順序は、前後関係によって別途指定されていない限り、様々な実施形態を記載する機能を同じ順序で実行するように実施することを要求することにはならない。

本発明を種々の例示的な実施形態及び実施例を用いて上述したが、個々の実施形態のうちの１つ又はそれよりも多くにおいて説明した様々な特徴、態様、及び機能は、それらの適用性において、これらを説明するのに用いた特定的な実施形態に限定されず、本発明の他の実施形態のうちの１つ又はそれよりも多くに対して単独又は様々な組合せで、そのような実施形態を説明したか否か、及びそのような特徴が説明された一部の実施形態であると提供したか否かに関わらず、それを適用することができることを理解すべきである。従って、本発明の幅及び範囲は、上述の例示的な実施形態のうちのいかなるものによっても限定されるべきではない。

本文献に対して用いる用語及び表現、並びにこれらの変形は、別途明示しない限り、限定的であることとは反対に制約のないものと解釈すべきである。この例として、「含む」という用語は、「非限定的に含む」又は類似のことを意味するものとして読解すべきであり、「例」という用語は、解説中の項目の例示的な事例を提供するのに用いるものであり、網羅的なもの又はこれらの項目の限定的な一覧ではなく、用語「ａ」又は「ａｎ」は、「少なくとも１つ」、「１つ又はそれよりも多く」、又は類似のことを意味すると読解すべきであり、「通例の」、「従来の」、「通常の」、「標準の」、「公知の」のような形容詞、及び類似の意味を有する用語は、説明する項目を所定の期間に限定するか又は所定の時点で利用可能な項目に限定するものと解釈すべきではなく、現時点又はそれ以後のあらゆる時点で利用可能又は公知のものになる可能性がある従来の、通常の、又は標準の技術を網羅すると読解すべきである。同様に、本文献が、当業者に対して明らか又は公知になる技術に言及する場合には、そのような技術は、現時点又はそれ以後のあらゆる時点において当業者に対して明らか又は公知になるものを網羅する。

「及び」という接続詞を用いて関連付けられる項目群は、これらの項目の各全てのものが群に存在することを必要とすると読解すべきではなく、別途明示しない限り、「及び／又は」として読解すべきである。同様に、「又は」という接続詞で関連付けられる項目群は、この群内では相互排他性を必要とすると読解すべきではなく、別途明示しない限り、同様に「及び／又は」として読解すべきである。更に、本発明の項目、要素、又は構成要素は、単一のものとして説明又は特許請求する場合があるが、単一のものに限定することを明示しない限り、複数のものが本発明の範囲にあるように考えられている。

一部の事例における「１つ又はそれよりも多く」、「少なくとも」、「〜であるが、限定されない」、又は他の類似の表現のような広義化用語及び広義化表現の存在は、そのような広義化表現が不在である箇所では狭義の場合が考えられているか又は必要とすることを意味していると読解すべきではない。「モジュール」という用語の使用は、モジュールの一部として説明又は特許請求している構成要素又は機能が、全て共通のパッケージ内に構成されることを意味しない。実際に、モジュールが有する様々な構成要素のうちのいずれか又は全ては、制御論理構成要素であるか又は他の構成要素であるかに関わらず、単一のパッケージ内に組み合わせるか又は別々に維持することができ、更に複数の群又はパッケージ内又は複数の位置にわたって配分することができる。

更に、本明細書に示す様々な実施形態は、例示的なブロック図、流れ図、及びその他の図を用いて説明した。当業者には本文献を読解した後に明らかになるであろうが、図示の実施形態及びその様々な代替形態は、図示の例に縛られることなく実施することができる。例えば、ブロック図及びそれに付随する説明は、特定のアーキテクチャ又は構成を要求するものと解釈すべきではない。

１０ 犠牲層
１５ ハードマスク層
２０ パターン形成される実際の層
１００ 工程の最初の部分

Claims (24)

1. 半導体デバイスの製作中にレイアウト要素をパターン形成する方法であって、
   レイアウト要素の臨界特徴部を１回の露光を用いて形成する初期パターンを形成するために、第１の材料の層を堆積させて該層にパターン形成する段階と、
   基板上の前記第１のパターンの上にスペーサ材料を堆積させ、該スペーサ材料が、該第１のパターンに隣接しては残るが、該基板の他の区域から除去されるように該スペーサ材料をエッチングする段階と、
   前記スペーサ材料をスペーサパターン内に残置しながら前記基板から前記初期パターンを除去する段階と、
   前記スペーサパターンを最終材料で補充する段階と、
   前記レイアウト要素の寸法を超える前記最終材料の部分を除去するために前記補充されたパターンを整える段階と、
   を含むことを特徴とする方法。
2. 前記補充されたパターンを整えた後に残っているスペーサ材料を除去する段階を更に含むことを特徴とする請求項１に記載の方法。
3. 前記初期パターンを判断する段階、
   を更に含み、
   前記初期パターンを判断する段階は、
   第１及び第２のレイアウト要素を選択する段階と、
   サイズ変更された第１の要素の外形のデータ表現を定める段階と、
   前記初期パターンのデータ表現に到達するために、前記第１の要素の前記外形の前記データ表現を前記第２の要素のデータ表現と組み合わせる段階と、
   を含む、
   ことを特徴とする請求項１に記載の方法。
4. 前記第１の要素の前記外形の前記データ表現を前記第２の要素の前記データ表現と組み合わせる段階は、該第１の要素の該外形の該データ表現と該第２の要素の該データ表現との論理ＯＲを取る段階を含むことを特徴とする請求項３に記載の方法。
5. サイズ変更された第１の要素の外形のデータ表現を定める段階は、前記第１のレイアウト要素をサイズ変更する段階と、該サイズ変更されたデータ要素の外形を選択する段階と、該外形のデータ表現を定める段階とを含むことを特徴とする請求項３に記載の方法。
6. 前記第１のレイアウト要素をサイズ変更する段階は、各寸法においてスペーサ幅２つ分だけ該第１のレイアウト要素をサイズ変更する段階を含むことを特徴とする請求項５に記載の方法。
7. 前記初期パターンを判断する段階、
   を更に含み、
   前記初期パターンを判断する段階は、
   第１及び第２のレイアウト要素を選択する段階と、
   前記第１のレイアウト要素をサイズ変更し、該サイズ変更された第１の要素のデータ表現を定める段階と、
   前記サイズ変更された第１の要素の前記データ表現を前記第２の要素のデータ表現と組み合わせる段階と、
   前記初期パターンの表現に到達するために、前記第１の要素のデータ表現を前記サイズ変更された第１の要素のデータ表現と前記第２の要素のデータ表現との前記組合せと組み合わせる段階と、
   を含む、
   ことを特徴とする請求項１に記載の方法。
8. 前記第１の要素の外形の前記データ表現を前記第２の要素の前記データ表現と組み合わせる段階は、該第１の要素の該外形の該データ表現と該第２の要素の該データ表現との論理ＯＲを取る段階を含むことを特徴とする請求項７に記載の方法。
9. 前記第１の要素のデータ表現を前記サイズ変更された第１の要素のデータ表現と前記第２の要素のデータ表現との前記組合せと組み合わせる段階は、該第１の要素のデータ表現と、該サイズ変更された第１の要素のデータ表現と該第２の要素のデータ表現との該組合せとの論理ＡＮＤ−ＮＯＴを取る段階を含むことを特徴とする請求項７に記載の方法。
10. 前記スペーサパターンは、前記レイアウト要素自体ではなく該要素間の空所を定めるのに用いられることを特徴とする請求項１に記載の方法。
11. 複数の層を有する半導体デバイスであって、
    層が、スペーサ二重パターン形成工程によって形成された一連の要素を含み、
    その方法は、
    レイアウト要素の臨界特徴部を１回の露光を用いて形成する初期パターンを形成するために、第１の材料の層を堆積させて該層にパターン形成する段階と、
    基板上の前記第１のパターンの上にスペーサ材料を堆積させ、該スペーサ材料が、該第１のパターンに隣接しては残るが、該基板の他の区域から除去されるように該スペーサ材料をエッチングする段階と、
    前記スペーサ材料をスペーサパターン内に残置しながら前記基板から前記初期パターンを除去する段階と、
    前記スペーサパターンを最終材料で補充する段階と、
    前記レイアウト要素の寸法を超える前記最終材料の部分を除去するために前記補充されたパターンを整える段階と、
    を含む、
    ことを特徴とする半導体デバイス。
12. 前記レイアウト要素は、２つのマスク層のみを用いて形成されることを特徴とする請求項１１に記載の半導体デバイス。
13. 前記方法は、前記初期パターンを判断する段階を更に含み、
    前記初期パターンを判断する前記工程は、
    第１及び第２のレイアウト要素を選択する段階と、
    サイズ変更された第１の要素の外形のデータ表現を定める段階と、
    前記初期パターンのデータ表現に到達するために、前記第１の要素の前記外形の前記データ表現を前記第２の要素のデータ表現と組み合わせる段階と、
    を含む、
    ことを特徴とする請求項１１に記載の半導体デバイス。
14. 前記第１の要素の前記外形の前記データ表現を前記第２の要素の前記データ表現と組み合わせる段階は、該第１の要素の該外形の該データ表現と該第２の要素の該データ表現との論理ＯＲを取る段階を含むことを特徴とする請求項１３に記載の半導体デバイス。
15. サイズ変更された第１の要素の外形のデータ表現を定める段階は、前記第１のレイアウト要素をサイズ変更する段階と、該サイズ変更されたデータ要素の外形を選択する段階と、該外形のデータ表現を定める段階とを含むことを特徴とする請求項１３に記載の半導体デバイス。
16. 前記第１のレイアウト要素をサイズ変更する段階は、各寸法においてスペーサ幅２つ分だけ該第１のレイアウト要素をサイズ変更する段階を含むことを特徴とする請求項１５に記載の半導体デバイス。
17. 前記方法は、前記初期パターンを判断する段階を更に含み、該初期パターンを判断する該工程は、
    第１及び第２のレイアウト要素を選択する段階と、
    前記第１のレイアウト要素をサイズ変更し、該サイズ変更された第１の要素のデータ表現を定める段階と、
    前記サイズ変更された第１の要素の前記データ表現を前記第２の要素のデータ表現と組み合わせる段階と、
    前記初期パターンの表現に到達するために、前記第１の要素のデータ表現を前記サイズ変更された第１の要素のデータ表現と前記第２の要素のデータ表現との前記組合せと組み合わせる段階と、
    を含む、
    ことを特徴とする請求項１１に記載の半導体デバイス。
18. 集積回路のためのレイアウトファイルを発生させる方法であって、
    回路に対する第１及び第２のレイアウト要素を選択する段階と、
    サイズ変更された第１の要素の外形のデータ表現を定める段階と、
    初期パターンのデータ表現に到達するために、前記第１の要素の前記外形の前記データ表現を前記第２の要素のデータ表現と組み合わせる段階と、
    を含むことを特徴とする方法。
19. 前記第１の要素の前記外形の前記データ表現を前記第２の要素の前記データ表現と組み合わせる段階は、該第１の要素の該外形の該データ表現と該第２の要素の該データ表現との論理ＯＲを取る段階を含むことを特徴とする請求項１８に記載の方法。
20. サイズ変更された第１の要素の外形のデータ表現を定める段階は、前記第１のレイアウト要素をサイズ変更する段階と、該サイズ変更されたデータ要素の外形を選択する段階と、該外形のデータ表現を定める段階とを含むことを特徴とする請求項１８に記載の方法。
21. パターンを基板上に結像するのに用いられるフォトマスクを作成するためのデータセットを生成する方法であって、
    第１及び第２のレイアウト要素を選択する段階と、
    前記第１のレイアウト要素をサイズ変更し、該サイズ変更された第１の要素のデータ表現を定める段階と、
    前記サイズ変更された第１の要素の前記データ表現を前記第２の要素のデータ表現と組み合わせる段階と、
    初期パターンの表現に到達するために、前記第１の要素のデータ表現を前記サイズ変更された第１の要素のデータ表現と前記第２の要素のデータ表現との前記組合せと組み合わせる段階と、
    を含むことを特徴とする方法。
22. 前記第１の要素の前記外形の前記データ表現を前記第２の要素の前記データ表現と組み合わせる段階は、該第１の要素の該外形の該データ表現と該第２の要素の該データ表現との論理ＯＲを取る段階を含むことを特徴とする請求項１８に記載の方法。
23. 前記第１の要素のデータ表現を前記サイズ変更された第１の要素のデータ表現と前記第２の要素のデータ表現との前記組合せと組み合わせる段階は、該第１の要素のデータ表現と、該サイズ変更された第１の要素のデータ表現と該第２の要素のデータ表現との該組合せとの論理ＡＮＤ−ＮＯＴを取る段階を含むことを特徴とする請求項１８に記載の方法。
24. コンピュータ使用可能媒体上に具現化されたコンピュータプログラム製品によって実行されることを特徴とする請求項１８に記載の方法。

Images