JPH0562932A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0562932A JPH0562932A JP22299691A JP22299691A JPH0562932A JP H0562932 A JPH0562932 A JP H0562932A JP 22299691 A JP22299691 A JP 22299691A JP 22299691 A JP22299691 A JP 22299691A JP H0562932 A JPH0562932 A JP H0562932A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- interface
- ion
- tisi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明は、半導体素子における配線部の特に
コンタクト部の形成方法に関するものであり、配線とし
てのＡｌに対するバリア性の向上を図ることを目的とす
るものである。 【構成】 前記目的のために本発明では、基板２１上に
Ｔｉ膜２６を形成した後、Ｎ２７をイオン注入してＴｉ
膜と下地Ｓｉとの界面をイオンミキシングするか、前記
界面近傍にＮリッチな層を設けるかして、その後熱処理
してＴｉＮ膜２９とＴｉＳｉ膜２８を形成するようにし
た。
コンタクト部の形成方法に関するものであり、配線とし
てのＡｌに対するバリア性の向上を図ることを目的とす
るものである。 【構成】 前記目的のために本発明では、基板２１上に
Ｔｉ膜２６を形成した後、Ｎ２７をイオン注入してＴｉ
膜と下地Ｓｉとの界面をイオンミキシングするか、前記
界面近傍にＮリッチな層を設けるかして、その後熱処理
してＴｉＮ膜２９とＴｉＳｉ膜２８を形成するようにし
た。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子における
配線部の特にコンタクト部の形成方法に関するものであ
る。
配線部の特にコンタクト部の形成方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子における配線構造は従来、図
３に示す従来例１のように形成されている。ＩＣ基板１
に素子分離のための絶縁膜２（例えばＳｉＯ2 ）、拡散
層３を形成した後、絶縁膜４（例えばＢＰＳＧ）をＣＶ
Ｄ法にて形成する。その後コンタクトとなる開孔部５を
形成し、配線となるＡｌ−Ｓｉ系合金膜６をスパッタ法
で形成し、配線パターンをホトリソ（ホトリソグラフ
ィ）、エッチングで得る。これによって半導体素子が完
成する。しかしながらコンタクト孔５底部のＳｉとＡｌ
−Ｓｉ系合金界面において、後工程の熱処理によってＡ
ｌ−Ｓｉ系合金膜中に含まれるＳｉが固相エピタキシャ
ル成長をおこし、コンタクト部における抵抗増大をまね
く。これは集積度が増加するにつれて影響は大きくな
る。そのため、Ａｌ−Ｓｉ合金膜とＳｉとの間に高融点
金属系の膜（バリアメタルと呼ぶ）をはさみ、Ｓｉの固
相エピタキシャルを抑える技術が開発されている。特に
有望なものはＴｉＮ膜である。その例を従来例２として
図４に示す。ＩＣ基板１１上に先程と同様に素子分離絶
縁膜１２，拡散層１３を形成した後、層間絶縁膜１４を
形成し、コンタクトとなる開孔部１５を形成する。そし
てスパッタ法によりＴｉ膜１６を形成した後、Ｎ2 雰囲
気でランプアニール法を用いて７００〜８００℃、３０
秒の熱処理を行なう。これによって絶縁膜１４上のＴｉ
膜１６はＴｉＮ膜１６ａに、コンタクト孔１５の底部は
ＴｉＮ膜１６ａとＴｉＳｉx 膜１６ｂとなる。その後Ａ
ｌ−Ｓｉ系合金膜１７をスパッタ法で形成しホトリソ，
エッチングによりパターニングする。
３に示す従来例１のように形成されている。ＩＣ基板１
に素子分離のための絶縁膜２（例えばＳｉＯ2 ）、拡散
層３を形成した後、絶縁膜４（例えばＢＰＳＧ）をＣＶ
Ｄ法にて形成する。その後コンタクトとなる開孔部５を
形成し、配線となるＡｌ−Ｓｉ系合金膜６をスパッタ法
で形成し、配線パターンをホトリソ（ホトリソグラフ
ィ）、エッチングで得る。これによって半導体素子が完
成する。しかしながらコンタクト孔５底部のＳｉとＡｌ
−Ｓｉ系合金界面において、後工程の熱処理によってＡ
ｌ−Ｓｉ系合金膜中に含まれるＳｉが固相エピタキシャ
ル成長をおこし、コンタクト部における抵抗増大をまね
く。これは集積度が増加するにつれて影響は大きくな
る。そのため、Ａｌ−Ｓｉ合金膜とＳｉとの間に高融点
金属系の膜（バリアメタルと呼ぶ）をはさみ、Ｓｉの固
相エピタキシャルを抑える技術が開発されている。特に
有望なものはＴｉＮ膜である。その例を従来例２として
図４に示す。ＩＣ基板１１上に先程と同様に素子分離絶
縁膜１２，拡散層１３を形成した後、層間絶縁膜１４を
形成し、コンタクトとなる開孔部１５を形成する。そし
てスパッタ法によりＴｉ膜１６を形成した後、Ｎ2 雰囲
気でランプアニール法を用いて７００〜８００℃、３０
秒の熱処理を行なう。これによって絶縁膜１４上のＴｉ
膜１６はＴｉＮ膜１６ａに、コンタクト孔１５の底部は
ＴｉＮ膜１６ａとＴｉＳｉx 膜１６ｂとなる。その後Ａ
ｌ−Ｓｉ系合金膜１７をスパッタ法で形成しホトリソ，
エッチングによりパターニングする。
【０００３】このような方法を用いることにより、コン
タクト孔底部のＳｉとＡｌ−Ｓｉ系合金膜との間に金属
をはさんだので、Ｓｉの固相エピタキシャル成長は抑制
され、かつＡｌとＳｉの反応もなく良好な特性を持つ半
導体素子が得られるものである。
タクト孔底部のＳｉとＡｌ−Ｓｉ系合金膜との間に金属
をはさんだので、Ｓｉの固相エピタキシャル成長は抑制
され、かつＡｌとＳｉの反応もなく良好な特性を持つ半
導体素子が得られるものである。
【０００４】
【発明が解決しようとする課題】しかしながらＴｉをラ
ンプアニール法によって熱処理を施した時、下からはコ
ンタクト孔底部ＳｉとＴｉが反応しＴｉＳｉX になり、
上からはＴｉとＮ2 が反応してＴｉＮになる。ＴｉＳｉ
の方がＴｉＮよりも形成されやすいため、コンタクト孔
底部においてはＴｉＮよりもＴｉＳｉの膜厚の方が厚く
なる。ＴｉＳｉ膜はバリヤ性に劣り、Ａｌとも反応しや
すいためバリヤメタルには適さず、上層の薄いＴｉＮし
かバリヤメタルにならず、後工程の熱処理によっては薄
いためバリヤ性がなくなり、リーク電流が増大する。ま
たコンタクト孔底部のＳｉの自然酸化膜の存在により、
ＴｉとＳｉがランプアニールでも均一に反応せず一部で
は厚く、一部では薄い凹凸のあるＴｉＳｉX を形成して
しまうため、特に集積度が高く薄い拡散層の場合では拡
散層をつき抜け、リーク電流が増大し、技術的に満足で
きるものは得られなかった。
ンプアニール法によって熱処理を施した時、下からはコ
ンタクト孔底部ＳｉとＴｉが反応しＴｉＳｉX になり、
上からはＴｉとＮ2 が反応してＴｉＮになる。ＴｉＳｉ
の方がＴｉＮよりも形成されやすいため、コンタクト孔
底部においてはＴｉＮよりもＴｉＳｉの膜厚の方が厚く
なる。ＴｉＳｉ膜はバリヤ性に劣り、Ａｌとも反応しや
すいためバリヤメタルには適さず、上層の薄いＴｉＮし
かバリヤメタルにならず、後工程の熱処理によっては薄
いためバリヤ性がなくなり、リーク電流が増大する。ま
たコンタクト孔底部のＳｉの自然酸化膜の存在により、
ＴｉとＳｉがランプアニールでも均一に反応せず一部で
は厚く、一部では薄い凹凸のあるＴｉＳｉX を形成して
しまうため、特に集積度が高く薄い拡散層の場合では拡
散層をつき抜け、リーク電流が増大し、技術的に満足で
きるものは得られなかった。
【０００５】この発明は以上述べたＴｉの熱処理を行な
った際、ＴｉＮよりもＴｉＳｉx の方が形成されやす
く、Ａｌに対するバリア性が悪いという問題点を除去す
るため、ＮをＴｉにイオン注入（以下インプラと称
す）、後の熱処理で形成されるＴｉＮの厚さを厚くし、
耐熱処理性の高い、半導体装置の配線を提供することを
目的とする。
った際、ＴｉＮよりもＴｉＳｉx の方が形成されやす
く、Ａｌに対するバリア性が悪いという問題点を除去す
るため、ＮをＴｉにイオン注入（以下インプラと称
す）、後の熱処理で形成されるＴｉＮの厚さを厚くし、
耐熱処理性の高い、半導体装置の配線を提供することを
目的とする。
【０００６】
【課題を解決するための手段】前述の目的のためにこの
発明は、半導体素子の製造方法においてＴｉ膜形成後に
第１の実施例としてＮをインプラし、ＴｉとＳｉとの界
面をイオンミキシングをし、第２の実施例としてＮをＴ
ｉとＳｉとの界面近傍のＴｉ側に注入し、両実施例とも
その後Ｎ2 雰囲気で熱処理を行うようにしたものであ
る。
発明は、半導体素子の製造方法においてＴｉ膜形成後に
第１の実施例としてＮをインプラし、ＴｉとＳｉとの界
面をイオンミキシングをし、第２の実施例としてＮをＴ
ｉとＳｉとの界面近傍のＴｉ側に注入し、両実施例とも
その後Ｎ2 雰囲気で熱処理を行うようにしたものであ
る。
【０００７】
【作用】前述した様に、この発明によればＴｉ膜形成後
にＴｉ／Ｓｉ界面のＴｉ側にＮをイオン注入したので、
後のＮ2 中での熱処理により形成されるＴｉＳｉx 層の
薄膜化、ＴｉＮ層の膜厚化が可能となる。このため、後
の工程における熱処理に際し、Ａｌ−Ｓｉ系合金に対す
るバリア性が増し、高信頼性のコンタクトを有する半導
体装置の実現が可能となる。
にＴｉ／Ｓｉ界面のＴｉ側にＮをイオン注入したので、
後のＮ2 中での熱処理により形成されるＴｉＳｉx 層の
薄膜化、ＴｉＮ層の膜厚化が可能となる。このため、後
の工程における熱処理に際し、Ａｌ−Ｓｉ系合金に対す
るバリア性が増し、高信頼性のコンタクトを有する半導
体装置の実現が可能となる。
【０００８】
【実施例】図１に本発明の第１の実施例の工程断面図を
示す。
示す。
【０００９】まず図１（ａ）に示すように、従来同様Ｉ
Ｃ基板２１に素子分離のための絶縁膜２２（例えばＳｉ
Ｏ2 ）を形成し、拡散層２３を形成した後、層間絶縁膜
２４（例えばＢＰＳＧ）をＣＶＤ法にて５０００Å形成
する。その後ホトリソ，エッチングにより拡散層２３上
にコンタクト孔２５を形成する。コンタクト孔２５のエ
ッチングはＲＩＥ（反応性イオンエッチング技術）を用
い、Ｃ2 Ｆ6 １５sccm,CHF3 ２０sccm，圧力８０Ｐａ，
ＲＦパワー４００Ｗで行う。コンタクト孔２５開孔後Ｔ
ｉ膜２６をスパッタ法にて５００〜１０００Å形成す
る。その後インプラ法によってＮイオン２７をＴｉ膜２
６と下地Ｓｉとの界面に投影飛程ＲＰを持つように打ち
込む。そのドーズ量は１×１０14〜１×１０17ions／cm
2 で行う。即ちイオンミキシングするのである。
Ｃ基板２１に素子分離のための絶縁膜２２（例えばＳｉ
Ｏ2 ）を形成し、拡散層２３を形成した後、層間絶縁膜
２４（例えばＢＰＳＧ）をＣＶＤ法にて５０００Å形成
する。その後ホトリソ，エッチングにより拡散層２３上
にコンタクト孔２５を形成する。コンタクト孔２５のエ
ッチングはＲＩＥ（反応性イオンエッチング技術）を用
い、Ｃ2 Ｆ6 １５sccm,CHF3 ２０sccm，圧力８０Ｐａ，
ＲＦパワー４００Ｗで行う。コンタクト孔２５開孔後Ｔ
ｉ膜２６をスパッタ法にて５００〜１０００Å形成す
る。その後インプラ法によってＮイオン２７をＴｉ膜２
６と下地Ｓｉとの界面に投影飛程ＲＰを持つように打ち
込む。そのドーズ量は１×１０14〜１×１０17ions／cm
2 で行う。即ちイオンミキシングするのである。
【００１０】その後Ｎ2 雰囲気にて７００℃〜８５０
℃、３０秒のランプアニールを行う。これにより図２
（ｂ）のように、コンタクト孔２５の底部のＴｉ膜２６
と拡散層２３の部分はＴｉＳｉ膜２８とＴｉＮ膜２９に
なり層間絶縁膜２４上のＴｉ膜２６はＴｉＮ膜２９にな
る。その後Ａｌ−Ｓｉ系合金膜３０をスパッタ法にて５
０００Å形成しホトリソ，エッチングを行って下地のＴ
ｉＮ膜２９とともにパターニングする。この第１の実施
例ではＴｉ膜形成後に少くともＴｉとＳｉとの界面にＮ
をインプラしイオンミキシングを行ったので、アニール
を行っても下地Ｓｉ上の自然酸化膜の存在によるＴｉＳ
ｉ膜形成時のバラツキは抑えられ均一なＴｉＳｉ膜が形
成される。かつ、ＮがＴｉと下地Ｓｉ界面に存在するた
め界面でもＴｉＮ化が進みＴｉＳｉの膜厚も薄くなり、
ＴｉＮの膜厚は厚くなるのである。
℃、３０秒のランプアニールを行う。これにより図２
（ｂ）のように、コンタクト孔２５の底部のＴｉ膜２６
と拡散層２３の部分はＴｉＳｉ膜２８とＴｉＮ膜２９に
なり層間絶縁膜２４上のＴｉ膜２６はＴｉＮ膜２９にな
る。その後Ａｌ−Ｓｉ系合金膜３０をスパッタ法にて５
０００Å形成しホトリソ，エッチングを行って下地のＴ
ｉＮ膜２９とともにパターニングする。この第１の実施
例ではＴｉ膜形成後に少くともＴｉとＳｉとの界面にＮ
をインプラしイオンミキシングを行ったので、アニール
を行っても下地Ｓｉ上の自然酸化膜の存在によるＴｉＳ
ｉ膜形成時のバラツキは抑えられ均一なＴｉＳｉ膜が形
成される。かつ、ＮがＴｉと下地Ｓｉ界面に存在するた
め界面でもＴｉＮ化が進みＴｉＳｉの膜厚も薄くなり、
ＴｉＮの膜厚は厚くなるのである。
【００１１】図に本発明の第２の実施例の工程断面図を
示す。
示す。
【００１２】まず、第１の実施例同様図２（ａ）に示す
ように、ＩＣ基板２１に素子分離のための絶縁膜２２
（例えばＳｉＯ2 ）を形成し、拡散層２３を形成した
後、層間絶縁膜２４（例えばＢＰＳＧ）をＣＶＤ法にて
５０００Å形成する。その後ホトリソ，エッチングによ
り拡散層２３上にコンタクト孔２５を形成する。コンタ
クト孔２５のエッチングはＲＩＥを用いて第１の実施例
と同じに行う。コンタクト孔２５開孔後Ｔｉ膜２６をス
パッタ法にて５００〜１０００Å形成する。その後イン
プラ法によってＮイオン２７をＴｉとＳｉとの界面近傍
のＴｉ側に注入する。この時の注入の深さはＴｉの厚さ
により異なり、ＬＳＳ理論からの投影飛程Ｒｐとその標
準偏差ΔＲｐとすると、Ｒｐ＋１〜３ΔＲｐがＴｉの膜
厚になるよう注入エネルギーを選択する。つまりＮリッ
チな層を形成するのである。又そのドーズ量は１×１０
14〜１×１０17ions／cm2 とする。その後Ｎ2 雰囲気に
て７００〜８５０℃、３０秒から２分のランプアニール
を行なう。これにより、コンタクト底部Ｔｉ膜２６と拡
散層２３の部分は図２（ｂ）の拡大図のように、注入し
たＮのためにＴｉＮ層２９がＴｉ／Ｓｉ界面のＴｉ側に
あらかじめ形成されるので、ＳｉからのＴｉＳｉ化がこ
の層によりブロックされ、ＴｉＳｉ化が抑制され、Ｔｉ
Ｓｉx 層２８がうすくなる。Ｔｉの表面からはＴｉＮが
形成されるためにＴｉＮ層の厚さが厚く形成できる。
ように、ＩＣ基板２１に素子分離のための絶縁膜２２
（例えばＳｉＯ2 ）を形成し、拡散層２３を形成した
後、層間絶縁膜２４（例えばＢＰＳＧ）をＣＶＤ法にて
５０００Å形成する。その後ホトリソ，エッチングによ
り拡散層２３上にコンタクト孔２５を形成する。コンタ
クト孔２５のエッチングはＲＩＥを用いて第１の実施例
と同じに行う。コンタクト孔２５開孔後Ｔｉ膜２６をス
パッタ法にて５００〜１０００Å形成する。その後イン
プラ法によってＮイオン２７をＴｉとＳｉとの界面近傍
のＴｉ側に注入する。この時の注入の深さはＴｉの厚さ
により異なり、ＬＳＳ理論からの投影飛程Ｒｐとその標
準偏差ΔＲｐとすると、Ｒｐ＋１〜３ΔＲｐがＴｉの膜
厚になるよう注入エネルギーを選択する。つまりＮリッ
チな層を形成するのである。又そのドーズ量は１×１０
14〜１×１０17ions／cm2 とする。その後Ｎ2 雰囲気に
て７００〜８５０℃、３０秒から２分のランプアニール
を行なう。これにより、コンタクト底部Ｔｉ膜２６と拡
散層２３の部分は図２（ｂ）の拡大図のように、注入し
たＮのためにＴｉＮ層２９がＴｉ／Ｓｉ界面のＴｉ側に
あらかじめ形成されるので、ＳｉからのＴｉＳｉ化がこ
の層によりブロックされ、ＴｉＳｉ化が抑制され、Ｔｉ
Ｓｉx 層２８がうすくなる。Ｔｉの表面からはＴｉＮが
形成されるためにＴｉＮ層の厚さが厚く形成できる。
【００１３】この後、図２（ｃ）のようにＡｌ−Ｓｉ系
合金膜３０をスパッタ法にて５０００Å形成し、ホトリ
ソ，エッチングを行って、下地のＴｉＮ膜２９とともに
パターニングする。
合金膜３０をスパッタ法にて５０００Å形成し、ホトリ
ソ，エッチングを行って、下地のＴｉＮ膜２９とともに
パターニングする。
【００１４】
【発明の効果】以上詳細に説明した様に、この発明によ
ればＴｉ膜形成後に少くともＴｉ／Ｓｉ界面にＮをイオ
ン注入し、イオンミキシング或いはＴｉＮ層をあらかじ
め形成するようにしたので、後のＮ2 中での熱処理によ
り形成されるＴｉＳｉ層の薄膜化、ＴｉＮ層の膜厚化が
可能となる。
ればＴｉ膜形成後に少くともＴｉ／Ｓｉ界面にＮをイオ
ン注入し、イオンミキシング或いはＴｉＮ層をあらかじ
め形成するようにしたので、後のＮ2 中での熱処理によ
り形成されるＴｉＳｉ層の薄膜化、ＴｉＮ層の膜厚化が
可能となる。
【００１５】このため、後の工程における熱処理に際
し、Ａｌ−Ｓｉ系合金に対するバリア性が増し、リーク
電流の少い低抵抗な高信頼性のコンタクトを有する半導
体装置の実現が可能となる。
し、Ａｌ−Ｓｉ系合金に対するバリア性が増し、リーク
電流の少い低抵抗な高信頼性のコンタクトを有する半導
体装置の実現が可能となる。
【図１】本発明の第１の実施例
【図２】本発明の第２の実施例
【図３】従来例１
【図４】従来例２
２１ 基板 ２２ 絶縁膜 ２３ 拡散層 ２４ 層間絶縁膜 ２５ コンタクト孔 ２６ Ｔｉ膜 ２７ Ｎイオン ２８ ＴｉＳｉ膜 ２９ ＴｉＮ膜
Claims (2)
- 【請求項１】（ａ）半導体基板上にＴｉ膜を形成する工
程と、 （ｂ）該Ｔｉ膜の上からＮをイオン注入して、前記Ｔｉ
膜と下地のＳｉとの界面をイオンミキシングする工程
と、 （ｃ）その後、熱処理により前記Ｔｉ膜をＴｉＮ膜とＴ
ｉＳｉ膜にする工程とを含むことを特徴とする半導体素
子の製造方法。 - 【請求項２】（ａ）半導体基板上にＴｉ膜を形成する工
程と、 （ｂ）前記Ｔｉ膜と下地のＳｉとの界面近傍の前記Ｔｉ
膜側にＮをイオン注入する工程と、 （ｃ）その後、熱処理により前記Ｔｉ膜をＴｉＮ膜とＴ
ｉＳｉ膜にする工程とを含むことを特徴とする半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22299691A JPH0562932A (ja) | 1991-09-03 | 1991-09-03 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22299691A JPH0562932A (ja) | 1991-09-03 | 1991-09-03 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562932A true JPH0562932A (ja) | 1993-03-12 |
Family
ID=16791182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22299691A Pending JPH0562932A (ja) | 1991-09-03 | 1991-09-03 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400353B1 (en) | 1997-09-18 | 2002-06-04 | Tsuken Electric Industrial Co., Ltd. | Pointing device |
-
1991
- 1991-09-03 JP JP22299691A patent/JPH0562932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400353B1 (en) | 1997-09-18 | 2002-06-04 | Tsuken Electric Industrial Co., Ltd. | Pointing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294476B1 (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| US5389575A (en) | Self-aligned contact diffusion barrier method | |
| US5833817A (en) | Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers | |
| US7402473B2 (en) | Semiconductor device and process for producing the same | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH04233225A (ja) | 集積回路の製造方法 | |
| JPH01144625A (ja) | 集積回路の製造方法 | |
| Brat et al. | Self‐Aligned Ti Silicide Formed by Rapid Thermal Annealing | |
| US20030087482A1 (en) | Shallow trench contact structure to solve the problem or schottky diode leakage | |
| JPH02502414A (ja) | 半導体素子のための自己整列した相互接続 | |
| JPH0738104A (ja) | 半導体装置の製造方法 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH088226B2 (ja) | 半導体デバイスの製造方法 | |
| JPH08153778A (ja) | Ｓｏｉ構造を有する半導体装置の製造方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPH0562932A (ja) | 半導体素子の製造方法 | |
| JPH08340109A (ja) | 半導体装置の製造方法 | |
| US6812142B1 (en) | Method and interlevel dielectric structure for improved metal step coverage | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| US6204547B1 (en) | Modified poly-buffered isolation | |
| JPS6138858B2 (ja) | ||
| JPH06196693A (ja) | 半導体装置の製造方法 | |
| TW434865B (en) | Etching process for reducing the contact resistance in the multi-layer structure | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3509429B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |